CN103022347B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103022347B
CN103022347B CN201110295406.3A CN201110295406A CN103022347B CN 103022347 B CN103022347 B CN 103022347B CN 201110295406 A CN201110295406 A CN 201110295406A CN 103022347 B CN103022347 B CN 103022347B
Authority
CN
China
Prior art keywords
electrode
phase
hole
insulating barrier
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110295406.3A
Other languages
English (en)
Other versions
CN103022347A (zh
Inventor
徐佳
吴关平
张超
刘燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110295406.3A priority Critical patent/CN103022347B/zh
Priority to US13/675,975 priority patent/US9023710B2/en
Publication of CN103022347A publication Critical patent/CN103022347A/zh
Priority to US14/669,776 priority patent/US9373784B2/en
Application granted granted Critical
Publication of CN103022347B publication Critical patent/CN103022347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体器件及其制造方法。根据本发明的半导体器件包括：嵌于绝缘材料中的第一相变材料岛；以及与所述第一相变材料岛横向地接触的第一电极。根据本发明的半导体器件的制造方法包括：提供衬底，所述衬底上形成有第一绝缘层；在所述第一绝缘层上形成电极层；对所述电极层进行图案化；形成第二绝缘层，以至少覆盖图案化的电极层和所述第一绝缘层；形成穿过所述第二绝缘层和所述电极层的开口；以及在所述开口中形成相变材料岛，其中图案化的电极层与所述相变材料岛横向地接触，从而至少定义与所述相变材料岛横向地接触的第一电极。该半导体器件还包括与所述第一相变材料岛接触的第二电极。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及半导体器件及其制造方法。
背景技术
相变存储器(phase-changememory，PCM)，诸如相变随机存取存储器(PCRAM)，是一种新兴的非易失性存储器。预期其具有高的存储密度、高的耐久性、可快速写入和读取；并具有低的驱动电流。
图1示出了基于现有的主流逻辑工艺制程已经开发出来的具有70nm的掩埋式电极接触(BEC)尺寸的PCRAM器件的存储单元100。如图1所示，存储单元100具有第一绝缘层107，在第一绝缘层107中形成有下部通孔(via)，该下部通孔包括衬垫(liner)103和金属塞105。衬垫103可以由例如钛的氮化物(TiN)形成，而嵌入在衬垫中的金属塞105可以由例如铜、铝、钨、镍、或任何其他的金属、或者其合金或叠层等形成。下部通孔与形成在第二绝缘层109中的相变材料层(或者，更形象地称之为相变材料岛))113接触，并作为用于相变材料层113的一个电极。在相变材料层上存在第二电极115，所述第二电极115可以是例如布线、通孔等。还形成了第三绝缘层111以覆盖所述第二电极115。
如图1中的双箭头线所示的，BEC具有约70nm的关键尺寸(宽度或者直径)。而对于当前主流的接触件工艺流程(例如，关键尺寸为180nm和130nm的通孔工艺流程)，不能或者难以通过光刻和刻蚀直接限定形成约70nm的BEC。而如果利用更先进的例如70nm的通孔工艺流程，则存在设备昂贵、成本高、产率低等缺点。
另外，小的电极接触面积将有益于降低接触面积和驱动电流。
针对现有技术中的上述问题，本发明提出了新颖的半导体器件及其制造方法
发明内容
本发明目的之一在于提供一种低电流相变半导体器件。
本发明目的之一在于减小半导体器件中电极和相变材料的接触面积，并从而降低驱动电流。
本发明另一目的在于提供新颖的半导体器件及其制造方法。
本发明的又一目的在于降低对用于形成半导体器件的工艺的要求，使得能够以简单的工艺低成本制造半导体器件。
根据本发明一个方面，提供了一种半导体器件，包括：嵌于绝缘材料中的第一相变材料岛；以及与所述第一相变材料岛横向地接触的第一电极。
优选地，在该第一电极与所述第一相变材料岛的接触面处，所述第一电极的宽度(b)小于所述第一相变材料岛在该宽度方向上的尺寸(c)。
优选地，在该第一电极与所述第一相变材料岛接触面处，所述第一电极的厚度(a)小于所述第一电极的宽度(b)。
优选地，所述半导体器件进一步包括：与所述第一电极电连接的第一通孔，所述第一通孔包括衬垫和金属塞。
优选地，所述第一电极和与该第一电极连接的第一通孔的衬垫一起由相同材料的连续的层形成。
优选地，所述第一电极由钛的氮化物、钽的氮化物、或钛形成。
优选地，所述第一电极是扁平的条形导电体。
优选地，所述半导体器件还包括与所述第一相变材料岛接触的第二电极。
优选地，所述半导体器件进一步包括：与所述第二电极电连接的第二通孔。
优选地，所述第二电极与所述第一相变材料岛横向地接触。
优选地，所述第二电极由钛的氮化物、钽的氮化物、或钛形成。
优选地，在所述第一电极和第二电极与所述第一相变材料岛接触面处，所述第二电极的宽度(b)小于所述第一相变材料岛在该宽度方向上的尺寸(c)。
优选地，在所述第二电极与所述第一相变材料岛接触面处，所述第二电极的厚度(a)小于所述第二电极的宽度(b)。
优选地，所述第二电极是扁平的条形导电体。
优选地，所述第一电极和所述第二电极以及与所述第一电极连接的第一通孔的衬垫一起由相同材料的连续的层形成。
优选地，所述第二电极接触并覆盖所述第一相变材料岛的上表面。
优选地，所述半导体器件还包括与所述第二电极电连接的第二通孔，所述第二通孔位于所述第二电极上。
优选地，所述第二电极延伸超出所述第一相变材料岛的上表面的边缘，并且所述第二通孔位于所述第二电极的延伸超出所述第一相变材料岛的上表面的边缘的部分上。
优选地，所述第二通孔和与所述第一电极电连接的第一通孔在纵向上基本对准。
优选地，所述半导体器件进一步包括：嵌于绝缘材料中的第二相变材料岛；以及与所述第二相变材料岛接触的第三电极和第四电极；其中，所述第三电极横向地与所述第二相变材料岛的侧面接触；并且其中，所述第三电极与所述第一电极电连接，而所述第四电极不与所述第二电极连接。
根据本发明另一方面，提供了一种半导体器件的制造方法，所述方法包括以下步骤：提供衬底，所述衬底上形成有第一绝缘层；在所述第一绝缘层上形成电极层；对所述电极层进行图案化；形成第二绝缘层，以至少覆盖图案化的电极层；形成穿过所述第二绝缘层和所述电极层的开口；以及在所述开口中形成相变材料岛，其中图案化的电极层与所述相变材料岛横向地接触，从而至少形成了与所述相变材料岛横向地接触的第一电极。
优选地，在所述第一电极与所述相变材料岛的接触面处，所述第一电极的宽度(b)小于所述相变材料岛在该宽度方向上的尺寸(c)。
优选地，在所述第一电极与所述第一相变材料岛接触面处，所述第一电极的厚度(a)小于所述第一电极的宽度(b)。
优选地，所述衬底还形成有在所述第一绝缘层下的导电层，其中所述第一绝缘层中形成有穿过所述第一绝缘层的穿通孔，并且所述在所述第一绝缘层上形成电极层的步骤使得所述电极层覆盖所述穿通孔的底面和侧壁。优选地，所述方法还包括，在对所述电极层进行图案化之前：在所述电极层上形成第二导电层；以及进行第二导电层的回刻，以使得所述第一绝缘层上的电极层被露出，并使得所述穿通孔中的第二导电层材料得以保留，从而形成到所述导电层的通孔。
优选地，覆盖所述穿通孔的底面和侧壁的所述电极层被用作所述第一通孔的衬垫。
优选地，所述衬底还形成有在所述第一绝缘层下的导电层，所述第一绝缘层中形成有穿过所述第一绝缘层到所述导电层的通孔，所述通孔具有衬垫和金属塞。
优选地，所述提供衬底的步骤可以包括：在第一绝缘层中形成到所述导电层的穿通孔；沉积衬垫材料以覆盖所述第一绝缘层和所述穿通孔的底面和侧壁；在所述衬垫材料上形成金属材料层；以及进行化学机械抛光，直至所述第一绝缘层上的金属材料层和衬垫被去除。
优选地，所述电极层由钛的氮化物、钽的氮化物、或钛形成。
优选地，所述第一电极是扁平的条形导电体。
优选地，所述图案化的电极层与所述相变材料岛的相反的两侧横向地接触，从而形成了所述第一电极以及与所述相变材料岛横向地接触的第二电极。
优选地，所述第二电极由钛的氮化物、钽的氮化物、或钛形成。
优选地，其中在所述第二电极与所述相变材料岛的接触面处，所述第二电极的宽度(b)小于所述相变材料岛在该宽度方向上的尺寸(c)。
优选地，其中在所述第二电极与所述相变材料岛的接触面处，所述第二电极的厚度(a)小于所述第二电极的宽度(b)。
优选地，所述第二电极是扁平的条形导电体。
优选地，所述方法还包括：形成第三绝缘层以覆盖所述相变材料岛和所述第二绝缘层；以及
形成穿过所述第三绝缘层和所述第二绝缘层到所述第二电极的通孔。
优选地，所述方法还包括：在所述第二绝缘层和所述相变材料岛上形成第二电极，其基本覆盖所述相变材料岛的上表面。
优选地，所述方法还包括：在所述第二绝缘层和所述第二电极上形成第三绝缘层；以及形成穿过所述第三绝缘层到所述第二电极的通孔。
优选地，其中所述第二电极延伸超出所述相变材料岛的上表面的边缘，并且所述第二通孔位于所述第二电极的延伸超出所述相变材料岛的上表面的边缘的部分上。
优选地，所述到所述第二电极的通孔和与所述第一电极电连接的通孔在纵向上基本对准。
优选地，在所述开口中形成相变材料岛的步骤包括：在所述第二绝缘层上形成相变材料层以填满所述开口；对所形成的相变材料层进行化学机械抛光，以使得所述相变材料层的上表面与所述第二绝缘层的上表面基本齐平，从而形成所述相变材料岛。
根据本发明另一方面，提供了一种半导体装置，其包括至少两个如前所述的半导体器件，其特征在于：其中，至少两个半导体器件在与衬底垂直的方向上堆叠。
根据本发明，可以以简单的工艺来制造半导体器件。根据本发明的半导体器件的制造方法能够与当前的主流通孔工艺流程兼容，从而降低了对更先进的光刻或图案化技术的需求。另外，还增大了工艺窗口。
另外，根据本发明，在相同级别的光刻条件下，可以提供比常规通孔结构(如图1所示)小的BEC。并本发明可以容易地且成本非常低廉地应用到现有的主流工艺技术以及大规模生产。
从下面结合附图的具体描述，本发明的其他的优点、目的、方面将变得更加明了。
附图说明
本申请包含附图。附图与说明书一起用于说明本发明的原理。通过参考附图阅读下面的详细描述，将更好地理解本发明，在附图中：
图1示出了现有技术的具有BEC的相变存储器的存储单元100的示意图；
图2A-2C示出了根据本发明实施例的半导体器件中电极和相变材料岛的布置的示例；
图3A-3E示出了根据本发明实施例的半导体器件中电极和相变材料岛的布置的示例；
图4A-4D分别示出了根据本发明实施例的半导体器件的进一步的示例；
图5示出了根据本发明一个实施例的可存储两个比特的半导体器件的示例；
图6示出了根据本发明一个实施例的半导体器件的三个方向上的视图或部分透视图；
图7-12是示出了根据本发明一个实施例的半导体器件的制造工艺的图；
图13-19是示出了作为该实施例的变型的半导体器件的制造工艺的图；
图20-28是示出了根据本发明另一实施例的半导体器件的制造工艺的图；
图29-36是示出了作为该实施例的变型的半导体器件的制造工艺的图；
图37-39示出了根据本发明另一变型的半导体器件的部分制造工艺的图；以及
图40概略性地示出了本发明相对于现有技术在性能上的进步。
应当理解，这些附图仅仅是示例性的，而不是限制本发明的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分(例如，层或部件)可以被相对于其他的一些放大，以便更加清楚地说明本发明的原理。并且，那些可能导致使得本发明的要点模糊的细节并未在附图中示出。
具体实施方式
下面将结合附图说明本发明的实施例。
需要说明的是，在附图中，针对相同的部件、元件或对象的附图标记并未被全部标示出来，只是重复标示出那些说明中需要强调的一些附图标记。
图2A-2C示出了根据本发明实施例的半导体器件中电极和相变材料岛的布置的示例。如图2A中所示的，根据本发明的一个实施例的半导体器件可以包括：嵌于绝缘材料(211、209和207)中的相变材料岛213(由稍后的说明将理解，其也可以被称作第一相变材料岛)；以及，与所述第一相变材料岛横向地接触的电极217(其也可以被称作第一电极)。在一些实施例中，优选地，如下面将结合图6所说明的，通常将电极配置为：在电极(例如，217)的与相变材料岛的接触面上，电极的宽度大于电极的厚度，以降低其与相变材料岛的接触面积。从而，在某些实施例中，电极217可以是扁平的条形导电体，然而，应当理解本发明并不限于此。
在许多实施例中，绝缘层207、209和211可以形成在衬底(未示出)上。对于衬底没有特别的限制，其可以是单晶硅衬底、多晶硅衬底、绝缘体上半导体(S01)衬底、玻璃衬底、蓝宝石衬底、或者任何其他适用的衬底(例如，金属(例如，不锈钢)衬底、塑料衬底等)。另外，在一些应用情况下，如果任何下面的层能够自立(self-stand)，其也可以被看作是衬底。所述相变材料可以是硫族化合物合金，例如GST(Ge-Sb-Te，锗-锑-碲)，然而本发明并不限于此。
应当理解，所述横向是相对于相变材料岛而言的，具有人们通常所理解的含义。另外，一般地，所述横向也可以被理解为在与衬底表面基本平行的方向上。此外，由于衬底通常基本水平地放置，因此所述横向也可以被理解为在基本水平的方向上。
需要说明的是，由于衬底并非是与本发明所关注的对象，因此，在图中并未示出。
图2B中示出了根据另一实施例的半导体器件中电极和相变材料岛的布置的示例。这里，与图2A中的布置的区别在于，相变材料岛213并未延伸到绝缘层207中，电极217在所述相变材料岛213的侧面的最下端处与相变材料岛213横向地接触。从而，电极217的下表面基本与相变材料岛213的下表面齐平。图2B中所示的情况相对于图2A中的情况而言是一种较理想的情形。实践上，为了实现电极与相变材料岛的横向接触，常常需要在形成用于衬底相变材料的开口的过程中蚀刻断电极217之后进行一些过刻(over-etch)，从而使得开口下方的绝缘材料也被蚀刻掉一部分，如图2A中所示。
图2C中示出了根据又一实施例的半导体器件中电极和相变材料岛的布置的示例。这里，与图2A中的布置的区别在于，电极217在所述相变材料岛213的侧面的最上端处与相变材料岛213横向地接触。从而，电极217的上表面基本与相变材料岛213的上表面齐平。在这种情况下，尽管在图2C中仍示出有绝缘层207，然而应当理解，该绝缘层207可以与绝缘层209合二为一。也就是说，绝缘层207与绝缘层209可以不是两个分别形成的绝缘层，而是一个整体的绝缘层。
由上面的说明将理解，相变材料岛可以被称为嵌于绝缘材料(211、209、207)中。图2A-2C中所示的绝缘层211的存在可以便于形成到相变材料岛213的电接触(例如，通孔或者布线)，并为相变材料岛213提供与其上的材料(例如，金属布线，如果有的话)的隔离。因此，应当理解，该绝缘层211的存在并非是必须的；或者，其存在的形式并不限于如图2A-C中所示的，例如，也可以如图1中所示的那样，金属布线115直接接触并覆盖相变材料岛113，而绝缘层111可以作为钝化层或者层间绝缘层使用。
对于用于该半导体器件的另一电极或者其余电极(如果适用的话)(其也可以被称为第二电极等等)，没有任何特别的限制。其可以是现有技术的图1中所示的金属直接接触、通孔等任何合适的电连接手段。因此，在图2中并未示出第二电极。下面的图3将给出对于第二电极的一些优选实施例。
图3A-3E示出了根据本发明实施例的半导体器件中电极和相变材料岛的布置的示例。
图3A-3C中所示情形与图2A-2C中所示情形对应，其中增加了第二电极319。在图3A、3B和3C中，第二电极319与相变材料岛横向地接触，从而进一步降低了接触电阻，并且同样降低了接触面积。这里，同样优选地，通常将第二电极配置为：在第二电极的与相变材料岛接触的表面上，第二电极的宽度大于第二电极的厚度，以降低其与相变材料岛的接触面积。从而，在某些实施例中，优选地，电极319可以是扁平的条形导电体，以降低其与相变材料岛的接触面积。然而，应当理解本发明并不限于此。
图3D和3E中，第二电极319形成在相变材料岛313之上并与相变材料岛接触。优选地，第二电极319基本覆盖相变材料岛313的上表面，这样可以避免相变材料在电极图案化的过程中被蚀刻。并且，在图3E中，第二电极319延伸超出相变材料岛313的边缘，以便于在所延伸出的部分上形成到外部的电连接(例如，上部通孔，如下面的图4d将示出并说明的)。
优选地，所述第一电极和/或所述第二电极由例如钛的氮化物(TiN)、钽的氮化物(TaN)、或钛(Ti)形成。然而本发明不限于此，所述第一电极和/或所述第二电极可以由相同或不同的任何适当的导体或半导体材料。
另外，如下面将说明的，根据本发明的半导体器件还可以包括与所述第一电极电连接的第一通孔或第一布线和/或与所述第二电极电连接的第二通孔或第二布线。
图4A-4D分别示出了根据本发明实施例的半导体器件的进一步的示例。
如图4A所示，根据本发明一个实施例的半导体器件400a包括：嵌于绝缘材料(407、409、411)中的相变材料岛413，以及与所述相变材料岛413横向地接触的第一电极417和第二电极419。所述半导体器件400a还包括：与第一电极417电连接的通孔(其可以称为下部通孔或第一通孔)。该下部通孔可以包括衬垫403以及金属塞405。这里，优选地，下部通孔的衬垫403与第一电极417和第二电极419一起由相同材料(例如钛的氮化物(TiN)、钽的氮化物(TaN)、或钛(Ti)，等等)的连续的层形成。换而言之，电极417和419可以由通孔工序中的形成通孔衬垫的工艺利用衬垫材料(例如TiN材料)形成，也就是说，用于形成电极417和419的电极层可以通过通孔工序中的衬垫形成步骤与下部通孔的衬垫403一起同时形成。然而，本发明并不限于此，电极417和419也可以是任何适当的导电材料。在电极层是利用通孔工序的衬垫材料形成的情况下，可以节省多个工艺步骤，并且工艺过程简单，因而是优选的。所述金属塞405可以由铜、铝、钨、镍、或任何其他的金属、或者其合金或叠层等通过溅射、电镀、无电镀等方法形成。然而本发明并不限于此。
所述半导体器件400a还包括与第二电极419电连接的通孔(也称作上部通孔或第二通孔)。所述上部通孔可以包括衬垫423以及金属塞425。用于形成衬垫423以及金属塞425的材料可以分别与用于衬垫403以及金属塞405的相同，但并非必须如此。另外，半导体器件400a还可以包括分别与上部通孔和下部通孔电连接的导电体(例如，布线)401和421。
应当理解，用于形成通孔的衬垫以及金属塞的材料和方法并不限于上面所述的，本领域技术人员可以根据其需要或设计需求自由地选择适当的材料和方法。另外，还应当理解，这里所述的上部通孔和下部通孔仅仅是示例性的，本领域技术人员可以根据需要选择适当的与第一电极和第二电极到其他层、部件、元件等的连接方式。例如，在有些适当的情况下，部分或全部所述通孔可以用布线、掺杂的半导体层来取代。
图4B示出根据本发明另一个实施例的半导体器件400b。如图4B中的上图所示，半导体器件400b与图4A所示的半导体器件400a的区别在于：器件400b包括两个上部通孔，其分别与第一电极417和第二电极419连接。本领域技术人员将理解，器件400b的制造工序将与器件400a的有所区别，但这也仍在本发明的范围内。
另外，在某些情况下，如图4B中的下图所示，器件400b’也可以具有两个下部通孔，其分别与第一电极417和第二电极419连接。
图4C示出根据本发明又一个实施例的半导体器件400c。半导体器件400c包括：嵌于绝缘材料(407、409、411)中的相变材料岛413；与所述相变材料岛413横向地接触的第一电极417；以及，位于所述相变材料岛413之上且与所述相变材料岛413接触的第二电极419。优选地，第二电极419基本覆盖相变材料岛413的上表面，以避免因用于电极图案化的蚀刻导致对相变材料岛的影响。这里第二电极419可以也由TiN形成。然而应当理解，第二电极419也可以用任何适当的导电材料或导电材料的叠层来实现。
所述半导体器件400c还包括：与第一电极417电连接的下部通孔，所述下部通孔可以包括衬垫403以及金属塞405。所述半导体器件400c还包括在第二电极419之上的与第二电极连接的上部通孔。该上部通孔可以包括衬垫423以及金属塞425。另外，半导体器件400a还可以包括分别与上部通孔和下部通孔电连接的导电体(例如，布线)401和421。
图4D示出根据本发明再一个实施例的半导体器件400d。半导体器件400d与图4C所示的半导体器件400c的区别在于：第二电极419不仅覆盖相变材料岛413的上表面，而且还延伸超出相变材料岛413的上表面边缘，包括衬垫423以及金属塞425的上部通孔形成在第二电极419的延伸超出相变材料岛413的上表面边缘的部分上。优选地，该上部通孔和与第一电极417连接的下部通孔在纵向(或竖直方向)上基本对准。本领域技术人员将理解，器件400d的制造工序与器件400c的基本类似，这也在本发明的范围内。
图5示出了根据本发明一个实施例的半导体器件500的示例。半导体器件500包括：第一相变材料岛523和第二相变材料岛533；与第一相变材料岛523接触的第一电极527和第二电极529，其中第一电极527与第一相变材料岛523横向地接触；以及，与第二相变材料岛533接触的第三电极537和第四电极539，其中第三电极537与第二相变材料岛横向地接触。
第二电极529位于第一相变材料岛523之上，与第一相变材料岛523接触。优选地，第二电极529基本覆盖第一相变材料岛523的上表面。第二电极539位于第二相变材料岛533之上，与第二相变材料岛533接触。优选地，第二电极539基本覆盖第二相变材料岛533的上表面。
所述半导体器件500还包括：与第一电极527和537电连接的下部通孔，所述下部通孔可以包括衬垫503以及金属塞505。也就是说，第一电极527和第三电极537彼此电连接。
所述半导体器件500还包括：在第二电极529之上的与其连接的第一上部通孔，该第一上部通孔可以包括衬垫523以及金属塞525；以及，在第四电极539之上的与其连接的第二上部通孔，该第二上部通孔可以包括衬垫533以及金属塞535。也就是说，第二电极529与第四电极539彼此不连接。
另外，半导体器件500还可以包括分别与下部通孔和上部通孔电连接的布线501以及521和531。
本领域技术人员将容易理解，图5所示的技术方案可以与图4A-E的实施例以及其他的实施例自由地组合。
另外，尽管图5示出了在平面上的两个存储单元的实例，然而本发明并不限于此，例如，可以在垂直方向上(与衬底表面垂直地)堆叠多个存储单元，从而可以增加面面积上的存储密度。
图6示出了根据本发明一个实施例的半导体器件的三个方向上的视图或部分分解透视图，以便更好地示出本发明中电极与相变材料的接触面积。如图6中所示，图6左上的图(a)表示器件在俯视方向上的部分分解透视图，左下的图(b)表示器件在正视方向上的线A-A’处的截面图，右下的图(c)表示器件在从右侧看的方向上的线B-B’处的部分分解透视图，而右上的图(d)表示图(c)中的椭圆所围部分的放大视图。图6的(d)最佳地示出了电极与相变材料的接触面积(厚度a×宽度b)，如附图标记419所指示。这里针对第二电极419所描述的内容对于第一电极417也是可以适当地应用的。因此，同样地可以定义电极417地厚度a和宽度b。
如从图6的(b)中所见的，器件的结构基本与图4A中所示的类似，区别仅在于金属布线401。因此，在图6中采用与图4A中相同的附图标记来表示相同的部件，并且省略了对其的详细说明。
需要说明的是，图6的(a)中的两个虚线圆分别表示上和下部通孔，而其中的实线圆表示其中的金属塞。在虚线圆和实线圆之间的部分表示衬垫403。另外，在图6的(c)和(d)中，以虚线示出了下部通孔。
应当理解，图6仅仅是示例性的，并非意图用于以任何方式限制本发明的范围。因此，应当理解，图6中所示的各种图案或图形以及其尺寸、相对关系等，除非在上下文中有明确的限定，否则都仅仅是示例性的。例如，对于通孔，尽管优选采用圆形，然而方形或者其他的适当形状也是可能的。又例如，对于通孔的最小尺寸，可以根据所应用的不同工艺条件而不同。因此，本申请的背景技术部分中所示例性说明的某些关键尺寸的情形并非是对本发明的限制，而仅仅是本发明的某些应用范围的示例。
另外，尽管在图6中，第一电极417和第二电极419被示出为具有边缘分别与下部通孔和上部通孔的圆周相切的关系，然而这仅仅是示例性的而并非是限制性的。对于第一电极和/或第二电极和/或上部和下部通孔的尺寸可以采用设计规则或者工艺(例如，光刻和刻蚀)所允许的最小尺寸或者更大的尺寸。当然，在某些应用中，也构思突破设计规则所允许的最小尺寸来尽可能达到工艺所能够达到的最小的尺寸。因此，在第一/第二电极与相应的通孔或布线之间可能形成多种多样的关系，而没有任何限制。因此，第一电极417和第二电极419的边缘可以分别与下部通孔和上部通孔的圆周相交，或者包含相应的圆周。
从图6中可以清楚地看出，第一电极417与相变材料岛413横向地接触。另外，第二电极419也与相变材料岛413横向地接触。优选地，在电极与所述相变材料岛的接触面处，所述电极的宽度b被设置为小于所述第一相变材料岛在该宽度方向上的尺寸，如图6的(a)中所示。
另外，由于第一电极417/第二电极419的厚度a(如图6的(d)中所示)可以通过其形成工艺(例如，沉积、溅射、电镀等)的参数而控制，因而可以将其厚度形成得较薄，甚至非常的薄，例如，20nm的厚度；当然，更厚或更薄的厚度也是可以适用的。而第一电极417/第二电极419的宽度b(从图6的(a)和(d)中可以更好地示出)受光刻工艺的限制，例如，被实现为如现有技术中对于通孔光刻所限制的最小尺寸，例如70nm。这里，优选地，在电极与相变材料岛接触面处，电极被配置为其厚度(a)小于其宽度(b)。
因此，根据本发明的一个实施例，所实现的第一电极与相变材料(岛)的接触面积为(70nm×20nm)，比现有技术中的((35nm)2×π)要小得多。
尽管在此强调了“在电极与相变材料岛的接触面处”，然而实际上，在大多数的情况下，电极的厚度在工艺误差范围内基本一致，并且对于大多数的线条或者条形形状的电极，其宽度在延其长轴方向上也基本一致。
应当理解，尽管在本发明中将某一电极称作第一电极而将另一个电极称作第二电极，然而除非上下文中有明确的限定，否则术语第一电极和第二电极可以互换地使用。例如，在图6所示的示例中，可以将电极419看作是第一电极，而将电极417看作是第二电极。
下面将结合附图说明根据本发明实施例的半导体器件的制造方法。
根据本发明的一个实施例，提供衬底(未示出)，所述衬底上形成有第一绝缘层307，如图7中所示。另外，如在稍后将说明的，第一绝缘层307中可以形成有穿通孔(throughhole)，以形成到第一绝缘层307下面的导电层(例如，掺杂的半导体层或者布线层等)的通孔。
接着，如图8中所示，在第一绝缘层307上形成电极层305，例如，通过CVD或PECVD等。电极层305优选由TiN形成，然而并不限于此。这里，优选地，所形成的电极层705是较薄的，可以具有扁平的条形形状，然而本发明并不限于此。在某些实例中，优选地，可以将电极层705的厚度a配置为小于其所要形成的电极的宽度b(将在稍后说明)，例如具有但不限于20nm的厚度。
然后，对电极层305进行图案化，如图9中所示。图9中的(a)图是器件的正截面图；(b)图是从右侧看的透视图；而(c)图是器件的俯视图。所述图案化限定了电极的适当的形状和尺寸，例如，如图9中的(b)和(c)中所示，其中特别示出了宽度b。该图案化也定义了电极的基本形状，例如在一些实施例中的条形形状，然而并不限于此。优选地，所述电极层的宽度b小于稍后将形成的相变材料岛在该宽度方向上的尺寸。
随后，形成第二绝缘层309，以至少覆盖图案化的电极层，如图10中所示。图10中的(a)图是器件的正截面图；(b)图是从右侧看的透视图。第二绝缘层309可以覆盖图案化的电极层以及第一绝缘层307。
接着，形成穿过第二绝缘层和电极层的开口1101，如图11中所示。可以通过对第二绝缘层309和电极层305进行刻蚀，来形成所述开口1101。开口1101用于在其中形成相变材料层或岛。
尽管在图11中开口1101被示出为进一步延伸到第一绝缘层707中，然而这并非是必须的，只要使得电极层(其可以用于形成第一电极和/或第二电极)与相变材料岛横向地接触即可。并且，该蚀刻还限定了第一电极317和第二电极319的位置。形成所述开口的步骤可以通过多次的蚀刻进行，或者也可以在一个蚀刻设备中以all-in-one(一次完成)的方式进行。
另外，在该实施例中，图案化的电极层305被用于形成第一电极和第二电极两者。本领域技术人员根据常识即可知，需不使第一电极和第二电极短接(shorted)。如前所述的，在图案化的电极层305的宽度b小于开口1101在图案化的电极层的宽度方向上的尺寸(也即，将来形成的相变材料岛313在图案化的电极层的宽度方向上的尺寸)的情况下，可以自然地避免第一和第二电极的短接。尽管如此，就这一点(或特征)而言，这并非是本发明所必要的，并且是本领域技术人员的一般性常识。如前面结合图2A-2C和图3A-3E所说明的，图案化的电极层可以用于形成第一电极和/或第二电极。
之后，形成在所述开口1101中的相变材料岛313，如图12中所示。所述相变材料可以是GST，然而并不限于此。在此，图案化的电极层与相变材料岛的相反的两侧横向地接触，从而定义了与相变材料岛横向地接触的第一电极317和第二电极319。在这种情况下，优选地，第二电极319可以与所述第一电极相对。然而本发明并不限于此，本领域技术人员根据本发明的公开可以自由地选择二者之间的相对位置关系。
在一个示例中，形成相变材料岛的工艺可以包括：在第二绝缘层309和开口1101上形成相变材料层，例如，通过例如物理气相沉积(PVD)或化学气相沉积(CVD)等来形成相变材料层，以填满所述开口；以及，对所形成的相变材料层进行化学机械抛光(CMP)，以相变材料层的上表面与第二绝缘层309的上表面基本齐平，从而形成相变材料岛313。然而，应当理解，在所述开口1101中形成相变材料岛313的方法并不限于此，例如，可以通过液滴排放法、印刷(如，丝网印刷法)等方法来形成相变材料岛。
之后，例如，可以形成另外的绝缘层以覆盖相变材料岛313和第二绝缘层。
图13-18示出了根据前述实施例的一个变型。图13-16与图9-12对应，不同之处在于，其中仅定义了与相变材料岛横向地接触的第一电极317。
如图13中所示，在形成电极层305(图8)之后，对电极层305进行图案化。图13中的(a)图是器件的正截面图；(b)图是从右侧看的透视图；而(c)图是器件的俯视图。所述图案化限定了第一电极的适当的形状、尺寸或位置，例如，如图9中的(b)和(c)中所示，其中特别示出了宽度b。该图案化定义了电极(在该变型中，为第一电极)的基本形状，例如在一些实施例中的条形形状，然而并不限于此。优选地，所述电极层的宽度b小于稍后将形成的相变材料岛在该宽度方向上的尺寸。如这里所示出的，不利用电极层705来形成第二电极。
随后，形成第二绝缘层309，以至少覆盖图案化的电极层305和第一绝缘层307，如图14中所示。图14中的(a)图是器件的正截面图；(b)图是从右侧看的透视图。
接着，形成穿过第二绝缘层和电极层的开口1501，如图15中所示。例如，可以通过对第二绝缘层309和电极层305进行刻蚀来形成开口1501。开口1501用于在其中形成相变材料层或岛。另外，尽管在图11中开口1501被示出为进一步延伸到第一绝缘层707中，然而这并非是必须的，只要使得电极层(其可以用于形成第一电极)与相变材料岛横向地接触即可。并且，该蚀刻还限定了第一电极317的位置。如前所述的，该蚀刻步骤可以通过多次的蚀刻工艺进行，或者也可以在一个蚀刻设备中以all-in-one(一次完成)的方式进行。
这里，优选地，开口的形成将去除部分的电极层，以保证良好的电接触。
之后，在开口1501中形成相变材料岛313，如图16中所示。图案化的电极层与相变材料岛横向地接触，从而定义了与相变材料岛横向地接触的第一电极317。不同于前面所述的实施例，在该变型中，利用电极层来仅形成与相变材料岛横向地接触的第一电极317。
之后，在第二绝缘层309和相变材料岛313上形成第二电极319，基本覆盖相变材料岛313的上表面，如图17所示。这里，形成第二电极的步骤可以包括：在第二绝缘层309和相变材料岛313上形成电极层，例如，通过溅射或者沉积；以及，将其图案化以形成所述第二电极419。
然后，可以如图18所示，在所述第二绝缘层309和第二电极319上形成第三绝缘层311。第三绝缘层311可以用于形成对第二电极319的覆盖和形成到第二电极319的穿通孔(如下面的图35和36所示)。
图19示出了根据该实施例的又一变型，其与图3E中的方案对应，其中第二电极319覆盖相变材料岛313，并延伸超出相变材料岛313上表面的边缘。在后来的工艺过程中，将在第二电极319的延伸超出相变材料岛313上表面的边缘的部分上形成到该第二电极319的通孔(如下面的图36所示的)。
本领域技术人员将理解，本发明的半导体器件并不限于上面的制造方法。本发明的半导体器件的不同实施例可以具有不同的实现方法，这也在本领域技术人员在受益于本申请的教导的认知范围内。例如对于图3C中所示的器件，可以采用如下的方法：
首先在第一绝缘层307上形成电极层305；之后，形成穿过电极层305并延伸到第一绝缘层307中的开口；接着，在该开口中形成相变材料岛。
另外，在某些实施例中，在适用的情况下，可以在电极层上形成保护层或停止层，以使得在对相变材料进行CMP以形成相变材料岛时可以保护电极层或使得CMP可以停止在该停止层上进而保护电极层。之后，可以去除该保护层或停止层。
下面将结合图20-28说明根据本发明一个实施例的半导体器件的制造方法。
如图20中所示，提供衬底(未直接示出)，所述衬底上形成有第一绝缘层2007，并且还形成有在第一绝缘层2007下的导电层(例如，金属层或金属布线层)2001。如本领域技术人员将理解，这里导电层2001以及第一绝缘2007可以形成在衬底上，例如半导体衬底、蓝宝石衬底、玻璃衬底等等。
在某些适当的情况下，如果导电层2001作为基底层(baselayer)具有足够的强度使得能够自立，其也可以自身作为衬底。
尽管在某些实施例中，导电层2001可以为金属层或金属布线层，但是本发明并不限于此。另外，应当理解，导电层2001也并非是本发明所必须的，其仅仅是为了提供到第一电极的电连接，因此，其并不限于由金属材料形成的方式，也可以使用任何其他的适当的导电体形成，例如，掺杂的有源层、掺杂的多晶硅等等。在导电层2001为金属布线的情况下，第一绝缘层2007将覆盖导电层2001以及其下的层(例如衬底或绝缘层，如果存在的话)，如图22和23中所更好地示出的。
在一些实施例中，在第一绝缘层2007中可以形成有穿通孔，其用于在其中形成通孔(也可称作第一通孔或下部通孔)。
随后，在第一绝缘层2007上形成电极层2005，例如，通过沉积(例如，CVD或PECVD等)。这里，在第一绝缘层2007具有穿通孔的情况下，电极层2005还覆盖该穿通孔的底面和侧壁。换而言之，电极层2005可以是通过通孔形成工序中的形成通孔衬垫的工艺利用衬垫材料(例如TiN)形成。然而，本发明并不限于此，其也可以是任何适当的导电材料。在电极层2005利用通孔工序中的形成通孔衬垫的工艺利用衬垫材料形成的情况下，可以节省多个工艺步骤，并且工艺过程简单，因而是优选的。
这里，如前所述，优选地，所形成的电极层2005是较薄的。在某些实例中，电极层2005的厚度a可以被限定为小于其所要形成的电极的宽度b，例如具有但不限于20nm的厚度。
随后在电极层上形成金属材料层2009。所述金属材料可以包括例如铜、铝、钨、镍、或任何其他的金属、或者其合金或叠层等。
接着，如图21中所示，对金属材料层2009进行回刻(etch-back)或CMP。该回刻或CMP使得基本露出电极层2005的上表面，或者说，以使得所余下的金属层2009的上表面与电极层2005的上表面基本齐平。在此，这可以通过使该回刻停止(例如，触发停止或者定时停止)在电极层2005处来实现。图21中的(a)图是器件的正截面图；而图21的(b)中示出了在此情况下的俯视图，其中的虚线圆表示通孔边缘。从而，形成了到导电层2001的通孔(也称作第一通孔或者下部通孔)。该图中的附图标记2009指示在通孔中的金属塞。
实际上，本发明的器件的制造方法针对本发明的不同实施例(例如，如图2A-2C和图3A-3E中所示的实施例)而改变。例如，对于如图4B所示实施例的半导体器件，甚至不需要形成下部通孔。应当理解，根据本发明的教导，本领域技术人员将容易地知道其相应的实现方法。
接着，如图22中所示，对电极层2005进行图案化。图22中的(a)图是器件的正截面图；(b)图是从右侧看的透视图，其中以虚线示出了通孔；而(c)图是器件的俯视图。所述图案化限定了电极(在该实施例中，为第一电极和第二电极两者)的适当的形状和尺寸，如图22中的(b)和(c)中所示。在本发明的一些优选实施例中，电极层2005被图案化为具有条形形状。优选地，所述电极层的宽度(b)小于稍后将形成的相变材料岛在该宽度方向上的尺寸。
接着，如图23中所示，形成第二绝缘层2301以覆盖在图案化的电极层2005和金属材料层2009以及第一绝缘层2007上。图23中的(a)图是器件的正截面图；(b)图是从右侧看的透视图，其中以虚线示出了通孔。
接着，如图24中所示，在第二绝缘层2301中形成开口2401。该开口穿透过电极层2005。如前面所述的，开口2401用于在其中形成相变材料层或岛。尽管在图24中开口2401被示出为进一步延伸到第一绝缘层2007中，然而这并非是必须的，只要使得电极层(其可以用于形成第一电极和/或第二电极)与相变材料岛横向地接触即可。用于形成开口2401的蚀刻步骤可以通过多次的蚀刻工艺进行，或者也可以在一个蚀刻设备中以all-in-one(一次完成)的方式进行。
另外，在该实施例中，图案化的电极层2005被用于形成第一电极和第二电极两者。如前面结合图2A-2C和图3A-3E所说明的，图案化的电极层可以用于形成第一电极和/或第二电极。另外，如前所述的，在图案化的电极层2005的宽度b小于开口2401在图案化的电极层的宽度方向上的尺寸(也即，将来形成的相变材料岛在图案化的电极层的宽度方向上的尺寸)的情况下，可以自然地避免第一和第二电极的短接。尽管如此，就这一点(或特征)而言，这并非是本发明所必要的，并且是本领域技术人员的一般性常识。
接着，如图25中所示，形成相变材料岛2501。所述相变材料可以是GST，然而并不限于此。
尽管在图25中图案化的电极层与所述相变材料岛的相对两侧横向地接触，从而还定义(形成)了与所述相变材料岛横向地接触的第一电极以及与所述第一电极相对的、与所述相变材料岛横向地接触的第二电极；然而本发明并不限于此。在某些实施例中，图案化的电极层可以仅定义(形成)与所述相变材料岛横向地接触的第一电极，如图3D所示以及下面将说明的。另外，从原则上来说，如果需要的话，图案化的电极层可以定义两个以上的与相变材料岛横向地接触的电极。
之后，如图26中所示，重新覆盖绝缘材料，也即，形成第三绝缘层2601以覆盖相变材料岛和第二绝缘层2301。
接着，如图27中所示，形成穿过所述第二绝缘层2301和第三绝缘层2601的、与第二电极电连接的通孔(也称作第二通孔或上部通孔)。所述上部通孔可以包括衬垫2701和金属塞2703。
接着，如图28中所示，形成与上述通孔电连接的布线2801。
在此，作为另一实现方式，可以利用二次沉积的方案。在如图20所示利用正常的通孔形成工序在第一绝缘层2007中形成通孔的过程中，在作为用于通孔的衬垫的导电层2005上形成金属材料层2009之后，进行CMP，使得孔中金属材料2009和衬垫2003被保留而其余部分的第一绝缘层2007上的金属材料和导电层都被去除，如图37所示。
也就是说，所述第一绝缘层中形成有穿过所述第一绝缘层到导电层2001的通孔，所述通孔具有衬垫2003和金属塞2009。更具体的，可以如下来形成所述通孔：在第一绝缘层2007中形成到下面的导电层2001的穿通孔；沉积衬垫材料以覆盖所述第一绝缘层和所述穿通孔的底面和侧壁；在所述衬垫材料上形成金属材料层，例如通过溅射或PVD等；以及进行化学机械抛光，直至所述第一绝缘层上的金属材料层和衬垫被去除。
之后，沉积电极层3801以覆盖第一绝缘层2007和通孔，如图38所示。这里，例如，可以将电极层3801形成为具有厚度a。这里，电极层3801可以采用任何适当导电材料或半导体材料形成，可以与用于形成衬垫2003的材料相同或不同。
然后，可以如图39中所示的，对所形成的电极层2005进行与图22所示的类似的图案化处理。之后，可以进行如图23-28中所示的类似的处理。
另外，在另一些实施例中，例如，第二电极并非是与第一电极都由同一电极层形成的实施例(如，图3D-3E中所示)中，可以在该第三绝缘层中形成与相变材料岛电接触的布线(其可以作为第二电极)和/或到第二电极的通孔。
图29-35示出了根据本发明实施例的一个变型，其中组合了图13-18所示的方案以及图20-28所示的方案。图29-35分别对应于图22-28。
如图29中所示，在对金属材料层2009进行回刻(etch-back)或CMP(如图21中所示)之后，对电极层2005进行图案化。图29中的(a)图是器件的正截面图；(b)图是从右侧看的透视图，其中以虚线示出了通孔；而(c)图是器件的俯视图。所述图案化限定了电极(在该变型实施例中，为第一电极)的适当的形状和尺寸，如图29中的(b)和(c)中所示。在本发明的一些优选实施例中，电极层2005被图案化为具有条形形状。优选地，所述电极层的宽度b小于稍后将形成的相变材料岛在该宽度方向上的尺寸。如这里所示出的，不利用电极层2005来形成第二电极。
接着，如图30中所示，在图案化的电极层2005和金属材料层2009上形成第二绝缘层2301。图30中的(a)图是器件的正截面图；(b)图是从右侧看的透视图，其中以虚线示出了通孔。
接着，如图31中所示，在第二绝缘层2301中形成开口2401。该开口穿透过电极层2005。开口2401用于在其中形成相变材料层或岛。另外，如前面所述的，尽管在图31中开口2401被示出为进一步延伸到第一绝缘层2007中，然而这并非是必须的，只要使得电极层(其可以用于形成第一电极和/或第二电极)与相变材料岛横向地接触即可。用于形成开口2401的蚀刻步骤可以通过多次的蚀刻工艺进行，或者也可以在一个蚀刻设备中以all-in-one(一次完成)的方式进行。
另外，在该实施例中，图案化的电极层2005被用于形成第一电极而并不用于形成第二电极。如前所述的，优选地，图案化的电极层2005的宽度b小于开口2401在图案化的电极层的宽度方向上的尺寸(也即，将来形成的相变材料岛在图案化的电极层的宽度方向上的尺寸)
接着，如图32中所示，形成相变材料岛2501。所述相变材料可以是GST，然而并不限于此。如该图中所示，图案化的电极层(第一电极)与所述相变材料岛的横向地接触。
之后，如图33中所示，形成第二电极3301，以基本覆盖相变材料岛2501的上表面。
接着，如图34中所示，重新覆盖绝缘材料，形成第三绝缘层3401以覆盖第二电极3301和第二绝缘层2301。
然后，形成与第二电极电连接的上部通孔以及与该上部通孔连接的布线2801，如图35中所示。所述上部通孔可以包括衬垫2701和金属塞2703。
图36示出了根据该实施例的又一变型，其中第二电极3301覆盖相变材料岛2501的上表面，并延伸超出相变材料岛2501上表面的边缘。在后来的工艺过程中，在第二电极3301的延伸超出相变材料岛2501上表面的边缘的部分上形成到该第二电极3301的通孔(其包括衬垫3501和金属塞3503)。之后，可以形成与该通孔连接的布线3505。
图40示意性地示出了根据本发明的器件相对于现有技术在器件性能方面的提高。从图40可知，根据本发明的器件(例如，PC存储单元(PCRAM))具有更低的驱动电流，并且在器件存储“0”和“1”的两种状态下电阻差更高。
应当理解，根据不同的实施方式，本发明的半导体器件的制造方法相应地有所改变。本领域技术人员根据本发明的教导将容易地理解如何实现相应的方法，这也仍在本发明的范围内。另外，这里步骤的划分仅是示例性的，并且省略了对于本发明不是必要的一些本领域中公知的或者辅助性的步骤，如清洗、烘干等等，本领域技术人员将理解，这里所示出的步骤可以拆分成多个步骤，或者将某些步骤合并成一个步骤。例如，某些蚀刻步骤可以通过多次的蚀刻工艺进行，或者也可以在一个蚀刻设备中以all-in-one(一次完成)的方式进行。
尽管这里仅示出了根据本发明示例性实施例的半导体器件的制造方法，然而应当理解，本领域技术人员根据本申请中的教导，可以容易地对该实施例进行修改或改变来适当地应用到其他实施例。所有这些修改或改变也被涵盖在本发明的范围内。
以上参考附图描述了本发明的实施例。然而，应当理解，这些实施例仅是示例性，而不是对本申请权利要求的限制。这些实施例可以自由地进行组合，而不超出本发明的范围。另外，本领域技术人员根据本发明的教导可以对本发明的实施例和细节等进行多种修改，而不偏离本发明的范围。因此，所有的这些修改都被包括在下面的权利要求所限定的本发明的精神和范围内。

Claims (41)

1.一种相变存储器，其特征在于，所述相变存储器包括：
嵌于绝缘材料中的第一相变材料岛；以及
与所述第一相变材料岛仅横向地接触的提供驱动所述相变存储器的电流的第一电极
其中，在该第一电极与所述第一相变材料岛的接触面处，所述第一电极的宽度(b)小于所述第一相变材料岛在该宽度方向上的尺寸(c)。
2.如权利要求1所述的相变存储器，其特征在于，在该第一电极与所述第一相变材料岛接触面处，所述第一电极的厚度(a)小于所述第一电极的宽度(b)。
3.如权利要求1所述的相变存储器，其特征在于，所述相变存储器进一步包括：
与所述第一电极电连接的第一通孔，所述第一通孔包括衬垫和金属塞。
4.如权利要求1所述的相变存储器，其特征在于，所述第一电极和与该第一电极连接的第一通孔的衬垫一起由相同材料的连续的层形成。
5.如权利要求1-4中任一项所述的相变存储器，其特征在于，所述第一电极由钛的氮化物、钽的氮化物、或钛形成。
6.如权利要求1-4中任一项所述的相变存储器，其特征在于，所述第一电极是扁平的条形导电体。
7.如权利要求1-4中任一项所述的相变存储器，其特征在于，所述相变存储器还包括与所述第一相变材料岛接触的第二电极。
8.如权利要求7所述的相变存储器，其特征在于，所述相变存储器进一步包括：
与所述第二电极电连接的第二通孔。
9.如权利要求7所述的相变存储器，其特征在于，所述第二电极与所述第一相变材料岛横向地接触。
10.如权利要求9所述的相变存储器，其特征在于，所述第二电极由钛的氮化物、钽的氮化物、或钛形成。
11.如权利要求9所述的相变存储器，其特征在于，在所述第一电极和第二电极与所述第一相变材料岛接触面处，所述第二电极的宽度(b)小于所述第一相变材料岛在该宽度方向上的尺寸(c)。
12.如权利要求9所述的相变存储器，其特征在于，在所述第二电极与所述第一相变材料岛接触面处，所述第二电极的厚度(a)小于所述第二电极的宽度(b)。
13.如权利要求9所述的相变存储器，其特征在于，所述第二电极是扁平的条形导电体。
14.如权利要求9所述的相变存储器，其特征在于，所述第一电极和所述第二电极以及与所述第一电极连接的第一通孔的衬垫一起由相同材料的连续的层形成。
15.如权利要求7所述的相变存储器，其特征在于，所述第二电极接触并覆盖所述第一相变材料岛的上表面。
16.如权利要求15所述的相变存储器，其特征在于，
所述相变存储器还包括与所述第二电极电连接的第二通孔，所述第二通孔位于所述第二电极上。
17.如权利要求16所述的相变存储器，其特征在于，
所述第二电极延伸超出所述第一相变材料岛的上表面的边缘，并且
所述第二通孔位于所述第二电极的延伸超出所述第一相变材料岛的上表面的边缘的部分上。
18.如权利要求17所述的相变存储器，其特征在于，所述第二通孔和与所述第一电极电连接的第一通孔在纵向上对准。
19.如权利要求7所述的相变存储器，其特征在于，所述相变存储器进一步包括：
嵌于绝缘材料中的第二相变材料岛；以及
与所述第二相变材料岛接触的第三电极和第四电极；
其中，所述第三电极横向地与所述第二相变材料岛的侧面接触；并且
其中，所述第三电极与所述第一电极电连接，而所述第四电极不与所述第二电极连接。
20.一种相变存储器的制造方法，其特征在于，所述方法包括以下步骤：
提供衬底，所述衬底上形成有第一绝缘层；
在所述第一绝缘层上形成电极层；
对所述电极层进行图案化；
形成第二绝缘层，以至少覆盖图案化的电极层；
形成穿过所述第二绝缘层和所述电极层的开口；以及
在所述开口中形成相变材料岛，
其中图案化的电极层与所述相变材料岛横向地接触，从而至少形成了与所述相变材料岛横向地接触的用于提供驱动所述相变存储器的第一电极。
21.如权利要求20所述的方法，其特征在于，
其中在所述第一电极与所述相变材料岛的接触面处，所述第一电极的宽度(b)小于所述相变材料岛在该宽度方向上的尺寸(c)。
22.如权利要求20所述的方法，其特征在于，
其中在所述第一电极与所述相变材料岛接触面处，所述第一电极的厚度(a)小于所述第一电极的宽度(b)。
23.如权利要求20所述的方法，其特征在于，
其中所述衬底还形成有在所述第一绝缘层下的导电层，
其中所述第一绝缘层中形成有穿过所述第一绝缘层的穿通孔，并且所述在所述第一绝缘层上形成电极层的步骤使得所述电极层覆盖所述穿通孔的底面和侧壁，
所述方法还包括，在对所述电极层进行图案化之前：
在所述电极层上形成第二导电层；以及
进行第二导电层的回刻，以使得所述第一绝缘层上的电极层被露出，并使得所述穿通孔中的第二导电层材料得以保留，从而形成到所述导电层的第一通孔。
24.如权利要求23所述的方法，其特征在于，覆盖所述穿通孔的底面和侧壁的所述电极层被用作所述第一通孔的衬垫。
25.如权利要求20所述的方法，其特征在于，
所述衬底还形成有在所述第一绝缘层下的导电层，所述第一绝缘层中形成有穿过所述第一绝缘层到所述导电层的通孔，所述通孔具有衬垫和金属塞。
26.如权利要求25所述的方法，其特征在于，所述提供衬底的步骤包括：
在第一绝缘层中形成到所述导电层的穿通孔；
沉积衬垫材料以覆盖所述第一绝缘层和所述穿通孔的底面和侧壁；
在所述衬垫材料上形成金属材料层；以及
进行化学机械抛光，直至所述第一绝缘层上的金属材料层和衬垫被去除。
27.如权利要求25所述的方法，其特征在于，所述电极层和所述通孔的衬垫层由相同或不同的材料形成。
28.如权利要求20-27中任一项所述的方法，其特征在于，所述电极层由钛的氮化物、钽的氮化物、或钛形成。
29.如权利要求20-27中任一项所述的方法，其特征在于，所述第一电极是扁平的条形导电体。
30.如权利要求20-27中任一项所述的方法，其特征在于，
其中所述图案化的电极层与所述相变材料岛的相反的两侧横向地接触，从而形成了所述第一电极以及与所述相变材料岛横向地接触的第二电极。
31.如权利要求30所述的方法，其特征在于，所述第二电极由钛的氮化物、钽的氮化物、或钛形成。
32.如权利要求30所述的方法，其特征在于，
其中在所述第二电极与所述相变材料岛的接触面处，所述第二电极的宽度(b)小于所述相变材料岛在该宽度方向上的尺寸(c)。
33.如权利要求30所述的方法，其特征在于，
其中在所述第二电极与所述相变材料岛的接触面处，所述第二电极的厚度(a)小于所述第二电极的宽度(b)。
34.如权利要求30所述的方法，其特征在于，所述第二电极是扁平的条形导电体。
35.如权利要求30所述的方法，其特征在于，所述方法还包括：
形成第三绝缘层以覆盖所述相变材料岛和所述第二绝缘层；以及
形成穿过所述第三绝缘层和所述第二绝缘层到所述第二电极的通孔。
36.如权利要求20-27中任一项所述的方法，其特征在于，所述方法还包括：
在所述第二绝缘层和所述相变材料岛上形成第二电极，其覆盖所述相变材料岛的上表面。
37.如权利要求36所述的方法，其特征在于，所述方法还包括：
在所述第二绝缘层和所述第二电极上形成第三绝缘层；以及
形成穿过所述第三绝缘层到所述第二电极的第二通孔。
38.如权利要求37所述的方法，其特征在于，
其中所述第二电极延伸超出所述相变材料岛的上表面的边缘，并且
所述第二通孔位于所述第二电极的延伸超出所述相变材料岛的上表面的边缘的部分上。
39.如权利要求38所述的方法，其特征在于，
其中所述到所述第二电极的通孔和与所述第一电极电连接的通孔在纵向上对准。
40.如权利要求20所述的方法，其特征在于，在所述开口中形成相变材料岛的步骤包括：
在所述第二绝缘层上形成相变材料层以填满所述开口；
对所形成的相变材料层进行化学机械抛光，以使得所述相变材料层的上表面与所述第二绝缘层的上表面齐平，从而形成所述相变材料岛。
41.一种半导体装置，其包括至少两个如权利要求1-19中任一项所述的相变存储器，其特征在于：
其中，至少两个相变存储器在与衬底垂直的方向上堆叠。
CN201110295406.3A 2011-09-27 2011-09-27 半导体器件及其制造方法 Active CN103022347B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110295406.3A CN103022347B (zh) 2011-09-27 2011-09-27 半导体器件及其制造方法
US13/675,975 US9023710B2 (en) 2011-09-27 2012-11-13 Semiconductor memory device and manufacturing method thereof
US14/669,776 US9373784B2 (en) 2011-09-27 2015-03-26 Semiconductor memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110295406.3A CN103022347B (zh) 2011-09-27 2011-09-27 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103022347A CN103022347A (zh) 2013-04-03
CN103022347B true CN103022347B (zh) 2016-03-09

Family

ID=47910243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110295406.3A Active CN103022347B (zh) 2011-09-27 2011-09-27 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US9023710B2 (zh)
CN (1) CN103022347B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9741765B1 (en) * 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US8901689B1 (en) 2013-05-10 2014-12-02 International Business Machines Corporation Graphene photodetector
CN103779497B (zh) * 2014-01-27 2017-03-29 中国科学院半导体研究所 基于埋层的垂直结构存储器的制备方法
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
KR102356809B1 (ko) * 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN204361089U (zh) 2014-12-30 2015-05-27 京东方科技集团股份有限公司 一种过孔电连接结构、阵列基板及显示装置
CN105489757B (zh) * 2015-12-04 2018-07-03 江苏时代全芯存储科技有限公司 相变化记忆体结构与其制造方法
CN105428529B (zh) * 2015-12-16 2018-04-13 江苏时代全芯存储科技有限公司 相变化记忆体的制造方法
CN105702858B (zh) * 2016-03-23 2018-05-25 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN112635661B (zh) * 2019-10-09 2023-08-01 联华电子股份有限公司 多位可变电阻式存储器单元及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286546A (zh) * 2007-04-13 2008-10-15 财团法人工业技术研究院 相变化存储装置及其制造方法
CN101290968A (zh) * 2007-04-17 2008-10-22 旺宏电子股份有限公司 具有侧壁接触侧电极的存储单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815266B2 (en) * 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
US7494849B2 (en) * 2005-11-03 2009-02-24 Cswitch Inc. Methods for fabricating multi-terminal phase change devices
TWI284389B (en) * 2005-12-28 2007-07-21 Ind Tech Res Inst Phase change memory (PCM) device and fabricating method thereof
US7772582B2 (en) * 2007-07-11 2010-08-10 International Business Machines Corporation Four-terminal reconfigurable devices
US7750335B2 (en) * 2007-08-16 2010-07-06 International Business Machines Corporation Phase change material structure and related method
US8426838B2 (en) * 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US7919768B2 (en) * 2008-07-11 2011-04-05 Industrial Technology Research Institute Phase-change memory element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286546A (zh) * 2007-04-13 2008-10-15 财团法人工业技术研究院 相变化存储装置及其制造方法
CN101290968A (zh) * 2007-04-17 2008-10-22 旺宏电子股份有限公司 具有侧壁接触侧电极的存储单元

Also Published As

Publication number Publication date
US9373784B2 (en) 2016-06-21
US20150200359A1 (en) 2015-07-16
CN103022347A (zh) 2013-04-03
US9023710B2 (en) 2015-05-05
US20130075688A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
CN103022347B (zh) 半导体器件及其制造方法
US7964862B2 (en) Phase change memory devices and methods for manufacturing the same
US10014469B2 (en) Resistive random access memory and manufacturing method thereof
CN101080825B (zh) 无电敷镀用于基于硫族化物的存储器件的金属帽
TWI603436B (zh) 用於形成記憶體單元之方法
JP6059349B2 (ja) ３次元メモリアレイアーキテクチャ
US20080247219A1 (en) Resistive Random Access Memory Devices Including Sidewall Resistive Layers and Related Methods
US20080272358A1 (en) Phase change memory devices and methods for fabricating the same
US8916847B2 (en) Variable resistance memory device and method for fabricating the same
US20100320435A1 (en) Phase-change memory and method of making same
TWI508339B (zh) 半導體結構與電阻可變記憶結構的形成方法
US20070138595A1 (en) Phase change memory cell and fabricating method thereof
KR20100078943A (ko) 저항성 램 소자의 제조방법
US20090294750A1 (en) Phase change memory devices and methods for fabricating the same
US8779405B2 (en) Field focusing features in a ReRAM cell
TW202240721A (zh) 半導體裝置及製造半導體裝置的方法
US7923714B2 (en) Phase change memory cell structures and methods for manufacturing the same
US9257486B2 (en) RRAM array having lateral RRAM cells and vertical conducting structures
US9114980B2 (en) Field focusing features in a ReRAM cell
US9252192B2 (en) Methods of manufacturing semiconductor devices including a cross point cell array
US11094880B2 (en) Resistive random access memory structure and method for manufacturing the same
KR20130108790A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US20140021432A1 (en) Variable resistance memory device and method for fabricating the same
CN101826546B (zh) 纳米级侧壁限制电阻转换存储器单元及制造方法
US20070075434A1 (en) Method for producing a PCM memory element and corresponding PCM memory element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant