CN105428529B - 相变化记忆体的制造方法 - Google Patents

相变化记忆体的制造方法 Download PDF

Info

Publication number
CN105428529B
CN105428529B CN201510944666.7A CN201510944666A CN105428529B CN 105428529 B CN105428529 B CN 105428529B CN 201510944666 A CN201510944666 A CN 201510944666A CN 105428529 B CN105428529 B CN 105428529B
Authority
CN
China
Prior art keywords
layer
arch
bottom electrode
heater
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510944666.7A
Other languages
English (en)
Other versions
CN105428529A (zh
Inventor
苏水金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Being Advanced Memory Taiwan Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Jiangsu Advanced Memory Technology Co Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Jiangsu Advanced Memory Technology Co Ltd, Jiangsu Advanced Memory Semiconductor Co Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510944666.7A priority Critical patent/CN105428529B/zh
Priority to CN201711476762.9A priority patent/CN108172684B/zh
Publication of CN105428529A publication Critical patent/CN105428529A/zh
Application granted granted Critical
Publication of CN105428529B publication Critical patent/CN105428529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details
    • H10N70/8613Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭露一种相变化记忆体的制造方法。相变化记忆体包含主动元件、下电极、第一绝缘层、上电极、弓形加热器以及环状相变化层。下电极耦接主动元件,第一绝缘层位于下电极上方,而上电极位于第一绝缘层上方。弓形加热器嵌于第一绝缘层中,而环状相变化层则围绕第一绝缘层与上电极,且环状相变化层接触弓形加热器的一侧面。由于弓形加热层与环状相变化层之间的接触面积很小,因此相变化记忆体的重置电流很低。

Description

相变化记忆体的制造方法
技术领域
本发明是有关于一种相变化记忆体及其制造方法。
背景技术
电子产品(例如:手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中,相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如:晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态,以用于表示储存数据的不同数值。
相变化记忆体单元在操作时,可施加电流使得记忆体元件的温度提升以改变材料的相态。但目前现有的相变化记忆体中的加热器与相变化材料之间的接触面积较大,使得相变化记忆体的重置电流较高。虽然可利用微影与蚀刻制程,形成顶面积较小的柱状加热器,以柱状加热器的顶面与相变化材料相互接触,但微影制程仍有其极限,且蚀刻制程的难度也高,故不易精准控制柱状加热器的特征尺寸。因此,如何能够使加热器与相变化材料之间的接触面积更小成为本技术领域的重要课题之一。
发明内容
本发明的一方面在于提供一种制造相变化记忆体的方法,包含下列步骤。形成一下电极;形成一弓形加热器于下电极上方;形成一第一绝缘层覆盖弓形加热器;形成一上电极于第一绝缘层上;以及形成一环状相变化层围绕第一绝缘层与上电极,其中环状相变化层接触弓形加热器的一弧面。
在本发明的一或多个实施方式中,在形成下电极之前,还包含下列步骤。提供一基板,并形成一主动元件于基板上,其中下电极耦接主动元件。
在本发明的一或多个实施方式中,形成弓形加热层于下电极上方的步骤包含:沉积一加热材料层于下电极上,并图案化加热材料层以形成一图案化加热材料层,且图案化加热材料层暴露部分下电极。之后移除部分图案化加热材料层以形成弓形加热器于下电极上方。
在本发明的一或多个实施方式中,移除部分图案化加热材料层的步骤包含:沉积一绝缘材料覆盖图案化加热材料层,并移除部分绝缘材料与部分图案化加热材料层以同时形成第一绝缘层与弓形加热器,且第一绝缘层暴露弓形加热器的该弧面。
在本发明的一或多个实施方式中,在沉积加热材料层于下电极上前,更沉积一阻障层于下电极上方。
在本发明的一或多个实施方式中,还包含下列步骤。图案化此阻障层以形成一图案化阻障层,且图案化阻障层暴露部分的下电极。更移除部分图案化阻障层以形成一弓形阻障件于下电极与弓形加热器之间。
在本发明的一或多个实施方式中,阻障层包含氮化钽,而加热材料层包含氮化钛。
在本发明的一或多个实施方式中,形成环状相变化层围绕第一绝缘层与上电极的步骤包含:沉积一相变化层共形地覆盖第一绝缘层与上电极;以及非等向性移除上电极上方的相变化层,以形成环状相变化层围绕第一绝缘层与上电极。
在本发明的一或多个实施方式中,还包含下列步骤。沉积一第二绝缘层覆盖上电极与环状相变化层,并对第二绝缘层、上电极及环状相变化层进行一平坦化制程。
本发明的另一方面在于提供一种相变化记忆体,包含主动元件、下电极、第一绝缘层、上电极、弓形加热器以及环状相变化层。下电极耦接主动元件,第一绝缘层位于下电极上方,而上电极位于第一绝缘层上方。弓形加热器嵌于第一绝缘层中,而环状相变化层则围绕第一绝缘层与上电极,且环状相变化层接触弓形加热器的一弧面。
在本发明的一或多个实施方式中,弓形加热器具有一最大重叠宽度于垂直投影方向与下电极重叠,且最大重叠宽度与下电极的一截面宽度的比值介于0.2至0.33之间。
附图说明
图1A为依照本发明数个实施例的相变化记忆体的剖面示意图;
图1B绘示图1A中部分结构的立体示意图;
图2B、图3B、图4B、图5、图6、图7与图8为依照本发明数个实施方式的制造相变化记忆体的方法,在制程各个阶段沿着AA剖线的剖面示意图;
图2A绘示图2B的制程中间结构的上视示意图;
图3A绘示图3B的制程中间结构的上视示意图;
图4A绘示图4B的制程中间结构的上视示意图;
图3C为图3A的制程中间结构沿着BB剖线的剖面示意图;
图4C为图4A的制程中间结构沿着BB剖线的剖面示意图。
具体实施方式
以下将以附图揭露本发明的多个实施例,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施例中,这些实务上的细节是非必要的。此外,为简化附图起见,一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
如先前技术所述,目前现有的相变化记忆体中的加热器与相变化材料之间的接触面积较大,使相变化记忆体的重置电流较高。虽然可利用微影与蚀刻制程,形成顶面积较小的柱状加热器,以柱状加热器的顶面与相变化材料相互接触,但微影制程仍有其极限,且蚀刻制程的难度也高,故不易精准控制柱状加热器的特征尺寸。
因此,本发明提供一种相变化记忆体,包含加热器与环状相变化层。加热层与环状相变化层之间的接触面积约为加热器的侧面宽度乘以厚度。在加热层的厚度很薄的情况下,接触面积很小,使相变化记忆体可具有极低的重置电流,从而有效解决先前技术所述的问题。
此外,形成本发明的加热器的制程不会遭遇到形成柱状加热器所面临的微影制程的极限及蚀刻制程的难度等问题。换言之,相较于形成柱状加热器,形成本发明的加热器的制程较容易控制,而可有效控制加热器的特征尺寸。以下将详细说明本发明的相变化记忆体及其制造方法的各种实施例。
图1A为依照本发明数个实施例的相变化记忆体100的剖面示意图。如图1A所示,相变化记忆体100包含主动元件120、下电极140、弓形加热器154、第一绝缘层160、环状相变化层165以及上电极170。主动元件120位于基板110中,且在本实施方式中,主动元件120为晶体管(transistor),其包含源极122、漏极124与栅极126,源极122与漏极124是位于基板110的掺杂区中,而栅极126设置于基板110上并位于源极122与漏极124之间。在本发明的其他部分实施方式中,基板110中还具有浅沟渠隔离(shallow trench isolation,STI)结构112以电性分离相邻的主动元件120。在本发明的其他部分实施方式中,基板110的材质包含硅或其他半导体元素,如锗或III-V族元素,但不以此为限,而浅沟渠隔离结构112的材质包含氧化硅、氮化硅、氮氧化硅或其他合适的绝缘材料。
相变化记忆体100还具有一介电层130位于基板110上并覆盖主动元件120,且介电层130中还具有多个导电接触135,这些导电接触135位于漏极124上方并接触漏极124,以连接至基板110中的主动元件120。在本发明的部分实施例中,导电接触135包含金属、金属化合物或其组合,例如钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。
下电极140则位于导电接触135上以透过导电接触135耦接主动元件120。在本发明的部分实施例中,下电极140包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。
弓形加热器154位于下电极140上方,且弓形加热器154的厚度T1越小越好。在本发明的部分实施方式中,弓形加热器154的厚度T1小于或等于3纳米,甚至小于或等于2.5纳米、2纳米、1.5纳米或1纳米,但不限于此。在本发明的部分实施方式中,弓形加热器154包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合。
在本发明的部分实施方式中,还包含一弓形阻障件152夹设于弓形加热器154与下电极140之间。在本发明的部分实施方式中,弓形阻障件152包含氮化钽、氮化铝钽或其组合,其具有较低的热传导性,而能提升制备的相变化记忆体100的电性。在本发明的其他部分实施方式中,弓形阻障件152包含氮化钽,而弓形加热器154包含氮化钛。
接着请同时参阅图1A与图1B,图1B绘示图1A中部分结构的立体示意图。如图1A与图1B所示,第一绝缘层160位于下电极140上方并覆盖弓形加热器154,上电极170位于第一绝缘层160上方,而环状相变化层165则围绕绝缘层160与上电极170,且环状相变化层165接触弓形加热器154的一弧面154a。弓形加热器154嵌于此第一绝缘层160中,但第一绝缘层160并未完全覆盖此弓形加热器154,而暴露出弓形加热器154的弧面154a。具体而言,当主动元件120提供电流至下电极140时,电流会依序沿着下电极140、弓形加热器154、弧面154a、环状相变化层165到达上电极170。若弓形加热器154与环状相变化层165间的接触面积越小,即可允许越高的电流密度,而提升加热效率。
以本实施方式为例,弓形加热器154以其弧面154a与环状相变化层165接触,因此弓形加热器154与环状相变化层165之间的接触面积为其圆弧长度乘以厚度,即为弓形加热器154的半径R乘以径度θ再乘以厚度T1,且弓形加热器154的径度θ介于π/2至π之间。值得一提的是,现有最小的柱状加热器的顶面积为约700平方纳米(约为直径为28~30纳米的圆柱状加热器的顶面积)。若弓形加热器154的厚度T1为2纳米,半径R为50纳米,径度θ为π/2,则接触面积为约157平方纳米(2x50x3.14/2),远小于现有最小柱状加热器的顶面积。若弓形加热器154的厚度T1为2纳米,半径R为50纳米,径度θ为π,则接触面积为约314平方纳米(2x50x3.14),亦小于现有最小柱状加热器的顶面积。如此一来,可使相变化记忆体100具有极低的重置(RESET)电流。
请回去参阅图1A,如图1A所示弓形加热器154具有一最大重叠宽度W2于垂直投影方向与下电极140重叠,而此最大重叠宽度W2关联于弓形加热器154的径度θ。具体而言,较小的最大重叠宽度W2使弓形加热器154的径度θ减少而缩减其与环状相变化层165间的接触面积。然而,过小的最大重叠宽度W2会使得通过下电极140的电流不易经由弓形阻障件152(弓形阻障件152具有与弓形加热器154相同的最大重叠宽度W2)而进入弓形加热器154,而影响相变化记忆体100的电性。在本发明的部分实施方式中,最大重叠宽度W2与下电极的一截面宽度W1的比值介于0.2至0.33之间。
在本发明的部分实施方式中,第一绝缘层160包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合,而上电极170包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。在本发明的部分实施方式中,环状相变化层165包含锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5,GST)、氮掺杂锗锑碲(nitrogen-doped Ge2Sb2Te5)、碲化锑(Sb2Te)、锗化锑(GeSb)、铟掺杂碲化锑(In-doped Sb2Te)或其组合。
在本发明的部分实施方式中,上电极170的上表面与环状相变化层165的上表面为共平面。在本发明的部分实施方式中,相变化记忆体100还包含第二绝缘层180位于两个环状相变化层165之间。在数个实施例中,第二绝缘层180包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合。
在本发明的部分实施方式中,相变化记忆体100还包含保护层185覆盖上电极170、环状相变化层165与第二绝缘层180。保护层185可为单层或多层结构。在本发明的部分实施方式中,保护层185包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合。在本发明的部分实施方式中,保护层185包含两层(未绘示),下层覆盖上电极170、环状相变化层165与第二绝缘层180,上层覆盖下层,其中下层为氮化物,上层为氧化物,但不以此为限。
在本发明的部分实施方式中,相变化记忆体100还包含垂直互连结构195耦接上电极170或源极122。具体而言,某些垂直互连结构195通过保护层185以接触上电极170,而其他某些垂直互连结构195则通过保护层185、第二绝缘层180与介电层130以接触源极122。在本发明的部分实施方式中,垂直互连结构195包含金属、金属化合物或其组合,例如钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。
图2B、图3B、图4B、图5、图6、图7与图8为的制造相变化记忆体的方法,在制程各个阶段的剖面示意图。请先参照图1A,在进行图2B、图3B、图4B、图5、图6、图7与图8所示的制程阶段之前,先提供基板110,然后形成主动元件120于基板110内及其上方。在本发明的部分实施方式中,利用掺杂制程形成源极122及漏极124,再利用沉积、微影与蚀刻制程形成栅极126。形成主动元件120的步骤亦可包含透过合适的制程技术形成栅介电层(未绘示)、间隙壁(未标示)、浅掺杂漏极和/或其他元件。
形成主动元件120之后,如图1A所示,形成介电层130于主动元件120上方,再形成穿孔贯穿介电层130,以露出主动元件120的一部分(例如:漏极124)。在本发明的部分实施方式中,利用化学气相沉积或其他合适的薄膜沉积技术形成介电层130,利用微影与蚀刻制程、激光钻孔制程或其他合适的制程形成贯穿介电层130的穿孔。
形成穿孔之后,如图1A所示,形成导电接触135于穿孔内,以耦接主动元件120。在本发明的部分实施方式中,利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的形成制程形成导电接触135。接着再形成下电极140耦接主动元件120。在本发明的部分实施方式中,利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的形成制程形成下电极140。
在形成下电极之后,依序进行图2B、图3B、图4B、图5、图6、图7与图8的制程阶段。在图2B、图3B、图4B、图5、图6、图7与图8中,省略图1A所示的基板110、主动元件120及导电接触135,仅绘示介电层130的上部与下电极140。
图2B、图3B与图4B绘示形成弓形加热器154于下电极140上方的步骤。请在参阅图2B的同时参阅图2A,图2A绘示图2B的制程中间结构的上视示意图。换句话说,图2B为图2A沿着AA剖线的剖面图。如图2A与图2B所示,先沉积一加热材料层220于下电极140上方。详细而言,如图2A与图2B所示,先毯覆式沉积加热材料层220于下电极140上方。在本发明的部分实施方式中,利用物理气相沉积、化学气相沉积、原子层沉积、其他合适的沉积制程或其组合沉积加热材料层220。通过前述制程,可使加热材料层220具有极薄的厚度T1,而有效降低与后续形成的加热器与环状相变化层之间的接触面积。
在本发明的部分实施方式中,在沉积加热材料层220于下电极140上方前,先沉积阻障层210于下电极140上方。在本发明的其他部分实施方式中,阻障层210包含氮化钽,而加热材料层220包含氮化钛。
接着在图3B中,图案化此加热材料层220以形成一图案化加热材料层222,且图案化加热材料层222暴露部分的下电极140。在参阅图3B的同时参阅图3A与图3C,图3A绘示图3B的制程中间结构的上视示意图。换句话说,图3B为图3A的制程中间结构沿着AA剖线的剖面示意图,而图3C为图3A的制程中间结构沿着BB剖线的剖面示意图。在此步骤中,将光阻层(未绘示)旋转涂布至加热材料层220上,接着用曝光方式将光罩(未绘示)的图案转移至光阻层,以暴露加热材料层220的上表面。最后使用干蚀刻或湿蚀刻制程移除部分的加热材料层220,以形成图案化加热材料层222。且如图3A与图3C所示,图案化加热材料层222会沿着BB剖线的方向延伸而覆盖数个下电极140。又如图3A与图3B所示,图案化加热材料层222沿着AA剖线方向偏移,而使部分的下电极140暴露出来。
在本发明的部分实施方式中,在对加热材料层220进行图案化制程时,会同时使阻障层210图案化以形成一图案化阻障层212,且图案化阻障层212同样暴露部分的下电极140。
接着在参阅图4B的同时参阅图4A与图4C,图4A绘示图4B的制程中间结构的上视示意图。换句话说,图4B为图4A的制程中间结构沿着AA剖线的剖面示意图,而图4C为图4A的制程中间结构沿着BB剖线的剖面示意图。在图4A、图4B与图4C中绘示形成第一绝缘层160覆盖一弓形加热器154,并形成上电极170于第一绝缘层160上的步骤。详细的说,先沉积绝缘材料覆盖图案化加热材料层222,接着再沉积导电材料于绝缘材料上。之后对导电材料与绝缘材料进行一蚀刻制程,以移除部分的导电材料而形成上电极170,且一并移除部分的绝缘材料而形成第一绝缘层160。形成的上电极170位于第一绝缘层160上,且暴露出部分的介电层130。值得注意的是,蚀刻制程会同时移除部分的图案化加热材料层222,以将原本沿着BB剖线的方向延伸而覆盖数个下电极140的图案化加热材料层222分离成多个如图1A与图1B所示的弓形加热器154。每个独立的弓形加热器154对应至一个下电极140,且蚀刻后形成的第一绝缘层160暴露弓形加热器154的弧面154a。且需特别说明的是,图案化加热材料层222在蚀刻前大致具有矩形的轮廓,但在蚀刻中矩形轮廓的边角逐渐被移除,而使形成的弓形加热器154具有如图1B所示圆弧状的轮廓。同理,于蚀刻实务上,定义小尺寸的矩形结构,最后蚀刻的结果会形成近似圆形的结构,其上视图就如图4A所示的圆形的上电极170,而其立体形状即为如图1B所示圆柱状的上电极170与第一绝缘层160。
在本发明的部分实施方式中,蚀刻制程会同时移除部分的图案化阻障层212,以将原本沿着BB剖线的方向延伸而覆盖数个下电极140的图案化加热阻障层222分离成多个如图1A所示的弓形阻障件152,且每个弓形阻障件152夹设于下电极140与弓形加热器154之间。
在本发明的部分实施方式中,是利用化学气相沉积、物理气相沉积、原子层沉积或其他合适的薄膜沉积制程毯覆式沉积绝缘材料与导电材料。
由上述可知,可透过沉积及微影与蚀刻制程形成本发明的弓形加热器154,与传统加热器结构技术相比,此处微影与蚀刻制程的极限非决定弓形加热器154的加热面积大小的关键。传统加热器结构是以其上表面的面积与相变化材料接触,但本发明的加热器结构与相变化材料的接触面为弓形加热器154的弧面154a,其面积为弓形加热器154的半径R乘以径度θ再乘以厚度T1。由于形成本发明的弓形加热器154微小厚度T1的制程较容易控制,而可有效控制弓形加热器154的特征尺寸。此外,更可控制图案化加热材料层222与下电极140之间的重叠面积,以借此定义形成的弓形加热器154与下电极140之间的最大重叠宽度W2。如前所述,越小的最大重叠宽度W2能减少弓形加热器154与后续形成的环状相变化层之间的接触面积,而能更进一步的提升弓形加热器154的加热效率。
随后,形成环状相变化层165围绕弓形加热器154。详细而言,如图5所示,先毯覆式沉积相变化层510覆盖第一绝缘层160及上电极170,与覆盖暴露于外的部分介电层130。在本发明的部分实施方式中,利用化学气相沉积或其他合适的薄膜沉积技术沉积相变化层510。然后,如图6所示,对相变化层510进行非等向性间隙壁蚀刻制程(anisotropic spaceretch process),以非等向性移除上电极170上方与部分介电层130上方的相变化层510,而形成环状相变化层165围绕第一绝缘层160与上电极170。且如4B与4C图所示,第一绝缘层160暴露弓形加热器154的弧面154a,因此形成的环状相变化层165将接触弓形加热器154的此弧面154a。
之后如图7所示,沉积第二绝缘层180覆盖上电极170、环状相变化层165与部分介电层130,且部分的第二绝缘层180位于两个环状相变化层165之间。在数个实施例中,利用化学气相沉积或其他合适的薄膜沉积技术第二绝缘层180。
接着如图8所示,对第二绝缘层180、环状相变化层165及上电极170进行平坦化制程。在数个实施例中,平坦化制程包含化学机械抛光制程、研磨制程、蚀刻制程或其他合适的材料移除制程。在数个实施例中,在进行平坦化制程之后,环状相变化层165、上电极170与第二绝缘层180的均为共平面。
回到图1A,在本发明的部分实施方式中,在对第二绝缘层180、环状相变化层165及上电极170进行平坦化制程后,更形成保护层185覆盖环状相变化层165以及上电极170。接着更以微影蚀刻方式形成多个穿孔,其中某些穿孔通过保护层185以暴露上电极170,而另外某些穿孔则通过保护层185、第二绝缘层180与介电层130以暴露源极122。之后使用合适的方式沉积导电材料于这些穿孔中,以制备垂直互连结构195,而完成相变化记忆体结构的制备。其中的某些垂直互连结构195接触上电极170,以经由上电极170、环状相变化层165、弓形加热器154、弓形阻障件152、下电极140与导电接触135电性连接至主动元件120的漏极124。另一方面,其他某些垂直互连结构195则接触主动元件120的源极122。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (7)

1.一种制造相变化记忆体的方法,其特征在于,包含:
形成一下电极;
沉积一加热材料层于该下电极上;
图案化该加热材料层以形成一图案化加热材料层,且该图案化加热材料层暴露部分该下电极;
沉积一绝缘材料覆盖该图案化加热材料层;
移除部分该绝缘材料与部分该图案化加热材料层以同时形成一第一绝缘层与一弓形加热器于该下电极上方,该第一绝缘层覆盖该弓形加热器并暴露该弓形加热器的一弧面;
形成一上电极于该第一绝缘层上;以及
形成一环状相变化层围绕该第一绝缘层与该上电极,其中该环状相变化层接触该弓形加热器的该弧面。
2.根据权利要求1所述的制造相变化记忆体的方法,其特征在于,在形成该下电极之前,还包含:
提供一基板;以及
形成一主动元件于该基板上,其中该下电极耦接该主动元件。
3.根据权利要求1所述的制造相变化记忆体的方法,其特征在于,在沉积该加热材料层于该下电极上的步骤前,还包含:
沉积一阻障层于该下电极上方。
4.根据权利要求3所述的制造相变化记忆体的方法,其特征在于,还包含:
图案化该阻障层以形成一图案化阻障层,且该图案化阻障层暴露部分该下电极;以及
移除部分该图案化阻障层以形成一弓形阻障件于该下电极与该弓形加热器之间。
5.根据权利要求3所述的制造相变化记忆体的方法,其特征在于,该阻障层包含氮化钽,而该加热材料层包含氮化钛。
6.根据权利要求1所述的制造相变化记忆体的方法,其特征在于,形成该环状相变化层围绕该第一绝缘层与该上电极的步骤包含:
沉积一相变化层共形地覆盖该第一绝缘层与该上电极;以及
非等向性移除该上电极上方的该相变化层,以形成该环状相变化层围绕该第一绝缘层与该上电极。
7.根据权利要求1所述的制造相变化记忆体的方法,其特征在于,还包含:
沉积一第二绝缘层覆盖该上电极与该环状相变化层;以及
对该第二绝缘层、该上电极及该环状相变化层进行一平坦化制程。
CN201510944666.7A 2015-12-16 2015-12-16 相变化记忆体的制造方法 Active CN105428529B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510944666.7A CN105428529B (zh) 2015-12-16 2015-12-16 相变化记忆体的制造方法
CN201711476762.9A CN108172684B (zh) 2015-12-16 2015-12-16 相变化记忆体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510944666.7A CN105428529B (zh) 2015-12-16 2015-12-16 相变化记忆体的制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201711476762.9A Division CN108172684B (zh) 2015-12-16 2015-12-16 相变化记忆体及其制造方法

Publications (2)

Publication Number Publication Date
CN105428529A CN105428529A (zh) 2016-03-23
CN105428529B true CN105428529B (zh) 2018-04-13

Family

ID=55506579

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510944666.7A Active CN105428529B (zh) 2015-12-16 2015-12-16 相变化记忆体的制造方法
CN201711476762.9A Active CN108172684B (zh) 2015-12-16 2015-12-16 相变化记忆体及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711476762.9A Active CN108172684B (zh) 2015-12-16 2015-12-16 相变化记忆体及其制造方法

Country Status (1)

Country Link
CN (2) CN105428529B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164903B (zh) * 2019-05-23 2023-05-26 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法
CN111769195B (zh) * 2020-07-13 2024-05-14 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897320A (zh) * 2005-07-13 2007-01-17 台湾积体电路制造股份有限公司 相变化存储元件及其形成方法
CN101271862A (zh) * 2007-03-19 2008-09-24 财团法人工业技术研究院 存储器元件及其制造方法
TW200924254A (en) * 2007-11-16 2009-06-01 Ind Tech Res Inst Phase-change memory element and method for fabricating the same
CN103022347A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103137862A (zh) * 2011-12-02 2013-06-05 旺宏电子股份有限公司 存储器装置及其制造方法
CN103594619A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100076274A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897320A (zh) * 2005-07-13 2007-01-17 台湾积体电路制造股份有限公司 相变化存储元件及其形成方法
CN101271862A (zh) * 2007-03-19 2008-09-24 财团法人工业技术研究院 存储器元件及其制造方法
TW200924254A (en) * 2007-11-16 2009-06-01 Ind Tech Res Inst Phase-change memory element and method for fabricating the same
CN103022347A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103137862A (zh) * 2011-12-02 2013-06-05 旺宏电子股份有限公司 存储器装置及其制造方法
CN103594619A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法

Also Published As

Publication number Publication date
CN108172684B (zh) 2021-01-05
CN108172684A (zh) 2018-06-15
CN105428529A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
TWI376032B (en) Phase change memory device and fabrications thereof
TWI575789B (zh) 電阻式隨機存取記憶胞及其製造方法
US7964862B2 (en) Phase change memory devices and methods for manufacturing the same
KR101900853B1 (ko) 가변 저항 메모리 장치 및 그 형성 방법
CN106133840A (zh) 存储器阵列及形成存储器阵列的方法
JP2006344976A (ja) 相変化記憶素子及びその製造方法
TW201120996A (en) Method of forming contact hole arrays using a hybrid spacer technique
TW200836327A (en) Memory device and fabrications thereof
JP2015002283A (ja) 半導体装置及びその製造方法
CN106206938B (zh) 相变化存储装置及其制造方法
CN105428529B (zh) 相变化记忆体的制造方法
CN110098325A (zh) 相变化记忆体及其制造方法
CN105609631B (zh) 相变化存储装置及其制造方法
CN105428525B (zh) 相变化记忆体及其制造方法
CN105428533B (zh) 相变化记忆体的制造方法
TWI355072B (en) Phase-change memory devices and methods for fabric
CN105336851B (zh) 相变化记忆体结构的制造方法
CN109786550A (zh) 相变化记忆体及其制造方法
CN104681497B (zh) 存储器的制造方法
CN105609632B (zh) 相变化记忆体及其制造方法
CN105098070B (zh) 相变化记忆体的制备方法
CN209496898U (zh) 相变化记忆体
CN105405969B (zh) 相变化记忆体结构的制造方法
CN105489757B (zh) 相变化记忆体结构与其制造方法
CN105226181A (zh) 相变化记忆体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170628

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co.,Ltd.

Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315195 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Co-patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223001 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province

Co-patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: Jiangsu times all core storage technology Co.,Ltd.

Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223001 No. 601, Changjiang East Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20220402

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Patentee before: Beijing times full core storage technology Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

TR01 Transfer of patent right