CN105226181A - 相变化记忆体及其制造方法 - Google Patents

相变化记忆体及其制造方法 Download PDF

Info

Publication number
CN105226181A
CN105226181A CN201510556280.9A CN201510556280A CN105226181A CN 105226181 A CN105226181 A CN 105226181A CN 201510556280 A CN201510556280 A CN 201510556280A CN 105226181 A CN105226181 A CN 105226181A
Authority
CN
China
Prior art keywords
heating
zone
ring
phase
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510556280.9A
Other languages
English (en)
Inventor
苏水金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Jiangsu Advanced Memory Technology Co Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Ningbo Epoch Quan Xin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Ningbo Epoch Quan Xin Science And Technology Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510556280.9A priority Critical patent/CN105226181A/zh
Publication of CN105226181A publication Critical patent/CN105226181A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明揭露一种相变化记忆体及其制造方法。相变化记忆体包含主动元件、下电极、加热层、环状相变化层以及上电极。下电极耦接主动元件。加热层位于下电极上方。环状相变化层围绕加热层,并接触加热层的侧面,其中加热层的厚度小于环状相变化层的厚度。上电极位于环状相变化层上方。由于加热层与环状相变化层之间的接触面积很小,因此相变化记忆体的重置电流很低。

Description

相变化记忆体及其制造方法
技术领域
本发明是有关于一种相变化记忆体及其制造方法。
背景技术
电子产品(例如:手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中,相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如:晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态,以用于表示储存数据的不同数值。
相变化记忆体单元在操作时,可施加电流使得记忆体元件的温度提升以改变材料的相态。但目前现有的相变化记忆体中的加热器与相变化材料之间的接触面积较大,使得相变化记忆体的重置电流较高。虽然可利用微影与蚀刻制程,形成顶面积较小的柱状加热器,以柱状加热器的顶面与相变化材料相互接触,但微影制程仍有其极限,且蚀刻制程的难度也高,故不易精准控制柱状加热器的特征尺寸。因此,如何能够使加热器与相变化材料之间的接触面积更小成为本技术领域的重要课题之一。
发明内容
本发明提供一种制造相变化记忆体的方法,包含:形成主动元件;形成下电极耦接主动元件;形成加热层于下电极上方;形成环状相变化层围绕加热层,其中加热层的厚度小于环状相变化层的厚度;以及形成上电极于环状相变化层上方。
在数个实施例中,形成加热层于下电极上方步骤包含:沉积加热材料于下电极上方;沉积绝缘材料于加热材料上方;以及移除绝缘材料的一部分及其下方的加热材料,以形成加热层于下电极上方及绝缘层于加热层上方。
在数个实施例中,沉积加热材料于下电极上方的步骤包含:沉积第一加热材料层于下电极上方;以及沉积第二加热材料层于第一加热材料层上方。
在数个实施例中,第一加热材料层包含氮化钽,第二加热材料层包含氮化钛,且沉积加热材料于下电极上方的步骤还包含:沉积第三加热材料层于第二加热材料层上方,第三加热材料层包含氮化钽。
在数个实施例中,形成环状相变化层围绕加热层步骤包含:沉积相变化材料覆盖绝缘层及加热层;以及对相变化材料进行间隙壁蚀刻制程,移除部分相变化材料,以形成环状相变化层围绕加热层。
在数个实施例中,方法还包含沉积绝缘材料于绝缘层与环状相变化层上;在形成上电极于环状相变化层上方步骤之前,对绝缘材料、环状相变化层及绝缘层进行平坦化制程。
本发明另提供一种相变化记忆体,包含主动元件、下电极、加热层、环状相变化层以及上电极。下电极耦接主动元件。加热层位于下电极上方。环状相变化层围绕加热层,并接触加热层的侧面,其中加热层的厚度小于环状相变化层的厚度。上电极位于环状相变化层上方。由于加热层与环状相变化层之间的接触面积很小,因此相变化记忆体的重置电流很低。
在数个实施例中,加热层为多层结构。
在数个实施例中,加热层包含:第一加热层,包含氮化钽;第二加热层,包含氮化钛;以及第三加热层,包含氮化钽,第二加热层置于第一加热层与第三加热层之间。
在数个实施例中,相变化记忆体还包含绝缘层位于加热层与上电极之间,且环状相变化层围绕绝缘层。
附图说明
图1A为依照本发明数个实施例的相变化记忆体的剖面示意图;
图1B为依照本发明数个实施例的加热层的剖面示意图;
图1C为依照本发明数个实施例的图1A的加热层及环状相变化层的上视示意图;
图2、3A-3B、4、5、6、7、8、9、10为依照本发明数个实施例的制造相变化记忆体的方法在各制程阶段的剖面示意图。
具体实施方式
以下将以附图揭露本发明的多个实施例,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施例中,这些实务上的细节是非必要的。此外,为简化附图起见,一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
如先前技术所述,目前现有的相变化记忆体中的加热器与相变化材料之间的接触面积较大,使相变化记忆体的重置电流较高。虽然可利用微影与蚀刻制程,形成顶面积较小的柱状加热器,以柱状加热器的顶面与相变化材料相互接触,但微影制程仍有其极限,且蚀刻制程的难度也高,故不易精准控制柱状加热器的特征尺寸。
因此,本发明提供一种相变化记忆体,包含加热层及环状相变化层围绕加热层。加热层与环状相变化层之间的接触面积为加热层的周长乘以厚度。在加热层的厚度很薄的情况下,接触面积很小,使相变化记忆体可具有极低的重置电流,从而有效解决先前技术所述的问题。
此外,形成本发明的加热层的制程不会遭遇到形成柱状加热器所面临的微影制程的极限及蚀刻制程的难度等问题。换言之,相较于形成柱状加热器,形成本发明的加热层的制程较容易控制,而可有效控制加热层的特征尺寸。以下将详细说明本发明的相变化记忆体及其制造方法的各种实施例。
图1A为依照本发明数个实施例的相变化记忆体100的剖面示意图。如图1A所示,相变化记忆体100包含主动元件110、下电极130、加热层145、环状相变化层165以及上电极180。
在数个实施例中,相变化记忆体100包含基板105。在数个实施例中,基板105包含元素半导体(例如硅或锗的结晶、多晶或无定形结构)、化合物半导体(例如碳化硅、砷化镓、硅锗、磷砷化镓)或其组合。在数个实施例中,基板105包含隔离部分105a。在数个实施例中,隔离部分105a为浅沟渠隔离(STI)。在数个实施例中,隔离部分105a包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合。
在数个实施例中,主动元件110位于基板105内及其上方。在数个实施例中,主动元件110为晶体管(transistor),其包含栅极112、源极114及漏极116。源极114及漏极116位于基板105内。在数个实施例中,源极114及漏极116为重掺杂区。栅极112位于基板105上方,且位于源极114及漏极116之间。在数个实施例中,栅极112包含导电材料,如多晶硅(poly)、金属或金属合金。在其他实施例中,主动元件为二极管(diode)(未绘示)或其他合适的主动元件。
在数个实施例中,相变化记忆体100还包含介电层120覆盖主动元件110。介电层120可为单层或多层结构。在数个实施例中,介电层120包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合。在数个实施例中,介电层120包含两层(未绘示),下层覆盖主动元件110,上层覆盖下层。在数个实施例中,下层为氮化物,上层为氧化物。在数个实施例中,介电层120具有开口120a贯穿介电层120,露出主动元件110的一部分(例如漏极116)。在数个实施例中,介电层120具有另一开口120b贯穿介电层120,露出主动元件110的另一部分(例如源极114)。
在数个实施例中,相变化记忆体100还包含下连接元件125位于开口120a内,以与主动元件110耦接。在数个实施例中,下连接元件125耦接主动元件110的漏极116。在数个实施例中,下连接元件125包含金属、金属化合物或其组合,例如钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。
下电极130耦接主动元件110。在数个实施例中,下电极130位于下连接元件125上方,并位于介电层120的开口120a内。下电极130透过下连接元件125耦接主动元件110。在数个实施例中,下电极130包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。
加热层145位于下电极130上方。在数个实施例中,加热层145接触下电极130。在数个实施例中,加热层145包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合。在数个实施例中,加热层145的上视面积大于或等于下电极130的上视面积。值得注意的是,加热层145的厚度t1越小越好。在数个实施例中,加热层145的厚度t1小于或等于3纳米,甚至小于或等于2.5纳米、2纳米、1.5纳米或1纳米,但不限于此。
加热层145可为单层或多层结构。在数个实施例中,加热层145包含两层(未绘示),下层为氮化钽,上层为氮化钛。图1B为依照本发明数个实施例的加热层145的剖面示意图。在数个实施例中,如图1B所示,加热层145包含三层,分别为第一加热层145a、第二加热层145b及第三加热层145c,第二加热层145b置于第一加热层145a与第三加热层145c之间。在数个实施例中,第一加热层145a包含氮化钽,第二加热层145b包含氮化钛,第三加热层145c包含氮化钽。
图1C为依照本发明数个实施例的图1A的加热层145及环状相变化层165的上视示意图。在数个实施例中,加热层145的上视形状为圆形。在其他实施例中,加热层145的上视形状为类圆形、方形、类方形或其他合适的形状。在数个实施例中,加热层145为圆形或接近圆形,其上视形状的周长大致由加热层145的截面直径所决定,上述的截面直径愈小愈好,较佳小于20nm。
如图1A、图1C所示,环状相变化层165围绕加热层145,其中加热层145的厚度t1小于环状相变化层165的厚度t2。在数个实施例中,环状相变化层165包含锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5,GST)、氮掺杂锗锑碲(nitrogen-dopedGe2Sb2Te5)、碲化锑(Sb2Te)、锗化锑(GeSb)、铟掺杂碲化锑(In-dopedSb2Te)或其组合。在数个实施例中,环状相变化层165接触加热层145的侧面,加热层145与环状相变化层165之间的接触面积为加热层145的周长乘以厚度。
值得注意的是,现有最小的柱状加热器的顶面积为约700平方纳米。若加热层145的上视形状为圆形,厚度为1纳米,直径为100纳米,则接触面积为约314平方纳米,远小于现有最小柱状加热器的顶面积。若加热层145的上视形状为圆形,厚度为2纳米,直径为100纳米,则接触面积为约628平方纳米,亦小于现有最小柱状加热器的顶面积。如此一来,可使相变化记忆体100具有极低的重置电流。另一方面,亦可缩小加热层145的截面直径,以减小其周长,使加热层145与环状相变化层165之间的接触面积更小,以进一步降低相变化记忆体100的重置电流。
上电极180位于环状相变化层165上方。在数个实施例中,上电极180接触环状相变化层165。在数个实施例中,如图1A所示,上电极180位于两个环状相变化层165上方。在其他实施例中,两个上电极(未绘示)分别位于两个环状相变化层上方。在数个实施例中,上电极180包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。
在数个实施例中,相变化记忆体100还包含绝缘层155位于加热层145与上电极180之间,且环状相变化层165围绕绝缘层155。在数个实施例中,绝缘层155包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合。在数个实施例中,绝缘层155的上表面与环状相变化层165的上表面共平面。
在数个实施例中,相变化记忆体100还包含绝缘材料170位于两个环状相变化层165之间。在数个实施例中,绝缘材料170包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合。
在数个实施例中,相变化记忆体100还包含介电层190覆盖上电极180。介电层190可为单层或多层结构。在数个实施例中,介电层190包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合。在数个实施例中,介电层190包含两层(未绘示),下层覆盖上电极180,上层覆盖下层。在数个实施例中,下层为氮化物,上层为氧化物。在数个实施例中,介电层190具有开口190a贯穿介电层190,露出上电极180的一部分。在数个实施例中,介电层190具有另一开口190b贯穿介电层190,且绝缘材料170具有一开口170b贯穿绝缘材料170。开口190b、170b、120b彼此对准,以露出源极114的一部分。
在数个实施例中,相变化记忆体100还包含上连接元件195耦接上电极180及源极114。在数个实施例中,上连接元件195分别位于开口190a及开口190b、170b、120b内,以分别耦接上电极180及源极114。在数个实施例中,上连接元件195包含金属、金属化合物或其组合,例如钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。
图2、3A-3B、4、5、6、7、8、9、10为依照本发明数个实施例的制造相变化记忆体的方法在各制程阶段的剖面示意图。请参照图1A,在进行图2、3A-3B、4、5、6、7、8、9、10所示的制程阶段之前,先提供基板105,然后形成主动元件110于基板105内及其上方。在数个实施例中,利用掺杂制程形成源极114及漏极116,再利用沉积、微影与蚀刻制程形成栅极112。形成主动元件110的步骤亦可包含透过合适的制程技术形成栅介电层(未绘示)、间隙壁(未标示)、浅掺杂漏极和/或其他元件。
形成主动元件110之后,如图1A所示,形成介电层120于主动元件110上方,再形成开口120a贯穿介电层120,以露出主动元件110的一部分(例如漏极116)。在数个实施例中,利用化学气相沉积或其他合适的薄膜沉积技术形成介电层120。在数个实施例中,利用微影与蚀刻制程、激光钻孔制程或其他合适的制程形成开口120a贯穿介电层120。
形成开口120a之后,如图1A所示,形成下连接元件125于开口120a内,以耦接主动元件110。在数个实施例中,利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的形成制程形成下连接元件125于开口120a内。
形成下连接元件125之后,依序进行第2、3A-3B、4、5、6、7、8、9、10图的制程阶段。在第2、3A-3B、4、5、6、7、8、9、10图中,省略图1A所示的基板105、主动元件110及下连接元件125,仅绘示介电层120及开口120a的上部。如图2所示,形成下电极130耦接主动元件(如图1A所示的主动元件110)。在数个实施例中,形成下电极130于介电层120的开口120a内。在数个实施例中,利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的形成制程形成下电极130。
如第3A-3B、4、5图所示,形成加热层145于下电极130上方。详细而言,如图3A所示,先毯覆式沉积加热材料140于下电极130上方。在数个实施例中,利用物理气相沉积、化学气相沉积、原子层沉积、其他合适的沉积制程或其组合沉积加热材料140。通过前述制程,可形成极薄的加热层145,而可有效降低加热层145与后续形成的环状相变化层之间的接触面积。在数个实施例中,如第3A-3B图所示,沉积加热材料140于下电极130上方包含:沉积第一加热材料层140a于下电极130上方;以及沉积第二加热材料层140b于第一加热材料层140a上方。在数个实施例中,沉积加热材料140于下电极130上方还包含:沉积第三加热材料层140c于第二加热材料层140b上方。在数个实施例中,第一加热材料层140a与第三加热材料层140c包含氮化钽,第二加热材料层包含氮化钛。
然后,如图4所示,沉积绝缘材料150于加热材料140上方。在数个实施例中,利用化学气相沉积或其他合适的薄膜沉积技术沉积绝缘材料150。
沉积绝缘材料150之后,如图5所示,移除绝缘材料150的一部分及其下方的加热材料140,以形成加热层145于下电极130上方及绝缘层155于加热层145上方。在数个实施例中,透过微影与蚀刻制程或其他合适的图案化制程,形成加热层145及绝缘层155。因此,绝缘层155可大致对准加热层145。在此所述的“大致对准”是指绝缘层155的上视投影与加热层145的上视投影重叠。
值得注意的是,由上述可知,可透过沉积及微影与蚀刻制程形成本发明的加热层145,与传统加热器结构技术相比,此处微影与蚀刻制程的极限非决定加热器145的加热面积大小的关键。传统加热器结构是以其上表面的面积与相变化材料接触,但本发明的加热器结构与相变化材料的接触面积是加热层145的周长与加热层145厚度的乘积。由于形成本发明的加热层145微小厚度的制程较容易控制,而可有效控制加热层145的特征尺寸。
随后,形成环状相变化层165围绕加热层145,如图6、图7所示。加热层145的厚度t1小于环状相变化层165的厚度t2。详细而言,如图6所示,先毯覆式沉积相变化材料160覆盖绝缘层155及加热层145。在数个实施例中,利用化学气相沉积或其他合适的薄膜沉积技术沉积相变化材料160。然后,如图7所示,对相变化材料160进行非等向性间隙壁蚀刻制程(anisotropicspaceretchprocess),移除一部分的相变化材料160,以形成环状相变化层165。
如图8所示,沉积绝缘材料170于环状相变化层165及绝缘层155上方以及两个环状相变化层165之间。在数个实施例中,利用化学气相沉积或其他合适的薄膜沉积技术沉积绝缘材料170。
如图8、图9所示,对绝缘材料170、环状相变化层165及绝缘层155进行平坦化制程。在数个实施例中,平坦化制程包含化学机械抛光制程、研磨制程、蚀刻制程或其他合适的材料移除制程。在数个实施例中,在进行平坦化制程之后,环状相变化层165的上表面与绝缘层155的上表面共平面。
如图10所示,形成上电极180于环状相变化层165上方。在数个实施例中,利用化学气相沉积、物理气相沉积、原子层沉积或其他合适的薄膜沉积制程毯覆式沉积上电极材料(未绘示)于环状相变化层165、绝缘层155及绝缘材料170上方。在数个实施例中,对上电极材料进行微影与蚀刻制程或其他合适的图案化制程,以形成上电极180。
回到图1A,在形成上电极180之后,形成另一介电层190于上电极180及绝缘材料170上方。然后,形成开口190a贯穿介电层190,以露出上电极180的一部分。在数个实施例中,亦形成开口190b、170b、120b,以露出源极114的一部分。在数个实施例中,利用化学气相沉积或其他合适的薄膜沉积技术形成介电层190。在数个实施例中,利用微影与蚀刻制程、激光钻孔制程或其他合适的制程形成开口190a及开口190b、170b、120b。
形成开口190a及开口190b、170b、120b之后,如图1A所示,形成上连接元件195于开口190a及开口190b、170b、120b内,以分别耦接上电极180及源极114。在数个实施例中,利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的形成制程形成上连接元件195于开口190a及开口190b、170b、120b内。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种制造相变化记忆体的方法,其特征在于,包含:
形成一主动元件;
形成一下电极耦接该主动元件;
形成一加热层于该下电极上方;
形成一环状相变化层围绕该加热层,其中该加热层的一厚度小于该环状相变化层的一厚度;以及
形成一上电极于该环状相变化层上方。
2.根据权利要求1所述的制造相变化记忆体的方法,其特征在于,形成该加热层于该下电极上方步骤包含:
沉积一加热材料于该下电极上方;
沉积一绝缘材料于该加热材料上方;以及
移除该绝缘材料的一部分及其下方的该加热材料,以形成该加热层于该下电极上方及一绝缘层于该加热层上方。
3.根据权利要求2所述的制造相变化记忆体的方法,其特征在于,沉积该加热材料于该下电极上方的步骤包含:
沉积一第一加热材料层于该下电极上方;以及
沉积一第二加热材料层于该第一加热材料层上方。
4.根据权利要求3所述的制造相变化记忆体的方法,其特征在于,该第一加热材料层包含氮化钽,该第二加热材料层包含氮化钛,且沉积该加热材料于该下电极上方的步骤还包含:
沉积一第三加热材料层于该第二加热材料层上方,该第三加热材料层包含氮化钽。
5.根据权利要求2所述的制造相变化记忆体的方法,其特征在于,形成该环状相变化层围绕该加热层步骤包含:
沉积一相变化材料覆盖该绝缘层及该加热层;以及
对该相变化材料进行一间隙壁蚀刻制程,移除部分该相变化材料,以形成该环状相变化层围绕该加热层。
6.根据权利要求5所述的制造相变化记忆体的方法,其特征在于,还包含:
沉积一绝缘材料于该绝缘层与该环状相变化层上;
在形成该上电极于该环状相变化层上方步骤之前,对该绝缘材料、该环状相变化层及该绝缘层进行一平坦化制程。
7.一种相变化记忆体,其特征在于,包含:
一主动元件;
一下电极,耦接该主动元件;
一加热层,位于该下电极上方;
一环状相变化层,围绕该加热层,并接触该加热层的一侧面,其中该加热层的一厚度小于该环状相变化层的一厚度;以及
一上电极,位于该环状相变化层上方。
8.根据权利要求7所述的相变化记忆体,其特征在于,该加热层为一多层结构。
9.根据权利要求7所述的相变化记忆体,其特征在于,该加热层包含:
一第一加热层,包含氮化钽;
一第二加热层,包含氮化钛;以及
一第三加热层,包含氮化钽,该第二加热层置于该第一加热层与该第三加热层之间。
10.根据权利要求7所述的相变化记忆体,其特征在于,还包含一绝缘层位于该加热层与该上电极之间,且该环状相变化层围绕该绝缘层。
CN201510556280.9A 2015-09-01 2015-09-01 相变化记忆体及其制造方法 Pending CN105226181A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510556280.9A CN105226181A (zh) 2015-09-01 2015-09-01 相变化记忆体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510556280.9A CN105226181A (zh) 2015-09-01 2015-09-01 相变化记忆体及其制造方法

Publications (1)

Publication Number Publication Date
CN105226181A true CN105226181A (zh) 2016-01-06

Family

ID=54995011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510556280.9A Pending CN105226181A (zh) 2015-09-01 2015-09-01 相变化记忆体及其制造方法

Country Status (1)

Country Link
CN (1) CN105226181A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110139A (zh) * 2016-03-23 2018-06-01 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN111146340A (zh) * 2019-12-19 2020-05-12 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101961A (zh) * 2007-07-17 2008-01-09 中国科学院上海微系统与信息技术研究所 相变材料呈环形的相变存储器器件单元及制备方法
CN101257084A (zh) * 2007-02-26 2008-09-03 财团法人工业技术研究院 相变化存储器及其制造方法
CN101267016A (zh) * 2008-02-15 2008-09-17 中国科学院上海微系统与信息技术研究所 相变存储器单元器件的结构的改进
CN101267017A (zh) * 2008-03-21 2008-09-17 中国科学院上海微系统与信息技术研究所 一种管状相变存储器单元结构及制作方法
CN101271862A (zh) * 2007-03-19 2008-09-24 财团法人工业技术研究院 存储器元件及其制造方法
CN101373814A (zh) * 2007-08-22 2009-02-25 财团法人工业技术研究院 相变化存储器及其制造方法
US20100163820A1 (en) * 2008-12-26 2010-07-01 Min Seok Son Phase change memory device having a reduced contact area and method for manufacturing the same
CN103219462A (zh) * 2013-03-27 2013-07-24 中国科学院半导体研究所 环形垂直结构相变存储器的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257084A (zh) * 2007-02-26 2008-09-03 财团法人工业技术研究院 相变化存储器及其制造方法
CN101271862A (zh) * 2007-03-19 2008-09-24 财团法人工业技术研究院 存储器元件及其制造方法
CN101101961A (zh) * 2007-07-17 2008-01-09 中国科学院上海微系统与信息技术研究所 相变材料呈环形的相变存储器器件单元及制备方法
CN101373814A (zh) * 2007-08-22 2009-02-25 财团法人工业技术研究院 相变化存储器及其制造方法
CN101267016A (zh) * 2008-02-15 2008-09-17 中国科学院上海微系统与信息技术研究所 相变存储器单元器件的结构的改进
CN101267017A (zh) * 2008-03-21 2008-09-17 中国科学院上海微系统与信息技术研究所 一种管状相变存储器单元结构及制作方法
US20100163820A1 (en) * 2008-12-26 2010-07-01 Min Seok Son Phase change memory device having a reduced contact area and method for manufacturing the same
CN103219462A (zh) * 2013-03-27 2013-07-24 中国科学院半导体研究所 环形垂直结构相变存储器的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110139A (zh) * 2016-03-23 2018-06-01 江苏时代全芯存储科技有限公司 相变化记忆体及其制造方法
CN111146340A (zh) * 2019-12-19 2020-05-12 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Similar Documents

Publication Publication Date Title
US9768378B2 (en) Cross-point memory and methods for fabrication of same
KR100766504B1 (ko) 반도체 소자 및 그 제조 방법
CN102667946B (zh) 相变存储元件以及制造相变存储元件的方法
KR102192895B1 (ko) 반도체 장치 및 그 제조 방법
JP2011014909A (ja) 自己整列式縦ヒータと低抵抗率界面を備えた相変化メモリセル
US7858961B2 (en) Phase change memory devices and methods for fabricating the same
KR101900853B1 (ko) 가변 저항 메모리 장치 및 그 형성 방법
KR20120128456A (ko) 가변 저항 메모리 장치 및 그 형성 방법
US20080173860A1 (en) Phase change memory device and method of fabricating the same
US20100181549A1 (en) Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers
KR20120077505A (ko) 비휘발성 반도체 메모리 장치 및 그 제조 방법
WO2022143461A1 (zh) 一种相变存储器单元及其制备方法
KR20080044522A (ko) 상변환 기억 소자 및 그의 제조방법
US8067260B1 (en) Fabricating sub-lithographic contacts
CN105226181A (zh) 相变化记忆体及其制造方法
CN105336851B (zh) 相变化记忆体结构的制造方法
KR100795908B1 (ko) 발열 구조체를 구비하는 반도체 장치 및 그 형성 방법
CN105428529A (zh) 相变化记忆体及其制造方法
CN105428525A (zh) 相变化记忆体及其制造方法
CN108123035B (zh) 相变化记忆体
US10403735B2 (en) Method of forming semiconductor device including P-N diode
CN209496899U (zh) 存储单元及存储装置
KR20090012580A (ko) 상변화 메모리 소자의 제조 방법
CN105405969B (zh) 相变化记忆体结构的制造方法
KR101178835B1 (ko) 상변환 기억 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170703

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co., Ltd.

Applicant after: Jiangsu times core semiconductor Co., Ltd.

Applicant after: The British Vigin Islands manufacturer epoch Quan Xin Science and Technology Ltd.

Address before: 315195 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: Ningbo epoch Quan Xin Science and Technology Ltd.

Applicant before: The British Vigin Islands manufacturer epoch Quan Xin Science and Technology Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160106