CN101373814A - 相变化存储器及其制造方法 - Google Patents
相变化存储器及其制造方法 Download PDFInfo
- Publication number
- CN101373814A CN101373814A CNA2007101423728A CN200710142372A CN101373814A CN 101373814 A CN101373814 A CN 101373814A CN A2007101423728 A CNA2007101423728 A CN A2007101423728A CN 200710142372 A CN200710142372 A CN 200710142372A CN 101373814 A CN101373814 A CN 101373814A
- Authority
- CN
- China
- Prior art keywords
- heating source
- dielectric layer
- phase
- extension
- change material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 110
- 239000012782 phase change material Substances 0.000 claims abstract description 56
- 230000008859 change Effects 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 34
- 230000000994 depressogenic effect Effects 0.000 claims description 28
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 150000001786 chalcogen compounds Chemical class 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 14
- 239000003989 dielectric material Substances 0.000 description 9
- 230000007704 transition Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 229910000618 GeSbTe Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种相变化存储器及其制造方法。该相变化存储器包含相变化材料层，其中该相变化材料层具有凹陷部；以及加热源，其中该加热源具有延伸部，其中该加热源的延伸部楔入该相变化材料层的凹陷部。
Description
技术领域
本发明涉及一种存储器，特别涉及一种相变化存储器。
背景技术
相变化存储器具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流及低成本等特质，且非常适合与CMOS工艺结合，可用于作为较高密度的独立式或嵌入式的存储器应用，是目前十分被看好的下一世代新存储器。由于相变化存储器技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的SRAM与DRAM挥发性存储器与Flash非挥发性存储器技术，可望成为未来极有潜力的新世代半导体存储器。
相变化存储器在设计上朝着以下几个方式方展:低的编程电流、高稳定度、较小的体积、及快速的相变化速度，此外，相变化存储器目前的主要应用例如为需要较低电流消粍的可携式装置(需要较小编程电流)。综观目前相变化存储器的发展趋势，可以明显的发现主要的瓶颈乃在于元件的操作电流过大，因而无法有效地降低相变化存储器元件所串接的驱动晶体管面积，导致单位尺寸过大使得存储器密度无法提升的问题。
降低相变化存储器操作电流可通过缩小相变化存储单元中相变层与电极的接触面积来达成，且有利于CMOS元件的缩小以及存储器密度的提升。然而，此方法会受限于光刻与工艺能力的限制，较不易获得有效地突破。此外，降低相变化存储单元中相变层与电极的接触面积意即缩小加热区域，虽然可降低元件尺寸，但是较小的加热区域意味着热更易由周遭环境散失，因此仍需增加电流密度以维持足够的热产生像变化，如此一来会造成电子迁移产生影响到元件稳定度。因此，通过材料的选用来降低电子迁移发生或是改善热变迁以降低由周遭环境所散失的热，亦为相变化存储器的重要发展方向之一。
热散失主要是跟环绕在相变化层周围的介电层的热传导能力有关。一般来说，相变化材料(例如：Ge2Sb2Te5)由于其微结构的关系，使其热传导度可降至约为0.3W/m-K。相变化材料主要是作为有源层，因此不会将其用来作为周遭介电层的材料。然而，请参照图1，显示传统相变化存储器，包含下电极10、介电材料层11、加热电极12、及相变化材料层13。其相变化材料层13与加热电极12的接触界面，主要发生相变化的区域，而该加热电极12的上表面与环绕在以旁边的介电材料11(例如氧化硅或氮化硅)共平面，由于传统的介电材料11其热传导系数一般高于1.4W/m-K，因此当主要发生相变化区域14过于接近介电材料层11时，该发生相变化区域14内的热，很容易通过介电材料层11转移至外界。
因此，为解决上述问题，设计出全新的相变化存储器结构来降低热从相变化材料层散出的速率，是目前相变化存储器一项重要技术关键。
发明内容
可降低相变化材料层热散失结构的相变化存储器，其利用具有延伸部的加热源，该延伸部楔入相变化层，使得相变化层发生相变化的区域不与介电层接触，让热不易通过具有较高导热系数的介电层向周遭环境散失。该相变化存储器，包含相变化材料层及加热源，其中该相变化材料层具有凹陷部，而该加热源具有延伸部，值得注意的是，该加热源的延伸部楔入该相变化材料层的凹陷部。
此外，依据本发明的另一实施例，本发明所述的相变化存储器亦可包含:下电极；介电层，该介电层形成于该下电极之上；开口，该开口贯穿该介电层，以露出该下电极；加热源，该加热源形成于该开口内并与该下电极接触，其中该加热源具有延伸部，延伸出该开口；以及相变化材料层，该相变化材料层具有凹陷部，其中该加热源的延伸部楔入该相变化材料层的凹陷部。
此外，本发明亦提供形成该相变化存储器的方法，该方法包含:形成介电层于下电极之上；形成开口贯穿该介电层并露出该下电极；形成加热源于该开口内并与该下电极接触，其中该加热源的上表面与该介电层的上表面共平面；移除部分该介电层，以使该加热源的上表面超出余留的介电层的上表面，构成加热源延伸部；以及形成相变化材料层于该加热源之上，其中该相变化材料层具有凹陷部，且该加热源的延伸部楔入该相变化材料层的凹陷部。
此外，依据本发明的另一实施例，该相变化存储器的制造方法，包含：形成第一介电层于下电极之上；形成开口贯穿该介电层并露出该下电极；形成杯状加热源于该开口，并以第二介电层填满该开口；移除部分该第一及第二介电层，以使该杯状加热源的上表面超出余留的第一及第二介电层的上表面，构成加热源延伸部；以及形成相变化材料层于该加热源之上，其中该相变化材料层具有凹陷部，且该加热源的延伸部楔入该相变化材料层的凹陷部。
以下通过数个实施例及比较实施例，以更进一步说明本发明的方法、特征及优点，但并非用来限制本发明的范围，本发明的范围应以所附的权利要求为准。
附图说明
图1为已知相变化存储器元件的剖面结构示意图。
图2a至2d是显示本发明实施例1所述的相变化存储器元件的制作流程剖面图。
图3a至3g是显示本发明实施例2所述的相变化存储器元件的制作流程剖面图。
图4a至4e是显示本发明实施例3所述的相变化存储器元件的制作流程剖面图。
附图标记说明
10～下电极； 11～介电材料层；
12～加热电极； 13～相变化材料层；
14～发生相变化区域； 100～基底；
102～介电层； 103～下电极；
104～柱状加热源； 105～介电层；
105a～余留介电层； 106～延伸部；
107～相变化材料层； 108～介电层；
109～上电极； 121～加热源上表面；
122～余留介电层上表面； 130～凹陷部；
200～基底； 202～介电层；
203～下电极； 204～开口；
205～介电层； 205a～残留介电层；
206～导电层； 207a、207b～残留介电层；
208～杯状加热源； 209～延伸部；
210～相变化材料层； 211～介电层；
212～上电极； 221～加热源上表面；
222～余留介电层上表面； 230～凹陷部；
300～基板； 302～金属栓；
303～下电极； 304～杯状加热源；
305～介电层； 306～延伸部；
307～图形化介电层； 308～开口；
309～相变化材料层； 310～介电层；
311～上电极； 321～加热源上表面；
322～余留介电层上表面； 330～凹陷部；
L～延伸部长度。
具体实施方式
本发明提供具有可降低相变化材料层热散失结构的相变化存储器，其利用具有延伸部的加热源，该延伸部楔入相变化层，使得相变化层发生相变化的区域不与介电层接触，让热不易通过具有较高导热系数的介电层向周遭环境散失，因此不需增加电流密度以维持足够的热产生相变化。
以下，请配合图式，来详细说明本发明实施例所述的相变化存储器及其制造方法。
实施例1
首先，请参照图2a，提供基底100，其上形成有下电极103及介电层102环绕该下电极103，以及柱状加热源104，形成于该下电极103之上，而介电层105包覆该柱状加热源104。值得注意的是，在此步骤中，该介电层105的上表面与该柱状加热源104的上表面为共平面。
其中，该基底100可为半导体工艺所使用的基板，例如为硅基板。该基底100可为已完成CMOS前段工艺的基底，亦可能包含隔离结构、电容、二极管与其类似物，为简化图示起见，图中仅以平整基底表示。该下电极103为导电材料，例如为TaN、W、TiN、或TiW。介电层102及105可为已知所使用的任何介电材料。
接着，请参照图2b，移除部分该介电层105，以使该加热源104的上表面121超出余留的介电层105a的上表面122，构成加热源延伸部106。其中，该延伸部的长度L可介于
之间，例如为
或
移除该介电层105的步骤可为蚀刻工艺，例如为干蚀刻工艺或湿蚀刻工艺。值得注意的是，利用蚀刻方式移除该介电层105时，由于要使该加热源104在蚀刻后，要突出该余留介电层105a，因此该蚀刻工艺对介电层的蚀刻速率必需大于对加热源的蚀刻速率，一般来说，该蚀刻工艺对于介电层的蚀刻速率例如为对加热源的蚀刻速率的十倍以上。此外，移除该介电层105的步骤亦可为研磨工艺，例如化学机械抛光。
接着，请参照第2c图，形成相变化材料层107于该加热源104及残留介电层之上，其中该相变化材料层107具有凹陷部130，且该加热源的延伸部106楔入该相变化材料层107的凹陷部130，换句话说，该延伸部106与该凹陷部130完全密合。该相变化材料可为硫属化合物所构成，例如含Ge、Sb、Te或其混合的材料，例如为GeSbTe或InGeSbTe。
最后，请参照第2d图，形成介电层108于该相变化材料层107周围，并形成上电极109于该相变化材料层107之上，并与其电性连结，该上电极109的材料可与该下电极103相同，例如为TaN、W、TiN、或TiW。
实施例2
首先，请参照图3a，提供基底200，其上形成有下电极203及介电层202环绕该下电极203。接着，形成具有一开口204的介电层205于该下电极203及介电层202之上。其中，该基底200可为半导体工艺所使用的基板，例如为硅基板。该基底200可为已完成CMOS前段工艺的基底，亦可能包含隔离结构、电容、二极管与其类似物，为简化图示起见，图中仅以平整基底表示。该下电极203为导电材料，例如为TaN、W、TiN、或TiW。介电层202及205可为已知所使用的任何介电材料。
接着，请参照图3b，顺应性形成导电层206于上述结构中，以完全覆盖该开口204的侧壁及底部。该导电层206为导电材料，例如为TaN、W、TiN、或TiW。其中，为降低之后加热源的尺寸，使其小于光刻蚀刻的工艺限制，因此该导电层的厚度例如介于50～1000埃。
接着，请参照图3c，形成介电层207于导电层206之上，以完全填满该开口204。接着，请参照第3d图，以该介电层205作为停止层，对上述结构进行平坦化工艺，以形成杯状加热源208。值得注意的是，在该平坦化工艺后，该介电层205上表面、残留的介电层207a上表面、及该杯状加热源208的上表面为共平面。
接着，请参照图3e，移除部分该介电层205及207a，以使该加热源208的上表面221超出余留的介电层205a及207b的上表面222，构成加热源延伸部209。其中，该延伸部的长度L可介于
之间，例如为 或
移除该介电层205及207a的步骤可为蚀刻工艺，例如为干蚀刻工艺或湿蚀刻工艺。值得注意的是，利用蚀刻方式移除该介电层205及207b时，由于要使该杯状加热源208在蚀刻后，要突出该余留介电层205a及207b，因此该蚀刻工艺对介电层的蚀刻速率必需大于对加热源的蚀刻速率，一般来说，该蚀刻工艺对于介电层的蚀刻速率例如为对加热源的蚀刻速率的十倍以上。此外，移除该介电层205及207a的步骤亦可为研磨工艺，例如化学机械抛光。
接着，请参照图3f，形成相变化材料层210于该加热源208及残留介电层205a及207b之上，其中该相变化材料层210具有凹陷部230，且该加热源208的延伸部209楔入该相变化材料层210的凹陷部230，换句话说，该延伸部209与该凹陷部230完全密合。该相变化材料可为硫属化合物所构成，例如含Ge、Sb、Te或其混合的材料，例如为GeSbTe或InGeSbTe。
最后，请参照图3g，形成介电层211于该相变化材料层210周围，并形成上电极212于该相变化材料层210之上，并与其电性连结。该上电极212的材料可与该下电极203相同，例如为TaN、W、TiN、或TiW。
实施例3
首先，请参照图4a，提供基板300，其上形成有下电极303及多的杯状加热源304，而每一杯状加热源304是以金属栓302与该下电极303电性连结，而介电层305填入该杯状加热源304及金属栓302所构成的空隙中。其中该多的杯状加热源304可依据实施例2所述的形成杯状加热源的方式所形成。该基底300可为半导体工艺所使用的基板，例如为硅基板。该基底300可为已完成CMOS前段工艺的基底，亦可能包含隔离结构、电容、二极管与其类似物，为简化图示起见，图中仅以平整基底表示。该下电极303、杯状加热源304、金属栓302可为相同或不同的导电材料，例如为TaN、W、TiN、或TiW。而此实施例所使用的介电层可为已知所使用的任何介电材料。
接着，请参照图4b，移除部分该介电层305，以使该加热源304的上表面321超出余留的介电层305a的上表面322，构成加热源延伸部306。其中，该延伸部的长度L可介于之间，例如为
或
移除该介电层305的步骤可为蚀刻工艺，例如为干蚀刻工艺或湿蚀刻工艺。值得注意的是，利用蚀刻方式移除该介电层305时，由于要使该杯状加热源304在蚀刻后，要突出该余留介电层305，因此该蚀刻工艺对介电层的蚀刻速率必需大于对加热源的蚀刻速率，一般来说，该蚀刻工艺对于介电层的蚀刻速率例如为对加热源的蚀刻速率的十倍以上。此外，移除该介电层305的步骤亦可为研磨工艺，例如化学机械抛光。
接着，请参照图4c，形成介电层于上述结构，并进行图形化，得到图形化介电层307及开口308，其中该开口308露出该加热源延伸部306。
接着，请参照第4d图，形成相变化材料层309于该加热源304及残留介电层305a上，其中该相变化材料层309具有凹陷部330，且该加热源304的延伸部306楔入该相变化材料层309的凹陷部330，换句话说，该延伸部309与该凹陷部330完全密合。该相变化材料可为硫属化合物所构成，例如含Ge、Sb、Te或其混合的材料，例如为GeSbTe或InGeSbTe。
最后，请参照图4e，形成介电层310于该相变化材料层309周围，并形成上电极311于该相变化材料层309之上，并与其电性连结。该上电极311的材料可与该下电极303相同，例如为TaN、W、TiN、或TiW。至此，完成具有μ-沟槽结构的相变化存储器。
依据上述，在本发明所述的实施例中，该相变化存储器主要利用具有延伸部的加热源，令其楔入相变化层内，使得相变化层发生相变化的区域进一步被相变化材料所包覆，杜绝发生相变化的区域直接与介电层接触(或接近介电层)，热不易通过具有较高导热系数的介电层向周遭环境散失。此外，本发明所述的相变化存储器由于该加热源的一端(延伸部)进一步楔入该相变化材料层中，而非传统相变化存储器(如图1所示)其加热源与相变化材料层仅单纯的接触。由于该加热源同时被介电层及相变化层所固定住，因此该相变化存储器元件的耐久(endurance)能力也较佳；在传统相变化存储器中，加热源与相变化材料层的接触仅为二维，而在本发明中，加热源与相变化材料层的接触扩充为三维，因此本发明具有较佳的数据保存能力。再者，本发明可改善相变化层与加热源界品质，使的较具一致性，且可改善RH/RL的分布，提高元件稳定度及再现性。本发明的另一立基在于其工艺简便且相容性高，可导入已知相变化存储器元件的工艺中。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。
Claims (29)
1.一种相变化存储器元件，包括:
相变化材料层，其中该相变化材料层具有凹陷部；以及
加热源，其中该加热源具有延伸部，其中该加热源的延伸部楔入该相变化材料层的凹陷部。
2.如权利要求1所述的相变化存储器元件，其中该相变化材料层包含硫属化合物所构成。
3.如权利要求1所述的相变化存储器元件，其中该加热源包含导电材料。
4.如权利要求1所述的相变化存储器元件，其中该加热源包含TaN、W、TiN、或TiW。
5.如权利要求1所述的相变化存储器元件，其中该延伸部的长度介于10～5000
之间。
6.一种相变化存储器元件，包含:
下电极；
介电层，该介电层形成于该下电极之上；
开口，该开口贯穿该介电层，以露出该下电极；
加热源，该加热源形成于该开口内并与该下电极接触，其中该加热源具有延伸部，延伸出该开口；以及
相变化材料层，该相变化材料层具有凹陷部，其中该加热源的延伸部楔入该相变化材料层的凹陷部。
7.如权利要求6所述的相变化存储器元件，其中该相变化材料层包含硫属化合物所构成。
8.如权利要求6所述的相变化存储器元件，其中该加热源包含导电材料。
9.如权利要求6所述的相变化存储器元件，其中该加热源包含TaN、W、TiN、或TiW。
10.如权利要求6所述的相变化存储器元件，其中该延伸部的长度介于10～5000
之间。
11.如权利要求6所述的相变化存储器元件，其中该加热源为柱状加热源。
12.如权利要求6所述的相变化存储器元件，其中该加热源为杯状加热源。
13.如权利要求12所述的相变化存储器元件，其中该杯状加热源是经由顺应性沉积导电层于该开口并进行平坦化工艺后所得。
14.如权利要求12所述的相变化存储器元件，还包含:
金属栓，该金属栓形成于该杯状加热源与该下电极之间，并使得该杯状加热源与该下电极电性连结。
15.一种相变化存储器的制造方法，包含:
形成介电层于下电极之上；
形成开口贯穿该介电层并露出该下电极；
形成加热源于该开口内并与该下电极接触，其中该加热源的上表面与该介电层的上表面共平面；
移除部分该介电层，以使该加热源的上表面超出余留的介电层的上表面，构成加热源延伸部；以及
形成相变化材料层于该加热源之上，其中该相变化材料层具有凹陷部，且该加热源的延伸部楔入该相变化材料层的凹陷部。
16.如权利要求15所述的相变化存储器的制造方法，其中该延伸部的长度介于10～5000
之间。
17.如权利要求15所述的相变化存储器的制造方法，其中移除该介电层的步骤为蚀刻工艺。
18.如权利要求17所述的相变化存储器的制造方法，其中该蚀刻工艺对介电层的蚀刻速率大于对加热源的蚀刻速率。
19.如权利要求17所述的相变化存储器的制造方法，其中该蚀刻工艺对于介电层的蚀刻速率为对加热源的蚀刻速率的十倍以上。
20.如权利要求17所述的相变化存储器的制造方法，其中该蚀刻工艺为干蚀刻工艺或湿蚀刻工艺。
21.如权利要求15所述的相变化存储器的制造方法，其中移除该介电层的步骤为研磨工艺。
22.一种相变化存储器的制造方法，包含:
形成第一介电层于下电极之上；
形成开口贯穿该介电层并露出该下电极；
形成杯状加热源于该开口，并以第二介电层填满该开口；
移除部分该第一及第二介电层，以使该杯状加热源的上表面超出余留的第一及第二介电层的上表面，构成加热源延伸部；以及
形成相变化材料层于该加热源之上，其中该相变化材料层具有凹陷部，且该加热源的延伸部楔入该相变化材料层的凹陷部。
23.如权利要求22所述的相变化存储器的制造方法，其中形成该杯状加热源于该开口的步骤包括:
顺应性形成导电层于该第一介电层及下电极之上；
填入该第二介电层于该开口；以及
平坦化该第一介电层、第二介电层、及导电层，以形成该杯状加热源。
24.如权利要求22所述的相变化存储器的制造方法，其中该延伸部的长度介于10～5000
之间。
25.如权利要求22所述的相变化存储器的制造方法，其中移除该第一及第二介电层的步骤为蚀刻工艺。
26.如权利要求25所述的相变化存储器的制造方法，其中该蚀刻工艺对介电层的蚀刻速率大于对加热源的蚀刻速率。
27.如权利要求25所述的相变化存储器的制造方法，其中该蚀刻工艺对于介电层的蚀刻速率为对加热源的蚀刻速率的十倍以上。
28.如权利要求25所述的相变化存储器的制造方法，其中该蚀刻工艺为干蚀刻工艺或湿蚀刻工艺。
29.如权利要求22所述的相变化存储器的制造方法，其中移除该介电层的步骤为研磨工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101423728A CN101373814A (zh) | 2007-08-22 | 2007-08-22 | 相变化存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101423728A CN101373814A (zh) | 2007-08-22 | 2007-08-22 | 相变化存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101373814A true CN101373814A (zh) | 2009-02-25 |
Family
ID=40447840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101423728A Pending CN101373814A (zh) | 2007-08-22 | 2007-08-22 | 相变化存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101373814A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104993049A (zh) * | 2015-07-08 | 2015-10-21 | 宁波时代全芯科技有限公司 | 相变化存储装置及其制造方法 |
| CN105226181A (zh) * | 2015-09-01 | 2016-01-06 | 宁波时代全芯科技有限公司 | 相变化记忆体及其制造方法 |
| CN108110139A (zh) * | 2016-03-23 | 2018-06-01 | 江苏时代全芯存储科技有限公司 | 相变化记忆体及其制造方法 |
| CN109119534A (zh) * | 2018-08-20 | 2019-01-01 | 华南理工大学 | 一种1s1r型相变存储单元结构及其制备方法 |
| WO2021077388A1 (zh) * | 2019-10-25 | 2021-04-29 | 江苏时代全芯存储科技股份有限公司 | 记忆体测试阵列 |
-
2007
- 2007-08-22 CN CNA2007101423728A patent/CN101373814A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104993049A (zh) * | 2015-07-08 | 2015-10-21 | 宁波时代全芯科技有限公司 | 相变化存储装置及其制造方法 |
| CN104993049B (zh) * | 2015-07-08 | 2017-08-08 | 江苏时代全芯存储科技有限公司 | 相变化存储装置及其制造方法 |
| CN105226181A (zh) * | 2015-09-01 | 2016-01-06 | 宁波时代全芯科技有限公司 | 相变化记忆体及其制造方法 |
| CN108110139A (zh) * | 2016-03-23 | 2018-06-01 | 江苏时代全芯存储科技有限公司 | 相变化记忆体及其制造方法 |
| CN109119534A (zh) * | 2018-08-20 | 2019-01-01 | 华南理工大学 | 一种1s1r型相变存储单元结构及其制备方法 |
| CN109119534B (zh) * | 2018-08-20 | 2019-05-31 | 华南理工大学 | 一种1s1r型相变存储单元结构及其制备方法 |
| WO2021077388A1 (zh) * | 2019-10-25 | 2021-04-29 | 江苏时代全芯存储科技股份有限公司 | 记忆体测试阵列 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101308903B (zh) | 相变化存储器 | |
| CN101626060B (zh) | 相变化内存及其制造方法 | |
| US10573807B2 (en) | Phase change memory element | |
| US7553692B2 (en) | Phase-change memory device and method of manufacturing the same | |
| US20090008621A1 (en) | Phase-change memory element | |
| CN101504968B (zh) | 相变化存储装置及其制造方法 | |
| US20080035961A1 (en) | Phase-change memory and fabrication method thereof | |
| TWI399876B (zh) | 相變化記憶體及其製造方法 | |
| JP2006190941A (ja) | 相変化メモリおよびその製造方法 | |
| JP2008288565A (ja) | 相変化メモリ素子 | |
| CN101211959A (zh) | 相变化存储器元件及其制造方法 | |
| TW201032370A (en) | Phase change memory device and fabrications thereof | |
| CN101373814A (zh) | 相变化存储器及其制造方法 | |
| CN103187523B (zh) | 半导体器件及其制造方法 | |
| US20070215987A1 (en) | Method for forming a memory device and memory device | |
| CN101399314B (zh) | 相变化存储器及其制造方法 | |
| CN101150172A (zh) | 相变化存储器及其制造方法 | |
| CN101320783A (zh) | 相变化存储器 | |
| CN101257084B (zh) | 相变化存储器及其制造方法 | |
| CN101572266A (zh) | 相变化存储器及其制造方法 | |
| CN101471422A (zh) | 相变化存储器的制造方法 | |
| CN101257083A (zh) | 相变化存储器及其制造方法 | |
| KR20070069768A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| CN101257085A (zh) | 相变化存储器 | |
| CN102760831A (zh) | 相变存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090225 |