CN104681497B - 存储器的制造方法 - Google Patents
存储器的制造方法 Download PDFInfo
- Publication number
- CN104681497B CN104681497B CN201310642148.0A CN201310642148A CN104681497B CN 104681497 B CN104681497 B CN 104681497B CN 201310642148 A CN201310642148 A CN 201310642148A CN 104681497 B CN104681497 B CN 104681497B
- Authority
- CN
- China
- Prior art keywords
- layer
- stop
- grid
- manufacture method
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000003860 storage Methods 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000003989 dielectric material Substances 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 125
- 230000015654 memory Effects 0.000 claims description 70
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 9
- 238000000227 grinding Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract 3
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种存储器的制造方法，包括提供基底，基底包括存储单元区与周边区；于存储单元区上形成多个第一栅极以及于周边区上形成至少一第二栅极；于基底上形成牺牲层；于存储单元区的牺牲层上形成第一停止层；以第一停止层为掩膜进行蚀刻工艺；于基底上顺应性地形成第二停止层；于第二停止层上沉积介电材料；以存储单元区上的第一与第二停止层作为研磨停止层对介电材料进行平坦化工艺；移除存储单元区上的第一停止层与第二停止层；以及在移除第一停止层与第二停止层之后，去除存储单元区上的牺牲层以于第一栅极之间形成多个第一接触开口。本发明在存储单元区与周边区上形成不同厚度的停止层，在进一步缩小存储器尺寸时可使接触插塞的着陆区不会受到压缩。
Description
技术领域
本发明是有关于一种存储器的制造方法。
背景技术
一般来说，随着存储器的尺寸逐渐缩小，为了克服愈来愈小的线宽以及防止接触插塞发生对准失误(misalignment)，会采用自行对准接触插塞(self-aligned contact，SAC)工艺。
在自行对准接触插塞工艺中，栅极侧壁的厚度会影响形成于栅极之间的接触插塞的尺寸。存储器元件包括存储单元区与周边区，一般来说，会同时在存储单元区与周边区同时形成栅极。之后，会对栅极的侧壁进行蚀刻工艺，以便于随后接触插塞的形成。
然而，在一些存储器结构中，周边区会形成有金属硅化物于栅极、源极与漏极区上。若对栅极的侧壁进行蚀刻工艺，将会导致金属硅化物外露，进而影响存储器的电性特性。因此，在周边区的栅极和源极/漏极区上形成有金属硅化物的存储器结构中，无法对此栅极的间隙壁（侧壁）进行蚀刻，影响后续接触插塞的形成。故在进一步缩小存储器的尺寸时，会产生接触插塞的着陆区(landing area)受到压缩的问题。
因此，业界亟需一种可在不露出金属硅化物及不压缩接触插塞的着陆区的情况下缩小存储器的尺寸的存储器的制造方法，以克服上述问题。
发明内容
本发明的主要目的是提供一种存储器的制造方法，使得在进一步缩小存储器尺寸时，不会产生接触插塞着陆区受到压缩的问题。
本发明提供一种存储器的制造方法，包括：提供基底，基底包括存储单元区与周边区；于存储单元区上形成多个第一栅极以及于周边区上形成至少一第二栅极；于基底上形成牺牲层，其中牺牲层覆盖第一栅极、第二栅极且填入第一栅极之间；于存储单元区的牺牲层上形成第一停止层；以第一停止层为掩膜(mask)进行蚀刻工艺，以移除周边区的牺牲层，进而暴露出周边区上的第二栅极；于基底上顺应性地形成第二停止层，第二停止层覆盖第一停止层、牺牲层的侧壁、与周边区上的第二栅极；于第二停止层上沉积介电材料；以存储单元区上的第一与第二停止层作为研磨停止层对介电材料进行平坦化工艺，以于周边区形成层间介电层；移除存储单元区上的第一停止层与第二停止层；以及在移除第一停止层与第二停止层之后，去除存储单元区上的牺牲层以于第一栅极之间形成多个第一接触开口。
本发明借由在存储单元区上形成厚的停止层作为研磨停止层，并在周边区上形成薄的停止层以作为蚀刻停止层，以同时在存储单元区与周边区上形成不同厚度的停止层。如此一来，在形成层间介电层于周边区时，厚的研磨停止层能保护存储单元区上的牺牲层不受层间介电层的研磨工艺影响而产生凹陷等问题，有利于后续形成接触插塞的工艺。并且，在形成接触开口的步骤中，薄的蚀刻停止层则可防止第二栅极的顶部、间隙壁与源极/漏极区受到破坏。如此一来，存储单元区与周边区的间隙壁皆具有完整的结构，并能在两相邻间隙壁之间形成自我对准接触窗，使存储器具有良好的元件特性。另外，由于在周边区的第二栅极和源极/漏极区上形成有金属硅化物的存储器结构中，无法对第二栅极的间隙壁进行蚀刻，影响后续接触的形成。因此，通过形成较薄的停止层更有助于控制第二栅极与接触插塞间的距离，以利后续接触插塞的形成，因此在进一步缩小存储器的尺寸时，不会产生接触插塞的着陆区(landing area)受到压缩的问题。
附图说明
图1A至图1O是根据本发明实施例的存储器的工艺剖面示意图。
符号说明：
100～存储器；
102～基底；
104～存储单元区；
106～周边区；
108～第一栅极；
110～第二栅极；
108a、110a～间隙壁；
112～牺牲层；
114、116～停止层；
118～介电材料；
120～层间介电层；
122～开口；
124～介电材料；
130、132～源极/漏极区；
140、142～接触开口；
140a、142a～接触插塞；
210、230、232～金属硅化物。
具体实施方式
以下说明本发明实施例的制作与使用。本发明实施例提供许多合适的发明概念而可广泛地实施于各种特定背景。所揭示的特定实施例仅仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。
要了解的是本说明书以下的揭露内容提供许多不同的实施例或范例，以实施本发明的不同特征。而本说明书以下的揭露内容是叙述各个构件及其排列方式的特定范例，以求简化发明的说明。当然，这些特定的范例并非用以限定本发明。例如，若是本说明书以下的揭露内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本发明的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
为了在不使金属硅化物露出的情况下缩小存储器的尺寸，本发明将存储器的存储单元区的蚀刻停止层的厚度与周边区的蚀刻停止层的厚度设为不同，如此可在不使金属硅化物露出的情况下更进一步缩小存储器的尺寸。
图1A至图1O是根据本发明实施例的存储器100的工艺剖面示意图。
请参照图1A，首先，提供基底102，基底102包括存储单元区104与周边区106。基底102可包括硅基底、锗化硅基底、或碳化硅基底。另外，基底102可为硅覆绝缘体(silicon-oninsulator,SOI)基底。再者，亦可包括其他合适的基底，例如，多层(multi-layered)基底、梯度(gradient)基底、混成定向(hybrid orientation)基底等。
接着，请参照图1B，在存储单元区104与周边区106上分别形成多个第一栅极108与一第二栅极110。第一栅极108与第二栅极110可包括，例如掺杂多晶硅(dopedpolysilicon)。此外，第一栅极108与第二栅极110还可包括有第一间隙壁108a与第二间隙壁110a，形成于第一栅极108与第二栅极110的侧壁上。第一间隙壁108a与第二间隙壁110a可包括一或多种介电材料，例如，氮化硅、氧化硅、氮氧化硅等介电材料。基底102还包括有多个源极/漏极区130与132分别形成于第一栅极108与第二栅极110的两侧。此外，在一些实施例中，可视情况地(optionally)在第二栅极110、以及源极/漏极区130与132上分别形成金属硅化物210、230与232，以降低接触电阻。金属硅化物210、230与232的材料可包括硅化钴。
请参照图1C，接着，形成牺牲层112于基底102上，其中牺牲层112覆盖所述第一栅极108与第二栅极110且填入所述第一栅极108之间。牺牲层112可包括，但不限于，二氧化硅、多晶硅、或前述的组合。形成牺牲层112的方法可包括，化学气相沉积(chemical vapordeposition,CVD)、旋转涂布(spin on coating)、或前述的组合。此外，在一些实施例中，可对牺牲层112的表面进行平坦化工艺，例如，化学机械研磨工艺(chemical mechanicalpolishing,CMP)。
接着，请参照图1D，在牺牲层112上形成停止层114。停止层114可为含氮的材料，例如，氮化硅、氮氧化硅、或前述的组合。停止层114的形成方法包括：化学气相沉积(chemicalvapor deposition,CVD)、旋转涂布(spin on coating)、或前述的组合。
之后，对停止层114进行一图案化工艺，以移除存储单元区104以外的停止层114(如图1E所示)。图案化停止层的工艺可包括微影(lithography)与干蚀刻，例如，反应式离子蚀刻(reactive ion etching,RIE)。
接着，请参照图1F，以停止层114当作掩膜(mask)进行一蚀刻工艺，以移除周边区106上的牺牲层112。如图1F所示，周边区106上的第二栅极110进一步地被暴露出。在本发明实施例中，停止层114与牺牲层112的厚度比为约1:5～1:10。
在移除周边区106上的牺牲层112后，接着，请参照图1G，在基底102上方形成一停止层116。如图1G所示，停止层116顺应性地覆盖于剩余的停止层114、牺牲层112的外露侧壁、以及周边区106上的第二栅极110。停止层116可为含氮的材料，例如，氮化硅、氮氧化硅、或前述的组合。在一实施例中，停止层114与停止层116的材料互相不同，举例来说，停止层114可为氮化硅，而停止层116可为氮氧化硅。停止层116的形成方法可包括：化学气相沉积(chemical vapor deposition,CVD)、旋转涂布(spin on coating)、或前述的组合。在本发明实施例中，在存储单元区104上的停止层114与停止层116的总厚度为20nm～100nm。在一些实施例中，停止层114与停止层116的厚度比为3:1～3:9。
接着，请参照图1H，在基底102的存储单元区104与周边区106上沉积介电材料118。介电材料118可包括氧化硅、氮化硅、氮氧化硅、低介电常数材料(low-k dielectrics)、或其他合适的介电材料。
请参照图1I，在形成介电材料118后，以存储单元区104上的停止层114与停止层116共同作为研磨停止层，对介电材料118进行平坦化工艺，以定义出周边区106上的层间介电层120。
接着，请参照图1J，移除存储单元区104上的停止层114与116。移除停止层114与116的方法可为蚀刻工艺。
请参照图1K，在存储单元区104的第一栅极108上形成多个开口122，其中开口122形成于第一栅极108上的牺牲层112中。开口122的形成方法可为干蚀刻，例如反应式离子蚀刻(reactive ion etching,RIE)。
接着，请参照图1L，在开口122中填入介电材料124。介电材料124可包括硼磷硅玻璃、氧化硅、或前述的组合。形成介电材料124的方法可为，使用如化学气相沉积的工艺沉积介电材料124于基底102上方，再移除开口122以外的介电材料124(例如，可使用回蚀刻(etch back)、或CMP等工艺)。
请参照图1M，在形成介电材料124后，以介电材料124作为掩膜(mask)，移除存储单元区104上剩余的牺牲层112，以形成多个接触开口140。接触开口140形成于每两个相邻的第一栅极108之间。形成接触开口140的方法可包括干蚀刻、湿蚀刻、或前述的组合。
接着，参照第1N图，形成多个接触开口142。形成接触开口142的方法可为先形成图案化掩膜层(未绘示)于存储单元区104及周边区106上，以遮蔽接触开口140及层间介电层120中预定形成接触开口142以外的区域，并露出层间介电层120中预定形成接触开口142的区域。此图案化掩膜层可为图案化光阻或图案化硬掩膜层。接着，以周边区106上的停止层116作为蚀刻停止层，蚀刻周边区106上的层间介电层120以形成多个接触开口142。形成接触开口142的方法可包括干蚀刻、湿蚀刻、或前述的组合。在蚀刻工艺之后，可借由湿式剥除法、等离子灰化法或其结合移除任何所使用的图案化掩膜层(未绘示)。
接着，请参照图1O，移除接触开口142中的停止层116，使接触开口142分别暴露出第二栅极110、源极/漏极区132。在存在有金属硅化物的实施例中，接触开口142暴露出第二栅极110、源极/漏极区132上的金属硅化物210与232。然后，在接触开口140与142中填入导电材料，以分别形成接触插塞140a与142a，即完成存储器100的制作。导电材料可包括，但不限于，钨、铜、铝、其他合适的金属、前述的合金、或前述的组合。填入导电材料的方法可包括沉积导电材料于基底102上方以及接触开口140与142中，再移除接触开口140与142以外的导电材料，其中可使用回蚀刻或CMP移除接触开口140与142以外的导电材料。
本发明借由在存储单元区104上形成停止层114与116共同作为研磨停止层，并在周边区106上形成有停止层116以作为蚀刻停止层，以同时在存储单元区104与周边区106上形成不同厚度的停止层。如此一来，在形成层间介电层120于周边区时，厚的研磨停止层（停止层114与116）能保护存储单元区104上的牺牲层112不受层间介电层120的研磨工艺影响而产生凹陷等问题，有利于后续形成接触插塞140a的工艺。并且，在形成接触开口142的步骤中，薄的蚀刻停止层（停止层116）则可防止第二栅极110的顶部、间隙壁110a与源极/漏极区132受到破坏。如此一来，存储单元区与周边区的间隙壁皆具有完整的结构，并能在两相邻间隙壁之间形成自我对准接触窗，使存储器具有良好的元件特性。另外，由于在周边区106的第二栅极110和源极/漏极区132上形成有金属硅化物210、232的存储器结构中，无法对第二栅极110的间隙壁（侧壁）110a进行蚀刻，影响后续接触插塞142a的形成。因此，通过形成较薄的停止层116更有助于控制第二栅极110与接触插塞142a间的距离，以利后续接触插塞142a的形成，因此在进一步缩小存储器的尺寸时，不会产生接触插塞142a的着陆区(landing area)受到压缩的问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。举例来说，任何所属技术领域中具有通常知识者可轻易理解此处所述的许多特征、功能、工艺及材料可在本发明的范围内作更动。再者，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本发明揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大体相同功能或获得大体相同结果皆可使用于本发明中。因此，本发明的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。
Claims (13)
1.一种存储器的制造方法，其特征在于，所述方法包括：
提供一基底，该基底包括一存储单元区与一周边区；
于该存储单元区上形成多个第一栅极以及于该周边区上形成至少一第二栅极；
于该基底上形成一牺牲层，其中该牺牲层覆盖所述第一栅极、所述第二栅极且填入所述第一栅极之间；
于存储单元区的该牺牲层上形成一第一停止层；
以该第一停止层为掩膜进行一蚀刻工艺，以移除周边区的该牺牲层，进而暴露出该周边区上的该第二栅极；
于该基底上顺应性地形成一第二停止层，该第二停止层覆盖该第一停止层、该牺牲层的侧壁、与该周边区上的该第二栅极；
于该第二停止层上沉积一介电材料；
以该存储单元区上的该第一与第二停止层作为研磨停止层对该介电材料进行一平坦化工艺，以于该周边区形成一层间介电层；
移除存储单元区上的该第一停止层与该第二停止层；以及
在移除该第一停止层与该第二停止层之后，去除该存储单元区上的该牺牲层以于所述第一栅极之间形成多个第一接触开口。
2.如权利要求1所述的存储器的制造方法，其特征在于，该第一停止层与该牺牲层的厚度比为1:5～1:10。
3.如权利要求2所述的存储器的制造方法，其特征在于，该存储单元区上的该第一与第二停止层的总厚度为20nm～100nm。
4.如权利要求1所述的存储器的制造方法，其特征在于，该牺牲层包括二氧化硅或多晶硅。
5.如权利要求1所述的存储器的制造方法，其特征在于，该层间介电层的材料包括氧化硅、氮化硅、氮氧化硅、或低介电常数材料。
6.如权利要求1所述的存储器的制造方法，其特征在于，第一与第二停止层的厚度比为3:1～3:9。
7.如权利要求1所述的存储器的制造方法，其特征在于，在形成所述第一接触开口之后，还包括：
于该层间介电层中形成多个第二接触开口。
8.如权利要求7所述的存储器的制造方法，其特征在于，所述方法还包括：
于所述第一接触开口中形成多个第一接触插塞；以及
于所述第二接触开口中形成多个第二接触插塞。
9.如权利要求1所述的存储器的制造方法，其特征在于，该第一停止层包括氮化硅、氮氧化硅或前述的组合。
10.如权利要求1所述的存储器的制造方法，其特征在于，该第二停止层包括氮化硅、氮氧化硅或前述的组合。
11.如权利要求8所述的存储器的制造方法，其特征在于，所述方法还包括：
形成一源极区与一漏极区于基底的周边区中且位于该第二栅极两侧。
12.如权利要求11所述的存储器的制造方法，其特征在于，所述第二接触插塞分别形成于该第二栅极、该源极区、与该漏极区上。
13.如权利要求12所述的存储器的制造方法，其特征在于，该周边区还包括多个金属硅化物，分别形成于该第二栅极、该源极区、与该漏极区上，且所述第二接触插塞位于所述金属硅化物上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310642148.0A CN104681497B (zh) | 2013-12-03 | 2013-12-03 | 存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310642148.0A CN104681497B (zh) | 2013-12-03 | 2013-12-03 | 存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681497A CN104681497A (zh) | 2015-06-03 |
| CN104681497B true CN104681497B (zh) | 2017-05-24 |
Family
ID=53316373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310642148.0A Active CN104681497B (zh) | 2013-12-03 | 2013-12-03 | 存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681497B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10163651B1 (en) * | 2017-09-28 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method to expose memory cells with different sizes |
| CN111834392B (zh) * | 2019-04-22 | 2023-11-10 | 华邦电子股份有限公司 | 电阻式随机存取存储器结构及其制造方法 |
| TWI757857B (zh) | 2020-09-01 | 2022-03-11 | 華邦電子股份有限公司 | 半導體結構及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383878B1 (en) * | 2001-02-15 | 2002-05-07 | Winbond Electronics Corp. | Method of integrating a salicide process and a self-aligned contact process |
| CN102254867A (zh) * | 2010-05-21 | 2011-11-23 | 华邦电子股份有限公司 | 快闪存储器的制作方法 |
| CN102903622A (zh) * | 2011-07-27 | 2013-01-30 | 华邦电子股份有限公司 | 存储器的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8722493B2 (en) * | 2012-04-09 | 2014-05-13 | Freescale Semiconductor, Inc. | Logic transistor and non-volatile memory cell integration |
-
2013
- 2013-12-03 CN CN201310642148.0A patent/CN104681497B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383878B1 (en) * | 2001-02-15 | 2002-05-07 | Winbond Electronics Corp. | Method of integrating a salicide process and a self-aligned contact process |
| CN102254867A (zh) * | 2010-05-21 | 2011-11-23 | 华邦电子股份有限公司 | 快闪存储器的制作方法 |
| CN102903622A (zh) * | 2011-07-27 | 2013-01-30 | 华邦电子股份有限公司 | 存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681497A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104425285B (zh) | 于鳍式场效晶体管设备上形成接触结构的方法及其设备 | |
| CN104103577B (zh) | 具有气隙的半导体器件及其制造方法 | |
| TWI596775B (zh) | 具有氣隙之半導體裝置及其製造方法 | |
| CN107369686A (zh) | 半导体存储器元件及其制作方法 | |
| CN105529297A (zh) | 用于改进的fin器件性能的气隙间隔件集成 | |
| CN105448919B (zh) | 动态随机存取存储器及其制造方法 | |
| US6706592B2 (en) | Self aligned method of forming a semiconductor array of non-volatile memory cells | |
| WO2013059010A1 (en) | Replacement gate multigate transistor for embedded dram | |
| CN101170080A (zh) | 用于集成半导体结构的制造方法 | |
| US20060234446A1 (en) | Non-volatile memory and fabricating method thereof | |
| KR20020010813A (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN100576505C (zh) | 制造半导体器件的方法 | |
| CN107665859A (zh) | 包括电隔离图案的半导体器件及其制造方法 | |
| CN104681497B (zh) | 存储器的制造方法 | |
| CN109216383A (zh) | 半导体存储装置的形成方法 | |
| CN103811307B (zh) | 半导体器件及其形成方法 | |
| WO2024182038A1 (en) | Three-dimensional memory device containing multi-level word line contact wells and methods for manufacturing the same | |
| CN100414687C (zh) | 与非型快闪存储器件的制造方法 | |
| CN102130062B (zh) | 存储器的制造方法 | |
| KR20030089319A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US9023701B1 (en) | Three-dimensional memory and method of forming the same | |
| CN103928394B (zh) | 金属互连结构的制作方法 | |
| TWI512900B (zh) | 記憶體的製造方法 | |
| CN105428533B (zh) | 相变化记忆体的制造方法 | |
| CN103943775B (zh) | 电阻式存储元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |