CN102130062B - 存储器的制造方法 - Google Patents
存储器的制造方法 Download PDFInfo
- Publication number
- CN102130062B CN102130062B CN201010607526.8A CN201010607526A CN102130062B CN 102130062 B CN102130062 B CN 102130062B CN 201010607526 A CN201010607526 A CN 201010607526A CN 102130062 B CN102130062 B CN 102130062B
- Authority
- CN
- China
- Prior art keywords
- material layer
- memory
- memory cell
- grid
- clearance wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 68
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract 3
- 230000002349 favourable effect Effects 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 125000006850 spacer group Chemical group 0.000 description 8
- 230000006378 damage Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器的制造方法。首先，提供基底，基底包括存储胞区与周边区，基底上已形成有多个栅极，栅极的侧壁上具有第一间隙壁。其中，存储胞区的栅极之间具有多个开口。接着，于存储胞区的基底上形成第一材料层，第一材料层覆盖存储胞区的栅极且填满开口。然后，对周边区进行处理步骤。接着，移除部分第一材料层，以于开口中形成第一图案。然后，于基底上形成第二材料层，第二材料层覆盖周边区与存储胞区，且暴露第一图案。而后，移除第一图案，以于第二材料层中形成多个接触窗开口。继之，于接触窗开口中形成接触窗插塞。本发明的间隙壁能为栅极提供良好的电性绝缘，能在两相邻间隙壁之间形成自对准接触窗，使存储器具有良好的元件特性。
Description
技术领域
本发明是有关于一种存储器的制造方法。
背景技术
一般来说，随着存储器的尺寸逐渐缩小，为了克服愈来愈小的线宽以及防止接触窗发生对准失误(misalignment)，会采用自行对准接触窗(self-alignedcontact，SAC)工艺。
在自行对准接触窗工艺中，栅极侧壁的间隙壁厚度会影响形成于栅极之间的接触窗的尺寸。然而，由于存储器元件包括存储胞区与周边区，而存储胞区与周边区的元件对于间隙壁厚度的要求不同，因此增加了工艺的复杂度。一般来说，会同时在存储胞区与周边区的栅极侧壁上形成第一组间隙壁，而后，为了形成周边区的源极与漏极区，通常会在周边区的栅极的第一组间隙壁上再形成第二组间隙壁。其中，为了工艺简便，会将第二组间隙壁材料同时填入存储胞区的栅极之间的开口，而在周边区的基底中形成源极与漏极区之后，再一并移除周边区的第二组间隙壁以及存储胞区的栅极之间的第二组间隙壁材料。
然而，由于存储胞区的栅极之间的开口具有较大的深宽比，因此要将栅极之间的第二组间隙壁材料移除干净是不容易的，且在移除过程中可能会伤害到存储胞区的第一组间隙壁。如此一来，导致第一组间隙壁无法为栅极提供良好的电性绝缘，以及影响后续利用第一组间隙壁所形成的接触窗的尺寸。
发明内容
本发明提供一种存储器的制造方法，以简化工艺且使存储器具有良好的元件特性。
本发明提出一种存储器的制造方法。首先，提供基底，基底包括存储胞区与周边区，基底上已形成有多个栅极，且栅极的侧壁上具有第一间隙壁，其中存储胞区的栅极之间具有多个开口。接着，于存储胞区的基底上形成第一材料层，第一材料层覆盖存储胞区的栅极且填满开口。然后，对周边区进行处理步骤。接着，移除部分第一材料层，以于开口中形成第一图案。然后，于基底上形成第二材料层，第二材料层覆盖周边区与存储胞区，且暴露出第一图案。而后，移除第一图案，以于第二材料层中形成多个接触窗开口。继之，于接触窗开口中形成接触窗插塞。
在本发明的一实施例中，上述的处理步骤包括于周边区的栅极的第一间隙壁上形成第二间隙壁，接着以第二间隙壁为掩膜，于周边区的栅极两侧形成源极与漏极区，然后移除栅极的第二间隙壁。
在本发明的一实施例中，上述的移除部分第一材料层的步骤包括于第一材料层上形成图案化掩膜层，接着以图案化掩膜层为掩膜，移除部分第一材料层，以暴露出存储胞区的栅极的顶部，然后移除图案化掩膜层。
基于上述，本发明的存储器的制造方法先以材料层覆盖存储胞区的元件，因此在对周边区进行沉积与刻蚀等处理时，存储胞区的元件不会受到伤害，使存储胞区的栅极侧壁上的间隙壁能保持完好的结构。如此一来，间隙壁能为栅极提供良好的电性绝缘，且能在两相邻间隙壁之间形成自对准接触窗，使存储器具有良好的元件特性。
附图说明
图1A至图1I是依照本发明的一实施例的一种存储器的制造方法的流程剖面示意图；
图2A与图2B分别为图1A与图1F的上视示意图。
附图标号：
100：基底
102：存储胞区
104：周边区
110、120：栅极
112、122、124：间隙壁
114：开口
126：源极与漏极区
130：第一材料层
132：第一图案
132a、140a：顶面
134、135：接触窗开口
136、137：接触窗插塞
140：第二材料层
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
图1A至图1I是依照本发明的一实施例的一种存储器的制造方法的流程剖面示意图，图2A与图2B分别为图1A与图1F的存储胞区的上视示意图，其中图1A与图1F的存储胞区分别为图2A与图2B沿A-A’线的剖面示意图，图2A与图2B省略绘示间隙壁。
请同时参照图1A与图2A，提供基底100，基底100包括存储胞区102与周边区104，基底100上已形成有多个栅极110、120，且栅极110、120的侧壁上具有第一间隙壁112、122，其中存储胞区102的栅极110之间具有多个开口114。基底100例如是半导体基底，如N型或P型的硅基底、三五族半导体基底等。栅极110、120的材料例如是掺杂多晶硅，第一间隙壁112、122的材料例如是氮化硅。特别一提的是，如图2A所示，在本实施例中，存储胞区102的栅极110例如是呈条状(strip)且彼此平行。当然，在其他实施例中，栅极110也可以具有其他构形，本发明不以此为限。
请参照图1B，于基底100上形成第一材料层130，第一材料层130覆盖存储胞区102与周边区104，且第一材料层130填满开口114。第一材料层130例如是多晶硅层，且其形成方法例如是化学汽相沉积法。接着，例如是对第一材料层130进行平坦化工艺使第一材料层130具有平坦表面。其中，平坦化工艺例如是化学机械研磨工艺(chemical mechanical polishing，CMP)。
值得注意的是，由于使用厚度较薄的第一间隙壁112、122，因此第一材料层130仍能以良好的沟填能力填满开口114。
请参照图1C，移除覆盖周边区104的第一材料层130，以暴露出周边区104。移除第一材料层130的方法例如是反应性离子刻蚀法(reactive ion etch，RIE)。
请参照图1D，于周边区104的栅极120的第一间隙壁122上形成第二间隙壁124。第二间隙壁124的形成方法例如是先以化学汽相沉积法于基底100上形成间隙壁材料层(未绘示)，之后再进行非等向性刻蚀工艺移除部分间隙壁材料层，以于第一间隙壁122上形成间隙壁结构。其中，第二间隙壁124的材料例如是氮化硅，移除部分间隙壁材料层以形成第二间隙壁124的方法例如是反应性离子刻蚀法。接着，例如是以第二间隙壁124为掩膜，进行一植入工艺，以于周边区104的栅极120两侧形成源极与漏极区126。
请参照图1E，然后，移除第二间隙壁124。移除第二间隙壁124的方法例如是干式刻蚀法或湿式刻蚀法。必须说明的是，虽然在本实施例中，是以存储器的制造方法包括进行图1E的移除第二间隙壁124的步骤为例，但移除第二间隙壁124的步骤实际上是可选步骤，也就是说，在另一实施例中，也可以不移除第二间隙壁。
值得注意的是，在此步骤中，第一材料层130覆盖住存储胞区102，因此存储胞区102的栅极110与第一间隙壁112受到第一材料层130的保护。也就是说，相较于现有技术在形成第二间隙壁时会同时将间隙壁材料填入存储胞区的栅极之间的开口，以及在移除第二间隙壁时会同时移除开口中的间隙壁材料层，在本实施例中，第二间隙壁124的形成或移除工艺(包括沉积或刻蚀等工艺)都不会对存储胞区102的栅极110或第一间隙壁112造成伤害，使存储胞区102的第一间隙壁112能保持完好的结构。
本发明的第一材料层适用于保护存储胞区免于受到周边区所进行的任何处理工艺可能造成的破坏。
请同时参照图1F与图2B，移除部分第一材料层130，以于开口114中形成第一图案132。详言之，此步骤例如是在第一材料层130(请参照图1D)上形成一图案化掩膜层(未绘示)，接着以图案化掩膜层为掩膜，移除部分第一材料层130，以于开口114中形成第一图案132，以及暴露出存储胞区102的栅极110的顶部110a。其中，第一图案132的顶部132a例如是高于栅极110的顶部110a。然后，移除图案化掩膜层。其中，移除部分第一材料层130的方法例如是反应性离子刻蚀法。特别一提的是，如图2B所示，在本实施例中，第一材料层130例如是被图案化，使得一部分的第一图案132例如是呈岛状(island)，以及一部分的第一图案132例如是呈条状(strip)，其中呈岛状的多个第一图案132例如是排列于一开口114中，以及呈条状的第一图案132例如是分别排列于一开口114中。当然，在其他实施例中，第一图案132也可以具有其他构形，本发明不以此为限。
请参照图1G，于基底100上形成第二材料层140，使第二材料层140覆盖周边区104与存储胞区102。第二材料层140例如是硼磷硅玻璃层(boronphosphosilicate glass，BPSG)或是其他介电材料层，其形成方法例如是化学汽相沉积法。接着，对第二材料层140进行平坦化工艺，使第二材料层140的顶面140a与第一图案132的顶面132a约略相等且实质上位在同一平面上，以暴露出第一图案132。其中，平坦化工艺例如是化学机械研磨工艺，并以第一图案132的顶面132a作为研磨终点。
请参照图1H，移除第一间隙壁112之间的第一图案132，以形成接触窗开口134。移除第一图案132的方法例如是干式刻蚀法或湿式刻蚀法。接着，移除位于周边区104的第二材料层140的一部分，以于周边区104形成接触窗开口135，其中接触窗开口135暴露源极与漏极区126。移除第二材料层140的方法例如是干式刻蚀法或湿式刻蚀法。
请参照图1I，于接触窗开口134、135中填入导体材料层，以于相邻两第一间隙壁112之间形成接触窗插塞136，以及于周边区104形成接触窗插塞137。接触窗插塞136、137的材料例如是钨、铜、铝或其他合适的金属。
值得一提的是，在本实施例中，是先利用第一图案132定义出而后形成接触窗开口134的位置，因此在形成第二材料层140与移除第一图案132之后，接触窗开口134就会形成于第一间隙壁112之间。此外，由于存储胞区102的第一间隙壁112会被第一材料层130覆盖，因此第一间隙壁112不会受到周边区104的处理工艺(诸如第二间隙壁124的形成与移除)的影响，而能为栅极110提供良好的电性绝缘，以及能在第一间隙壁112之间形成接触窗插塞136。
综上所述，本发明的存储器的制造方法先以材料层覆盖存储胞区的元件，因此在对周边区进行沉积与刻蚀等处理时，存储胞区的元件不会受到伤害，使存储胞区的栅极侧壁上的间隙壁能保持完好的结构。如此一来，间隙壁能为栅极提供良好的电性绝缘，且能在两相邻间隙壁之间形成自对准接触窗，使存储器具有良好的元件特性。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求所界定的为准。
Claims (9)
1.一种存储器的制造方法，其特征在于，所述存储器的制造方法包括：
提供一基底，所述基底包括一存储胞区与一周边区，所述基底上的所述存储胞区已形成有多个第一栅极，所述基底上的所述周边形成有多个第二栅极，且所述第一栅极及所述第二栅极的侧壁上具有一第一间隙壁，其中所述存储胞区的所述第一栅极之间具有多个开口；
于所述存储胞区的所述基底上形成一第一材料层，所述第一材料层覆盖所述存储胞区的所述第一栅极且填满所述开口；
对所述周边区进行一处理步骤，所述的处理步骤包括：于所述周边区的各所述第二栅极的所述第一间隙壁上形成一第二间隙壁；以所述第二间隙壁为掩膜，于所述周边区的各所述第二栅极两侧形成一源极与漏极区；移除所述第二间隙壁；
移除部分所述第一材料层，以于各所述开口中形成一第一图案；
于所述基底上形成一第二材料层，所述第二材料层覆盖所述周边区与所述存储胞区，且暴露出所述第一图案顶部；
移除所述第一图案，以于所述第二材料层中形成多个接触窗开口；以及
于各所述接触窗开口中形成一接触窗插塞。
2.如权利要求1所述的存储器的制造方法，其特征在于，所述的第二间隙壁的材料包括氮化硅，其形成方法包括反应性离子刻蚀法。
3.如权利要求1所述的存储器的制造方法，其特征在于，所述的第一材料层包括多晶硅，其形成方法包括化学汽相沉积法。
4.如权利要求1所述的存储器的制造方法，其特在在于，所述的第一图案的顶部高于所述存储胞区的所述第一栅极的顶部。
5.如权利要求1所述的存储器的制造方法，其特征在于，移除部分所述第一材料层的步骤包括：
于所述第一材料层上形成一图案化掩膜层；
以所述图案化掩膜层为掩膜，移除部分所述第一材料层，以暴露出所述存储胞区的所述第一栅极的所述顶部；以及
移除所述图案化掩膜层。
6.如权利要求5所述的存储器的制造方法，其特征在于，移除部分所述第一材料层的方法包括反应性离子刻蚀法。
7.如权利要求1所述的存储器的制造方法，其特征在于，所述第二材料层包括硼磷硅玻璃，其形成方法包括化学汽相沉积法。
8.如权利要求1所述的存储器的制造方法，其特征在于，所述第二材料层的顶部与所述第一图案的顶部在同一平面上。
9.如权利要求1所述的存储器的制造方法，其特征在于，移除所述第一图案的方法包括干式刻蚀法或湿式刻蚀法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010607526.8A CN102130062B (zh) | 2010-01-04 | 2010-12-27 | 存储器的制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010000203.2 | 2010-01-04 | ||
| CN201010000203 | 2010-01-04 | ||
| CN201010607526.8A CN102130062B (zh) | 2010-01-04 | 2010-12-27 | 存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102130062A CN102130062A (zh) | 2011-07-20 |
| CN102130062B true CN102130062B (zh) | 2014-08-13 |
Family
ID=44268080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010607526.8A Active CN102130062B (zh) | 2010-01-04 | 2010-12-27 | 存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102130062B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102903622B (zh) * | 2011-07-27 | 2015-02-11 | 华邦电子股份有限公司 | 存储器的制造方法 |
| CN104377202B (zh) * | 2013-08-12 | 2018-02-16 | 华邦电子股份有限公司 | 嵌入式存储元件及其制造方法 |
| CN104716084B (zh) * | 2013-12-12 | 2017-10-27 | 华邦电子股份有限公司 | 半导体元件的制造方法 |
| CN105789213B (zh) * | 2014-12-25 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体存储器件及其制备方法、电子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455362B1 (en) * | 2000-08-22 | 2002-09-24 | Micron Technology, Inc. | Double LDD devices for improved dram refresh |
| US6509235B2 (en) * | 2001-01-19 | 2003-01-21 | United Microelectronics Corp. | Method for making an embedded memory MOS |
| US6960512B2 (en) * | 2003-06-24 | 2005-11-01 | Taiwain Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device having an improved disposable spacer |
| US7229876B2 (en) * | 2005-05-25 | 2007-06-12 | Macronix International Co., Ltd. | Method of fabricating memory |
-
2010
- 2010-12-27 CN CN201010607526.8A patent/CN102130062B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455362B1 (en) * | 2000-08-22 | 2002-09-24 | Micron Technology, Inc. | Double LDD devices for improved dram refresh |
| US6509235B2 (en) * | 2001-01-19 | 2003-01-21 | United Microelectronics Corp. | Method for making an embedded memory MOS |
| US6960512B2 (en) * | 2003-06-24 | 2005-11-01 | Taiwain Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device having an improved disposable spacer |
| US7229876B2 (en) * | 2005-05-25 | 2007-06-12 | Macronix International Co., Ltd. | Method of fabricating memory |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102130062A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10424654B2 (en) | Power device with high aspect ratio trench contacts and submicron pitches between trenches | |
| TWI520275B (zh) | 記憶裝置與其形成方法 | |
| CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
| CN105720058A (zh) | 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案 | |
| CN102339830A (zh) | 半导体器件及其制造方法 | |
| CN110957318A (zh) | 一种半导体结构及其制作方法 | |
| KR20120015178A (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| CN105448919A (zh) | 动态随机存取存储器及其制造方法 | |
| US6967372B2 (en) | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers | |
| KR20140029927A (ko) | 매립게이트를 구비한 반도체 장치 및 그 제조방법 | |
| CN102130062B (zh) | 存储器的制造方法 | |
| US8357577B2 (en) | Manufacturing method of semiconductor device having vertical type transistor | |
| CN102543878B (zh) | 存储器的制造方法 | |
| US8334556B2 (en) | DRAM semiconductor device with pad electrode | |
| US9269618B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN102810505A (zh) | 半导体制程 | |
| TWI435416B (zh) | 記憶體的製造方法 | |
| CN101826465B (zh) | 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法 | |
| CN111916452B (zh) | 存储器结构及其制造方法 | |
| CN104377160A (zh) | 金属内连线结构及其工艺 | |
| CN102779850B (zh) | 沟渠式金属氧化物半导体结构及其形成方法 | |
| CN110391185B (zh) | 制作半导体元件的方法 | |
| TW202123424A (zh) | 記憶裝置及其製造方法 | |
| KR100552845B1 (ko) | 반도체 메모리 소자의 소자 분리 방법 및 이를 이용한플래쉬 메모리 소자의 제조 방법 | |
| TWI518802B (zh) | 半導體元件的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |