TWI518802B - 半導體元件的製造方法 - Google Patents

Description

半導體元件的製造方法

本發明是有關於一種半導體元件的製作方法，且特別是有關於一種記憶體的製作方法。

一般來說，隨著記憶體的尺寸逐漸縮小，為了克服愈來愈小的線寬以及防止接觸窗發生對準失誤(misalignment)，會採用自行對準接觸窗(self-aligned contact，SAC)製程。

在自行對準接觸窗製程中，閘極側壁的間隙壁厚度會影響形成在閘極之間的接觸窗的尺寸。然而，由於記憶體元件包括記憶胞區與周邊區，而記憶胞區與周邊區的元件對於間隙壁厚度的要求不同，因此增加了製程的複雜度。一般來說，會同時在記憶胞區與周邊區的閘極側壁上形成間隙壁，而後，為了形成周邊區的源極與汲極區，通常會在周邊區的閘極的間隙壁上再形成第二間隙壁。其中，第二間隙壁材料會同時填入記憶胞區的閘極之間的開口，而在周邊區的基底中形成源極與汲極區之後，再一併移除周邊區的第二間隙壁以及記憶胞區的閘極之間的第二間隙壁材料。然而，由於記憶胞區的閘極間的開口具有較大的深寬比，因此要將閘極之間的第二間隙壁材料移除乾淨是不容易的，且在移除過程中可能會傷害到記 憶胞區的間隙壁。如此一來，可能導致間隙壁無法為閘極提供良好的電性絕緣，以及影響後續利用間隙壁所形成的接觸窗的尺寸。

本發明提供一種半導體元件的製造方法，可以解決常見於類似製程中的插塞斷路問題。

本發明的半導體元件的製造方法包括以下步驟。提供基底，基底上已經形成多個閘極，其中相鄰的兩個閘極之間具有間隙。在基底上形成覆蓋閘極且填滿間隙的第一材料層。移除部分第一材料層以在基底上形成圖案層，圖案層包括位在某一間隙中的多個島區。在島區的側壁上分別形成保護層。在基底上形成包圍圖案層的第二材料層。移除圖案層以在第二材料層中形成多個開口。在各開口中填入導電材料。

在本發明的一實施例中，圖案層更包括位於另一間隙中的條區。

在本發明的一實施例中，在島區的側壁上形成保護層的方法包括以下步驟。在基底和島區上共形地形成保護材料層。執行傾斜植入步驟，以對島區的側壁上的保護材料層進行摻雜。移除基底上位於島區之間的未經摻雜的保護材料層。

在本發明的一實施例中，傾斜植入步驟的傾斜角度介於0度到20度之間。

在本發明的一實施例中，移除未經摻雜的保護材料層的方法是濕蝕刻法。

在本發明的一實施例中，在形成保護材料層之後，在執行傾斜植入步驟之前，更包括移除閘極上的保護材料層。

在本發明的一實施例中，第一材料層的材料是多晶矽。

在本發明的一實施例中，保護層的材料是非晶矽。

在本發明的一實施例中，基底包括記憶胞區與周邊區，閘極和第一材料層形成在記憶胞區上，且在形成第一材料層之後，半導體元件的製造方法更包括在基底上形成阻障層，以覆蓋周邊區以及第一材料層。

在本發明的一實施例中，在阻障層形成之後，半導體元件的製造方法更包括在周邊區上形成另一材料層，以覆蓋周邊區上的阻障層。

基於上述，本發明的半導體的製造方法以保護層覆蓋位在閘極之間的各個島區，這些島區之後會被導電材料取代而形成插塞，以保護層覆蓋之，可以避免雜質材料進入島區中不可避免會形成的孔洞，使島區在後續製程中可以順利地被移除。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例作詳細說明如下。

100‧‧‧基底

101‧‧‧隔離結構

102‧‧‧記憶胞區

103‧‧‧主動區

104‧‧‧周邊區

110、120‧‧‧閘極

112、122、124‧‧‧間隙壁

114‧‧‧間隙

126‧‧‧源極與汲極區

130‧‧‧第一材料層

150‧‧‧第三材料層

160‧‧‧第二材料層

132、134、135‧‧‧開口

136‧‧‧導電材料

140‧‧‧阻障層

161‧‧‧圖案層

162‧‧‧島區

162a‧‧‧側壁

163‧‧‧保護材料層

163a、163b‧‧‧部分

164‧‧‧條區

165‧‧‧保護層

200、202‧‧‧植入步驟

圖1A至圖1N是根據本發明第一實施方式所繪示的半導體元件的製作方法的流程圖。

圖2A和圖2B分別是圖1A和圖1F的上視圖。

圖1A至圖1N是依照本發明第一實施方式所繪示的一種半導體元件的製作方法的流程剖面示意圖。為了清楚顯示製作過程中各階段的立體結構，另外以圖2A和圖2B呈現圖1A和圖1F的部分區域的上視圖。

請參照圖1A，首先，提供基底100，基底100包括記憶胞區102 和周邊區104，基底100上已經形成了位於記憶胞區102上的多個閘極110和位於周邊區104上的閘極120，且閘極110、120的側壁上分別形成了間隙壁112、122。相鄰的兩個閘極110被間隙114相隔開來。

基底100可以是半導體基底，如N型矽基底、P型矽基底或三五族半導體基底。在圖1A中將閘極110繪示成單一層的結構，在這種例子中的閘極110可以含有摻雜多晶矽。或者，在其他實施方式中，閘極110也可以是氧化物/氮化物/氧化物(ONO)加上摻雜多晶矽的堆疊結構。至於閘極120的材料，則也可以是摻雜多晶矽。間隙壁112、122的材料例如是氮化矽。

請參照圖1B，接著，在基底100上形成第一材料層130，第一材料層130全面地覆蓋記憶胞區102和周邊區104，且填滿間隙114。第一材料層130例如含有多晶矽，其形成方法例如是化學氣相沈積法。在本實施方式中，第一材料層130之形成更包括在以化學氣相沈積法形成多晶矽後，對多晶矽層進行諸如化學機械研磨製程(chemical mechanical polishing，CMP)的平坦化製程。

請參照圖1C，接著，移除覆蓋周邊區104的第一材料層130，以暴露出閘極120和間隙壁122。移除部分第一材料層130的方法例如是反應性離子蝕刻法(reactive ion etch，RIE)。

請參照圖1D，接著，在間隙壁122上形成間隙壁124。間隙壁124的形成方法例如是先以化學氣相沈積法在基底100上形成間隙壁材料層(未繪示)，之後再進行非等向性蝕刻製程移除部分間隙壁材料層，而在間隙壁122上形成間隙壁結構。其中，間隙壁124的材料例如是氮化矽，移除部分間隙壁材料層以形成間隙壁124的方法例如是反應性離子蝕刻。

然後，以間隙壁124為罩幕，進行植入製程，在閘極120兩側形 成源極與汲極區126。需注意的是，在閘極120兩側形成源極與汲極區126之後，可以移除或不移除間隙壁124，在本實施方式中，以未移除間隙壁124為例。簡言之，移除間隙壁124的步驟是可選步驟。

此處值得注意的是，一般而言，在形成間隙壁124時，間隙壁材料會同時形成在記憶胞區102上，填入間隙114，且在移除間隙壁124時，會一併移除間隙114中的間隙壁材料。然而，在本實施方式中，由於第一材料層130覆蓋並保護記憶胞區102的閘極110與間隙壁112，因此，間隙壁124的形成或移除製程(包括沈積或蝕刻等製程)都不會對閘極110或間隙壁112造成傷害，使間隙壁112能保持完好的結構。換言之，第一材料層130適用於保護記憶胞區102免於受到周邊區104所進行的任何處理製程可能造成的破壞。

請參照圖1E，而後，在基底100上形成阻障層140，以覆蓋第一材料層130以及周邊區104。阻障層140的材料例如是氮化矽，其形成方法例如是化學氣相沈積法。在本實施方式中，阻障層140覆蓋周邊區104上的閘極120、間隙壁122以及間隙壁124，同時也覆蓋記憶胞區102上的第一材料層130。

接著，在周邊區104上形成第三材料層150，以覆蓋周邊區104上的阻障層140。在本實施方式中，第三材料層150包括硼酸矽玻璃或氧化矽，其形成方法例如是化學氣相沈積法。第三材料層150之形成，例如是先在基板100上形成全面覆蓋周邊區104與記憶胞區102的材料層(未繪示)，接著以阻障層140作為終止層，對該材料層進行平坦化製程而獲得第三材料層150，最終，第三材料層150的頂面與阻障層140的頂面大致位在同一平面上。其中，平坦化製程例如是化學機械研磨製程。

一般來說，如果沒有在第一材料層130上形成阻障層140，則在 對第三材料層150進行平坦化製程時，是以第一材料層130作為終止層。如此一來，第三材料層150可能會發生蝕刻過度的問題，且可能導致第一材料層130有表面凹陷現象。然而，在本實施例中，由於第一材料層130上覆蓋了阻障層140，因此，對第三材料層150進行平坦化製程時，能以阻障層140作為終止層，且由於阻障層140通常有較高的密度，所以能避免第三材料層150與第一材料層130發生上述問題。

請參照圖1F，接著，移除記憶胞區102上的部分阻障層140和部份第一材料層130以在基底100上形成圖案層161和暴露出閘極110的開口132。在本實施方式中，移除部份阻障層140和第一材料層130的方法可以是反應性離子蝕刻法。

為了進一步瞭解圖案層161的立體結構，請一併參照圖2B，其繪示的是在半導體的製作進行到圖1F時，記憶胞區102的上視圖。圖2B中省略了間隙壁112，以呈現圖案層161和閘極110的關係為主。參照圖2B可以得知，圖案層161包括位於某一間隙114中的多個島區162以及位於其他的間隙114中的條區164。

此外，圖1G呈現的是在半導體的製作進行到圖1F繪示的步驟時，沿著圖2B的BB’線繪示的剖面圖。請一併參照圖1F、圖1G和圖2B，在這個剖面上，可以看到基底100被多個隔離結構101分隔成多個主動區(active area，AA)103，其中，隔離結構101例如是材料為氧化矽的淺溝渠隔離結構(shallow trench isolation，STI)。在圖1G中，島區162的高度例如在2000Å到7000Å之間；相鄰的島區162的間距例如在100Å到500Å之間。

請參照圖1H，接著，在基底100和島區162上共形地形成保護材料層163。保護材料層163的厚度例如是在50Å到300Å之間。保護材 料層163的材料可以和島區162相同，或者是兩者在特定蝕刻液中的蝕刻速率相近。舉例來說，在島區162的材料是多晶矽的例子裡，保護材料層163的材料可以是非晶矽，而其形成方法例如是以乙矽烷(disilane)為前驅物的化學氣相沈積法。此外，從圖1H可見，保護材料層163可以分為位在島區162的表面(包括側表面和頂表面)上的部分163a，以及位在相鄰的兩個島區162之間，配置在基底100上的部分163b。

請參照圖11，接著，執行傾斜植入步驟，以對保護材料層163的部分163a進行摻雜。此處，傾斜植入步驟可進一步細分為植入步驟200和202。前者是以相對於基底100表面的法線方向正x度的角度進行植入，以對圖中島區162的左側側壁上的部分163a進行摻雜；後者的植入角度則是對應的負x度，以對島區162的右側側壁上的部分163a進行摻雜，其中x介於0度到20度之間。此外，這兩個植入步驟可具有重摻雜濃度(例如介於2×10¹⁵到4×10¹⁶之間)和淺摻雜深度(例如介於50Å到300Å之間)。

進行植入的主要目的在於改變保護材料層163的部分163a的性質，使其在同一蝕刻液中的蝕刻率和另一部分163b不同，例如遠低於部分163b。就此目的而言，在保護材料層163由非晶矽組成的例子裡，摻質例如是BF₂、P或As等元素。

請參照圖1J，接著，移除部分163b，亦即，移除基底100上位於相鄰兩個島區162之間的未經摻雜的保護材料層163，藉此，形成包覆島區162的側壁和頂部的保護層165。由於經過前述的植入處理，部分163a和部分163b對特定蝕刻液的蝕刻速率不同，因此，移除部分163b的方法可以是濕蝕刻法，例如以NH₄OH、DHF、BOE、HNO₃等溶液為蝕刻液。

請參照圖1K，接著，在基底100上形成第二材料層160，第二材料層160覆蓋基底100且包圍島區162。第二材料層160可以包括氮化矽、 氧化矽或硼矽酸玻璃(borosilicate glass)。當然，第二材料層160的形成方法可以包括化學氣相沈積製程和隨後的化學機械研磨製程。

在後續的製程中，島區162(以及保護層165和阻障層140)都會被移除，使得開口形成在遺留下來的第二材料層160中。然後導電材料會填入此開口中以形成插塞。為了不要傷害到基底100上的其他結構，前述移除的過程可能會使用蝕刻選擇比非常高的蝕刻液(或是使用RIE)，換言之，幾乎只會對島區162進行蝕刻。

另一方面，發明人發現，在島區162的形成期間，可能因為種種原因而在其中產生孔洞(void)。舉例來說，前文曾舉例說明島區162(第一材料層130)的材料可以是多晶矽，而多晶矽的沈積可能是在高溫爐管中進行的，如果溫度夠高，使多晶矽材料發生再結晶或晶粒成長的現象，就可能因為矽原子的移動而在島區162中形成孔洞。這種孔洞形成的現象在尺寸愈小、間隙114的深寬比愈大，或閘極110的輪廓愈接近垂直的時候會更加顯著。

孔洞可能形成在島區162的中心部分，或形成在接近側壁162a的部分而形成開孔，如形成在圖1K中的虛線圓形線框所示之處。一旦孔洞形成在側壁162a上，外界的物質就可能在後續製程期間進入其中。例如，在形成第二材料層160時，第二材料層160的組成原子可能填充到孔洞之中。這些填入孔洞之中的材料在移除島區162時可能不受蝕刻製程的影響(如前所述，此製程若使用蝕刻液，則蝕刻液的選擇比通常非常高；若使用RIE，在不同材料之間，選擇比也會有急劇變化)而殘留下來，進而阻礙了後續的導電材料填入。嚴重時，可能會造成斷路。

保護層165之形成就是因應上述問題而作的構思。由於保護層165的存在，後續形成第二材料層160時，即使島區162中確實形成了孔洞， 源自其他製程氣體的雜質原子也會被保護層165阻隔在孔洞之外。因此，之後可以順利、完全地移除島區162，不會有殘留物質。

還需要指出的是，在圖1J和圖1K中，保護層165被繪示成完全覆蓋島區162。然而，發明人發現，孔洞的形成往往集中在島區162的中段區域，如圖1K中的虛線方形線框所示之處，因此，保護層165也可以只形成在對應的側壁部分上。亦即，形成在側壁162a的最上端部分和最下端部分的保護材料層163也可以被移除。當然，究竟要移除保護材料層163的哪些部分，可以透過調整植入步驟200和202的角度來完成。

圖1L呈現的是在半導體的製作進行到圖1K繪示的步驟時，另一方向的剖面圖(與圖1A到圖1F、圖1M到圖1N同一剖面)。此處需注意的是，閘極110的頂部上沒有保護層165。這可以採用下述方法完成，即，形成保護材料層163之後，先進行反應性離子蝕刻步驟，移除閘極110上的保護材料層163，再接著進行前述的植入步驟、移除部分163b的步驟以及形成第二材料層160的步驟。

請參照圖1M，接著，移除保護層165、記憶胞區102上的阻障層140以及圖案層161(包括島區162和條區164)，以在記憶胞區102上形成多個開口134。移除前述結構的方法例如是乾式蝕刻法或濕式蝕刻法。然後，在周邊區104上定義出遮罩圖案(未繪示)，並透過該遮罩圖案移除位於周邊區104的第三材料層150的一部分，以於周邊區104形成開口135，其中開口135暴露源極與汲極區126。移除第三材料層150的方法例如是乾式蝕刻法或濕式蝕刻法。

請參照圖1N，然後，於開口134、135中填入導電材料136，以在相鄰兩間隙壁112之間形成插塞或導線，並在周邊區104形成插塞或導線。導電材料136例如是鎢、銅、鋁或其他合適的金屬。

綜上所述，本發明的半導體的製造方法先以材料層覆蓋記憶胞區的元件，因此在對周邊區進行沈積與蝕刻等處理時，記憶胞區的元件不會受到傷害，使記憶胞區之閘極側壁上的間隙壁能保持完好的結構。如此一來，間隙壁能為閘極提供良好的電性絕緣，且能在兩相鄰間隙壁之間形成自對準接觸窗，使記憶體具有良好的元件特性。

此外，本發明的半導體的製造方法更以保護層覆蓋位在閘極之間的各個島區，這些島區之後會被導電材料取代而形成插塞，以保護層覆蓋之，可以避免雜質材料進入島區中不可避免會形成的孔洞，使島區在後續製程中可以順利地被移除，解決了常見於此種製程中的插塞斷路問題。

雖然已以實施例對本發明作說明如上，然而，其並非用以限定本發明。任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍的前提內，當可作些許的更動與潤飾。故本申請案的保護範圍當以後附的申請專利範圍所界定者為準。

100‧‧‧基底

101‧‧‧隔離結構

103‧‧‧主動區

140‧‧‧阻障層

162‧‧‧島區

162a‧‧‧側壁

165‧‧‧保護層

Claims (10)

1. 一種半導體元件的製造方法，包括：提供基底，該基底上已經形成多個閘極，其中相鄰的兩個閘極之間具有間隙；在該基底上形成覆蓋該些閘極且填滿該些間隙的第一材料層；移除部分該第一材料層以在該基底上形成圖案層，該圖案層包括位在某一間隙中的多個島區；在該些島區的側壁上分別形成保護層；在該基底上形成包圍該圖案層的第二材料層，且該第二材料層接觸該保護層；移除該圖案層與該保護層以在該第二材料層中形成多個開口；以及在各該開口中填入導電材料。
2. 如申請專利範圍第1項所述的半導體元件的製造方法，其中該圖案層更包括位於另一間隙中的條區。
3. 如申請專利範圍第1項所述的半導體元件的製造方法，其中在該些島區的該些側壁上形成該些保護層的方法包括：在該基底和該些島區上共形地形成保護材料層，且該保護材料層的厚度介於50埃與300埃之間；執行傾斜植入步驟，以對該些島區的該些側壁上的該保護材料層進行摻雜；以及移除該基底上位於該些島區之間的未經摻雜的該保護材料層。
4. 如申請專利範圍第3項所述的半導體元件的製造方法，其中該傾斜植入步驟的傾斜角度介於0度到20度之間。
5. 如申請專利範圍第3項所述的半導體元件的製造方法，其中移除未 經摻雜的該保護材料層的方法是濕蝕刻法。
6. 如申請專利範圍第3項所述的半導體元件的製造方法，其中在形成該保護材料層之後，在執行該傾斜植入步驟之前，更包括移除該些閘極上的該保護材料層。
7. 如申請專利範圍第1項所述的半導體元件的製造方法，其中該第一材料層含有多晶矽。
8. 如申請專利範圍第7項所述的半導體元件的製造方法，其中該保護層含有非晶矽。
9. 如申請專利範圍第1項所述的半導體元件的製造方法，其中該基底包括記憶胞區與周邊區，該些閘極和該第一材料層形成在該記憶胞區上，且在該第一材料層形成之後，更包括：在該基底上形成阻障層，以覆蓋該周邊區以及該第一材料層。
10. 如申請專利範圍第9項所述的半導體元件的製造方法，其中在該阻障層形成之後，更包括：在該周邊區上形成第三材料層，以覆蓋該周邊區上的該阻障層。