TWI435416B - 記憶體的製造方法 - Google Patents
記憶體的製造方法 Download PDFInfo
- Publication number
- TWI435416B TWI435416B TW99138368A TW99138368A TWI435416B TW I435416 B TWI435416 B TW I435416B TW 99138368 A TW99138368 A TW 99138368A TW 99138368 A TW99138368 A TW 99138368A TW I435416 B TWI435416 B TW I435416B
- Authority
- TW
- Taiwan
- Prior art keywords
- material layer
- memory cell
- gates
- openings
- cell region
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
本發明是有關於一種記憶體的製造方法。
一般來說,隨著記憶體的尺寸逐漸縮小,為了克服愈來愈小的線寬以及防止接觸窗發生對準失誤(misalignment),會採用自行對準接觸窗(self-aligned contact,SAC)製程。
在自行對準接觸窗製程中,閘極側壁的間隙壁厚度會影響形成於閘極之間之接觸窗的尺寸。然而,由於記憶體元件包括記憶胞區與周邊區,而記憶胞區與周邊區之元件對於間隙壁厚度的要求不同,因此增加了製程的複雜度。一般來說,會同時在記憶胞區與周邊區的閘極側壁上形成第一層間隙壁,而後,為了形成周邊區的源極與汲極區,通常會在周邊區之閘極的第一層間隙壁上再形成第二層間隙壁。其中,為了製程簡便,會將第二層間隙壁材料同時填入記憶胞區之閘極之間的開口,而在周邊區的基底中形成源極與汲極區之後,再一併移除周邊區的第二層間隙壁以及記憶胞區之閘極之間的第二層間隙壁材料。
然而,由於記憶胞區之閘極之間的開口具有較大的深寬比,因此要將閘極之間的第二層間隙壁材料移除乾淨是不容易的,且在移除過程中可能會傷害到記憶胞區的第一層間隙壁。如此一來,導致第一層間隙壁無法為閘極提供良好的電性絕緣,以及影響後續利用第一層間隙壁所形成之接觸窗的尺寸。此外,不佳的移除條件會對周邊區的基底造成損傷,導致元件特性退化。
本發明提供一種記憶體的製造方法,以簡化製程且使記憶體具有良好的元件特性。
本發明提出一種記憶體的製造方法。首先,提供一基底,基底包括一記憶胞區與一周邊區,基底上已形成有多個閘極,且各閘極的側壁上具有一第一間隙壁,其中記憶胞區的閘極之間具有多個第一開口。接著,於記憶胞區的基底上形成一第一材料層,第一材料層覆蓋記憶胞區的閘極且填滿第一開口。然後,於基底上形成一阻障層,以覆蓋周邊區的閘極以及記憶胞區的第一材料層。接著,於周邊區的基底上形成一第二材料層,以覆蓋周邊區之閘極上的阻障層。而後,移除覆蓋第一材料層的阻障層。然後,移除部份第一材料層,以形成多個第二開口,各第二開口位於記憶胞區的各閘極的頂部上。而後,於各第二開口中形成一第一圖案。接著,移除剩餘的第一材料層,以於記憶胞區形成多個接觸窗開口。然後,於各接觸窗開口中形成一接觸窗插塞,其中第一圖案配置於接觸窗插塞之間。
基於上述,本發明之記憶體的製造方法分別以第一材料層與第二材料層保護記憶胞區與周邊區的元件,因此在對周邊區與記憶胞區中一者進行沈積與蝕刻等處理時,周邊區與記憶胞區中的另一者不會受到傷害,使閘極側壁上的間隙壁能保持完好的結構。如此一來,間隙壁能為閘極提供良好的電性絕緣,且能在兩相鄰間隙壁之間形成自我對準接觸窗,使記憶體具有良好的元件特性。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1I是依照本發明之一實施例的一種記憶體的製造方法之流程剖面示意圖。
請參照圖1A,首先,提供基底100,基底100包括記憶胞區102與周邊區104,基底100上已形成有多個閘極110、120,且閘極110、120的側壁上具有第一間隙壁112、122,其中記憶胞區102的閘極110之間具有多個第一開口114。基底100例如是半導體基底,如N型或P型之矽基底、三五族半導體基底等。閘極110、120的材料例如是摻雜多晶矽,第一間隙壁112、122的材料例如是氮化矽。
請參照圖1B,接著,於基底100上形成第一材料層130,第一材料層130覆蓋記憶胞區102與周邊區104,且第一材料層130填滿開口114。第一材料層130例如是多晶矽層,其形成方法例如是化學氣相沈積法。在本實施例中,此步驟更包括對第一材料層130進行諸如化學機械研磨製程(chemical mechanical polishing,CMP)等平坦化製程。
請參照圖1C,然後,移除覆蓋周邊區104的第一材料層130,以暴露出周邊區104。移除第一材料層130的方法例如是反應性離子蝕刻法(reactive ion etch,RIE)。
請參照圖1D,接著,於周邊區104之閘極120的第一間隙壁122上形成第二間隙壁124。第二間隙壁124的形成方法例如是先以化學氣相沈積法等方法於基底100上形成間隙壁材料層(未繪示),之後再進行非等向性蝕刻製程移除部分間隙壁材料層,以於第一間隙壁122上形成間隙壁結構。其中,第二間隙壁124的材料例如是氮化矽,移除部分間隙壁材料層以形成第二間隙壁124的方法例如是反應性離子蝕刻法。
然後,例如是以第二間隙壁124為罩幕,進行一植入製程,以於周邊區104之閘極120兩側形成源極與汲極區126。特別一提的是,於周邊區104之閘極120兩側形成源極與汲極區126之後,可以移除或不移除第二間隙壁124,在本實施例中是以未移除第二間隙壁124為例。換言之,移除第二間隙壁124的步驟實際上是可選步驟。
特別一提的是,相較於習知技術在形成第二間隙壁時會同時將間隙壁材料填入記憶胞區之閘極之間的開口,或者是在移除第二間隙壁時會同時移除開口中的間隙壁材料層,在本實施例中,由於第一材料層130會覆蓋保護記憶胞區102的閘極110與第一間隙壁112,因此第二間隙壁124的形成或移除製程(包括沈積或蝕刻等製程)都不會對記憶胞區102的閘極110或第一間隙壁112造成傷害,使記憶胞區102的第一間隙壁112能保持完好的結構。換言之,第一材料層130適用於保護記憶胞區102免於受到周邊區104所進行的任何處理製程可能造成的破壞。
請參照圖1E,而後,於基底100上形成一阻障層140,以覆蓋記憶胞區102的第一材料層130以及周邊區104的閘極120。在本實施例中,阻障層140例如是覆蓋周邊區104的閘極120、第一間隙壁122以及第二間隙壁124的表面以及記憶胞區102的第一材料層130。
接著,於周邊區104的基底100上形成一第二材料層150,以覆蓋周邊區104之閘極120上的阻障層140。在本實施例中,第二材料層150例如是包括硼酸矽玻璃或氧化矽,其形成方法例如是化學氣相沈積法。在本實施例中,此步驟例如是先於基板100上形成全面覆蓋周邊區104與記憶胞區102的一第二材料層,接著以第一材料層130上的阻障層140作為蝕刻終止層,對第二材料層進行平坦化製程,使得第二材料層150的頂面150a與阻障層140的頂面約略相等且實質上位在同一平面上。其中,平坦化製程例如是包括一化學機械研磨製程。
一般來說,若是未於記憶胞區102的第一材料層130上形成阻障層140,則在對第二材料層150進行平坦化製程時,會以第一材料層130的頂部作為蝕刻終止層。如此一來,第二材料層150可能會發生蝕刻過度的問題,且可能導致第一材料層130有表面凹陷現象。然而,在本實施例中,由於記憶胞區102的第一材料層130上覆蓋有阻障層140,因此在對第二材料層150進行平坦化製程時,能以第一材料層130上的阻障層140作為蝕刻終止層,且由於阻障層140通常具有較高的密度,因此能避免第二材料層150與第一材料層130發生上述問題。
請參照圖1F,接著,移除覆蓋記憶胞區102之第一材料層130的阻障層140。移除部份阻障層140的方法例如是乾式蝕刻製程。
然後,移除部份第一材料層130,以形成多個第二開口132。在本實施例中,移除部份第一材料層130的方法包括反應性離子蝕刻法。特別一提的是,在本實施例中,在形成第二開口132的步驟中,由於周邊區104的區域已全被第二材料層150覆蓋保護,因此在選擇用以移除部份第一材料層130的蝕刻條件上無需顧及是否會傷害到周邊區104,而能使用較佳的蝕刻條件來移除部份第一材料層130,以得到具有垂直輪廓(vertical profile)的第二開口132。舉例來說,在蝕刻劑的選擇上,無須考慮所使用的蝕刻劑對於第一材料層130與閘極120是否有高選擇蝕刻比,而可僅就能獲得具有較佳輪廓之開口的觀點來進行選擇。
請參照圖1G,而後,於各第二開口132中形成一第一圖案160。第一圖案160的材料例如是包括硼磷矽玻璃或氧化矽,以及其形成方法例如是化學氣相沉積製程。
請參照圖1H,接著,移除剩餘的第一材料層130,以於記憶胞區102形成多個接觸窗開口134。移除第一材料層130的方法例如是乾式蝕刻法或濕式蝕刻法。然後,移除位於周邊區104之第二材料層150的一部分,以於周邊區104形成接觸窗開口135,其中接觸窗開口135暴露源極與汲極區126。移除第二材料層150的方法例如是乾式蝕刻法或濕式蝕刻法。
請參照圖1I,然後,於接觸窗開口134、135中填入導體材料層,以於相鄰兩第一間隙壁112之間形成接觸窗插塞136,以及於周邊區104形成接觸窗插塞137。接觸窗插塞136、137的材料例如是鎢、銅、鋁或其他合適之金屬。
在本實施例中,是先以第一材料層130保護記憶胞區102,以利於對周邊區104進行處理(諸如形成與移除第二間隙壁124),再以第一材料層130上的阻障層140作為形成第二材料層150的蝕刻終止層,以避免第二材料層150有蝕刻過度的問題以及第一材料層130有表面凹陷的現象。而後,在移除第一材料層130以形成第一圖案160的製程中,由於第二材料層150可以保護周邊區104,使得第一圖案160具有較佳的垂直輪廓。此外,由於記憶胞區102的第一間隙壁112會被第一材料層130覆蓋,因此第一間隙壁112不會受到周邊區104之處理製程(諸如第二間隙壁的形成與移除)的影響,而能為閘極110提供良好的電性絕緣,以及能在完好的第一間隙壁112結構之間形成接觸窗插塞136。
綜上所述,在本發明之記憶體的製造方法中,分別以第一材料層與第二材料層保護記憶胞區與周邊區的元件,因此在對周邊區與記憶胞區中一者進行沈積與蝕刻等處理時,周邊區與記憶胞區中的另一者不會受到傷害,使閘極側壁上的間隙壁能保持完好的結構。此外,在形成第二材料層時,由於第一材料層上已形成有阻障層,因此能保護第一材料層不會因第二材料層的平坦化製程而發生凹陷等問題,有利於後續於第一材料層中形成定義出接觸窗插塞的圖案。特別是,在形成用以定義出接觸窗插塞之圖案的步驟中,由於周邊區之閘極已被第二材料層覆蓋保護,因此無需顧及是否會傷害到周邊區之閘極與間隙壁的條件下選擇較佳的蝕刻方式,以獲得具有較佳輪廓的圖案。如此一來,記憶胞區與周邊區的間隙壁皆具有完整的結構,因此能在兩相鄰間隙壁之間形成自我對準接觸窗,使記憶體具有良好的元件特性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...基底
102...記憶胞區
104...周邊區
110、120...閘極
110a...頂部
112、122、124...間隙壁
114、132...開口
126...源極與汲極區
130、150...材料層
134、135...接觸窗開口
136、137...接觸窗插塞
140...阻障層
150a...頂面
160...圖案
圖1A至圖1I是依照本發明之一實施例的一種記憶體的製造方法之流程剖面示意圖。
100...基底
102...記憶胞區
104...周邊區
110、120...閘極
110a...頂部
112、122、124...間隙壁
114、132...開口
126...源極與汲極區
130、150...材料層
140...阻障層
Claims (8)
- 一種記憶體的製造方法,包括:提供一基底,該基底包括一記憶胞區與一周邊區,該基底上已形成有多個閘極,且各該閘極的側壁上具有一第一間隙壁,其中該記憶胞區的該些閘極之間具有多個第一開口;於該記憶胞區的該基底上形成一第一材料層,該第一材料層覆蓋該記憶胞區的該些閘極且填滿該些第一開口;於該基底上形成一阻障層,以覆蓋該記憶胞區的該第一材料層以及該周邊區的該些閘極,其中該記憶胞區的該第一材料層配置於該記憶胞區的各該閘極的頂部上、填入該些第一開口中以及配置於該些第一開口上方;於該周邊區的該基底上形成一第二材料層,以覆蓋該周邊區之該些閘極上的該阻障層;移除覆蓋該第一材料層的該阻障層;藉由移除該記憶胞區的各該閘極的頂部上的該第一材料層,以形成多個第二開口,各該第二開口位於該記憶胞區的各該閘極的頂部上且暴露出該記憶胞區的各該閘極的頂部;於各該第二開口中形成一第一圖案,其中各該第一圖案與其下方的該閘極的頂部接觸;移除填入該些第一開口中以及配置於該些第一開口上方的該第一材料層,以於該記憶胞區形成多個接觸窗開口;以及 於各該接觸窗開口中形成一接觸窗插塞,其中該些第一圖案配置於該些接觸窗插塞之間。
- 如申請專利範圍第1項所述之記憶體的製造方法,更包括:於該周邊區之各該閘極的該第一間隙壁上形成一第二間隙壁;以及以該些第二間隙壁為罩幕,於該周邊區之各該閘極兩側形成一源極與汲極區。
- 如申請專利範圍第2項所述之記憶體的製造方法,其中該阻障層更覆蓋該些第二間隙壁。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該阻障層的材料包括氮化矽。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中形成該第二材料層的方法包括:於該基底上形成全面覆蓋的一第二材料層;以及以該第一材料層上的該阻障層為一蝕刻終止層,對該第二材料層進行一平坦化製程。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該第二材料層的材料包括硼酸矽玻璃或氧化矽。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該第一材料層包括多晶矽。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該些第一圖案的材料包括硼磷矽玻璃或氧化矽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99138368A TWI435416B (zh) | 2010-11-08 | 2010-11-08 | 記憶體的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99138368A TWI435416B (zh) | 2010-11-08 | 2010-11-08 | 記憶體的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201220433A TW201220433A (en) | 2012-05-16 |
TWI435416B true TWI435416B (zh) | 2014-04-21 |
Family
ID=46553151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99138368A TWI435416B (zh) | 2010-11-08 | 2010-11-08 | 記憶體的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI435416B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI512900B (zh) * | 2013-11-05 | 2015-12-11 | Winbond Electronics Corp | 記憶體的製造方法 |
US10242982B2 (en) * | 2017-03-10 | 2019-03-26 | Globalfoundries Inc. | Method for forming a protection device having an inner contact spacer and the resulting devices |
TWI765659B (zh) * | 2021-04-14 | 2022-05-21 | 華邦電子股份有限公司 | 半導體元件的製造方法 |
-
2010
- 2010-11-08 TW TW99138368A patent/TWI435416B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201220433A (en) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110223982B (zh) | 动态随机存取存储器及其制作方法 | |
CN110707083B (zh) | 半导体存储装置及其形成方法 | |
US20040058522A1 (en) | Integrated circuit devices formed through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region | |
US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
US10770464B2 (en) | Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same | |
KR100965031B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 | |
US7741178B2 (en) | Method for fabricating vertical channel transistor in semiconductor device | |
US8133777B1 (en) | Method of fabricating memory | |
TWI435416B (zh) | 記憶體的製造方法 | |
KR20100008942A (ko) | 반도체 소자 및 그 제조 방법 | |
CN107731730B (zh) | 半导体结构的形成方法 | |
US8124488B2 (en) | Method of fabricating memory | |
US7179744B2 (en) | Method for fabricating semiconductor device | |
KR100791343B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR102051961B1 (ko) | 메모리 장치 및 이의 제조 방법 | |
KR20130022335A (ko) | 다마신비트라인을 구비한 반도체장치 제조 방법 | |
US11482448B2 (en) | Planarization method of a capping insulating layer, a method of forming a semiconductor device using the same, and a semiconductor device formed thereby | |
TWI411063B (zh) | 記憶體的製造方法 | |
TWI518802B (zh) | 半導體元件的製造方法 | |
KR100571632B1 (ko) | 반도체소자 제조 방법 | |
US7199013B2 (en) | Semiconductor device and method for fabricating the same | |
JP2005183916A (ja) | フラッシュ素子の製造方法 | |
TWI671853B (zh) | 防止產生孔洞的半導體結構及其製造方法 | |
CN114171517A (zh) | 半导体结构及其形成方法 | |
KR20110008477A (ko) | 반도체 소자의 제조방법 |