CN107731730B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN107731730B
CN107731730B CN201610667679.9A CN201610667679A CN107731730B CN 107731730 B CN107731730 B CN 107731730B CN 201610667679 A CN201610667679 A CN 201610667679A CN 107731730 B CN107731730 B CN 107731730B
Authority
CN
China
Prior art keywords
layer
forming
dielectric layer
sacrificial layer
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610667679.9A
Other languages
English (en)
Other versions
CN107731730A (zh
Inventor
纪世良
郑二虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610667679.9A priority Critical patent/CN107731730B/zh
Publication of CN107731730A publication Critical patent/CN107731730A/zh
Application granted granted Critical
Publication of CN107731730B publication Critical patent/CN107731730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括器件结构，所述基底暴露出所述器件结构顶部表面；在所述基底上形成介质层、以及位于介质层上的牺牲层，所述介质层和牺牲层暴露出所述器件结构全部或部分顶部表面；在所述牺牲层上和所述器件结构暴露出的顶部表面形成金属层；去除所述牺牲层和所述牺牲层上的金属层。其中，所述牺牲层将所述金属层与介质层隔离。因此，在形成所述金属层的过程中，所述介质层表面的孔洞中不容易进入金属层材料，所述介质层的绝缘性较好，不容易被击穿。所述形成方法能够降低所形成半导体结构的漏电流，改善半导体结构性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而可以提高器件的性能。然而，随着器件面积以及器件之间的距离不断缩小，问题也随之产生。
随着半导体器件集成度的提高，器件之间的距离的不断缩小，要求半导体器件之间的介质层具有很好的绝缘性。如果所述介质层的绝缘性较差在施加电压的情况下就可能被击穿，增加半导体器件的漏电流，甚至引起不同半导体器件之间的短路，从而影响半导体结构性能。
然而，现有技术形成的半导体器件之间介质层的绝缘性较差，半导体结构的漏电流较大。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，能够提高半导体器件之间介质层的绝缘性，减小半导体结构的漏电流，改善半导体结构性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括器件结构，所述基底暴露出所述器件结构顶部表面；在所述基底上形成介质层、以及位于介质层上的牺牲层，所述介质层和牺牲层暴露出所述器件结构全部或部分顶部表面；在所述牺牲层上和所述器件结构暴露出的顶部表面形成金属层；去除所述牺牲层和所述牺牲层上的金属层。
可选的，所述基底还包括衬底，所述器件结构位于所述衬底上。
可选的，所述器件结构包括：相邻的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构之间具有间隙；所述第一栅极结构包括：第一浮栅和位于所述第一浮栅上的第一控制栅；所述第二栅极结构包括：第二浮栅和位于所述第二浮栅上的第二控制栅。
可选的，所述间隙的深宽比为5:1～7:1。
可选的，在所述基底上形成介质层、以及位于介质层上的牺牲层的步骤包括：在所述衬底上形成介质层，所述介质层暴露出所述器件结构顶部表面；在所述介质层上形成牺牲层，所述牺牲层暴露出所述器件结构顶部表面。
可选的，形成所述介质层的步骤包括：在所述衬底上形成初始介质层，所述初始介质层表面高于或齐平于所述器件结构顶部表面；对所述初始介质层进行刻蚀，使所述初始介质层表面低于所述器件结构顶部表面，形成介质层。
可选的，在所述介质层上形成牺牲层的步骤包括：在所述器件结构和所述介质层上形成初始牺牲层；对所述初始牺牲层进行平坦化处理，暴露出所述器件结构顶部表面。
可选的，形成初始牺牲层的工艺包括：流体化学气相沉积工艺、高密度等离子体沉积工艺或原子层沉积工艺。
可选的，对所述初始牺牲层进行平坦化处理的工艺包括化学机械抛光。
可选的，形成所述牺牲层之前，还包括：在所述器件结构顶部上形成保护层，所述保护层的材料与所述牺牲层的材料不同；形成金属层之前，还包括：通过化学机械抛光或刻蚀工艺去除所述器件结构顶部上的保护层。
可选的，所述保护层的厚度为10埃～100埃。
可选的，所述保护层的材料为氮化硅或氮氧化硅。
可选的，在所述基底上形成介质层、以及位于介质层上的牺牲层的步骤包括：在所述基底上形成初始介质层；在所述初始介质层上形成初始牺牲层；对所述初始介质层和所述初始牺牲层进行刻蚀，使所述初始介质层和所述初始牺牲层暴露出所述器件结构顶部表面。
可选的，所述基底还包括衬底，所述器件结构位于所述衬底中。
可选的，所述介质层和牺牲层的材料相同。
可选的，所述牺牲层为氧化硅层、氮氧化硅层或抗反射涂层。
可选的，去除所述牺牲层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
可选的，通过等离子体干法刻蚀去除所述牺牲层的工艺参数包括：刻蚀气体包括：CF4或CF2。
可选的，去除所述牺牲层的过程中，所述牺牲层和所述器件结构的刻蚀速率之比值为1～10。
可选的，形成金属层之后，还包括：进行退火处理，使所述金属层与所述器件结构反应形成金属化物。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法中，形成位于所述介质层上的牺牲层之后，在所述牺牲层上和所述器件结构顶部表面形成金属层。所述牺牲层能够将所述金属层与介质层隔离，因此，在形成所述金属层的过程中，金属层不容易进入所述介质层的缺陷中，从而使所述介质层的绝缘性较好，不容易被击穿。此外，在形成所述金属层的过程中，金属层材料容易进入所述牺牲层的缺陷中。形成金属层之后去除所述牺牲层，则所述牺牲层缺陷中的金属层也被去除，从而所述牺牲层缺陷中的金属层材料不容易降低介质层的绝缘性。因此，所述形成方法能够降低所形成半导体结构的漏电流，改善半导体结构性能。
进一步，形成所述牺牲层之前在所述器件结构顶部上形成保护层，所述保护层能够在去除所述器件结构顶部上的牺牲层的过程中，保护所述器件结构顶部表面不受损伤。此外，所述保护层还可以作为去除所述牺牲层的刻蚀停止层。因此，所述形成方法能够改善半导体结构性能。
附图说明
图1至图4是一种半导体结构的形成方法各步骤的结构示意图；
图5至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：所形成的半导体器件之间介质层的绝缘性较差，半导体结构的漏电流较大。
现结合一种半导体结构的形成方法，分析所形成的半导体器件之间介质层的绝缘性较差，半导体结构的漏电流较大的原因：
图1至图4是一种半导体结构的形成方法各步骤的结构示意图。
所述半导体结构的形成方法如图1至图4所示。
请参考图1，提供基底，所述基底包括：衬底100；位于衬底100上的第一栅极结构110和第二栅极结构120；位于所述第一栅极结构120和第二栅极结构120上的掩膜层101。所述第一栅极结构110包括：第一浮栅和位于所述第一浮栅上的第一控制栅；所述第二栅极结构120包括：第二浮栅和位于所述第二浮栅上的第二控制栅。
继续参考图1，在所述第一栅极结构110和第二栅极结构120之间的衬底100上形成介质层102。
请参考图2，对所述掩膜层101和所述介质层102进行平坦化处理，暴露出第一栅极结构110和第二栅极结构120顶部表面。
所述平坦化处理的工艺包括：化学机械抛光工艺或刻蚀工艺。
请参考图3，在所述第一栅极结构110和第二栅极结构120顶部和所述介质层102上形成金属层130。
形成所述金属层130之后，进行退火处理，使所述金属层130与所述第一栅极结构110和第二栅极结构120顶部反应，形成金属化物。
请参考图4，在退火之后，去除所述介质层102上剩余的金属层130(如图3所示)。
其中，所述第一栅极结构110和第二栅极结构120之间间隙的深宽比较大，在形成所述介质层102的过程中，所述介质层102很难填充所述间隙，因此，所述介质层102中具有较多孔洞。对所述介质层102进行平坦化处理的过程中，所述介质层102中的孔洞容易暴露出来。在形成所述金属层130的过程中，所述金属层130材料容易进入所述孔洞中，而在去除所述介质层102上的金属层130时，所述孔洞中的金属层130材料很难被去除干净。因此，所形成的半导体结构中介质层102的绝缘性降低，在所形成的半导体结构施加电压后，所述介质层102容易被击穿，导致漏电。因此，所述形成方法形成的半导体结构性能较差。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供基底，所述基底包括器件结构，所述基底暴露出所述器件结构顶部表面；在所述基底上形成介质层、以及位于介质层上的牺牲层，所述介质层和牺牲层暴露出所述器件结构全部或部分顶部表面；在所述牺牲层上和所述器件结构暴露出的顶部表面形成金属层；去除所述牺牲层和所述牺牲层上的金属层。
其中，形成位于所述介质层上的牺牲层之后，在所述牺牲层上和所述器件结构顶部表面形成金属层。所述牺牲层能够将所述金属层与介质层隔离，因此，在形成所述金属层的过程中，金属层材料不容易进入所述介质层的缺陷中，从而使所述介质层的绝缘性较好，不容易被击穿。此外，在形成所述金属层的过程中，金属层材料容易进入所述牺牲层的缺陷中。形成金属层之后去除所述牺牲层，则所述牺牲层缺陷中的金属层材料也被去除，从而所述牺牲层缺陷中的金属层材料不容易降低介质层的绝缘性。因此，所述形成方法能够降低所形成半导体结构的漏电流，改善半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
需要说明的是，由于NAND型闪存的栅极结构包括浮栅和控制栅，栅极结构较高，且相邻栅极结构之间间隙的深宽比较大，在相邻栅极结构之间间隙中形成介质层时，所述介质层很难充分填充所述间隙，很容易在所述间隙的介质层中形成孔洞，从而容易使NAND型闪存出现漏电。因此，本实施例以NAND型闪存的形成方法为例对本发明的半导体结构的形成方法做详细说明。但是本发明的半导体结构的形成方法不仅限于此，所述形成方法还可以用于形成其他半导体器件。
请参考图5，提供基底，所述基底包括器件结构，所述基底暴露出所述器件结构顶部表面。
本实施例中，所述基底还包括：衬底200，所述器件结构位于所述衬底200上。在其他实施例中，所述器件结构还可以位于所述衬底中。
本实施例中，所述器件结构包括：相邻的第一栅极结构210和第二栅极结构220，所述第一栅极结构210和第二栅极结构220之间具有间隙。
在其他实施例中，所述器件结构还可以仅包括一个栅极结构，或者所述器件结构为源漏掺杂区。
具体的，所述第一栅极结构210包括：第一浮栅和位于所述第一浮栅上的第一控制栅；所述第二栅极结构220包括：第二浮栅和位于所述第二浮栅上的第二控制栅。
在其他实施例中，所述第一栅极结构和所述第二栅极结构还可以包括栅介质层和位于所述栅介质层上的栅极。
本实施例中，所述第一栅极结构210还包括：位于所述衬底200和所述第一浮栅之间的第一栅介质层和位于所述第一浮栅和所述第一控制栅之间的第一隧穿氧化层；所述第二栅极结构220包括：位于所述衬底200和所述第二浮栅之间的第二栅介质层和位于所述第二浮栅和所述第二控制栅之间的第二隧穿氧化层。
本实施例中，由于所述第一栅极结构210和第二栅极结构220的高度较大；此外，为了提高半导体结构的集成度，所述第一栅极结构210和第二栅极结构220之间的距离较小。因此，所述第一栅极结构210和第二栅极结构220之间间隙的深宽比较大。具体的，本实施例中，所述第一栅极结构210和第二栅极结构220之间间隙的深宽比为5～7。
本实施例中，所述基底还包括位于所述第一栅极结构210和第二栅极结构220上的掩膜层202。
本实施例中，所述基底还包括位于所述第一栅极结构210和第二栅极结构220侧壁表面的侧墙204。
后续在所述基底上形成介质层、以及位于介质层上的牺牲层，所述介质层和牺牲层暴露出所述器件结构全部或部分顶部表面。
本实施例中，形成所述介质层和牺牲层的步骤包括：在所述基底上形成介质层，所述介质层暴露出所述器件结构顶部表面；在所述介质层上形成牺牲层，所述牺牲层暴露出所述器件结构顶部表面。具体如图6至图10所示。
本实施例中，形成所述介质层203的步骤如图6和图7所示。
请参考图6，在所述衬底200上形成初始介质层203，所述初始介质层203表面高于或齐平于所述器件结构顶部表面。
本实施例中，形成初始介质层203的工艺包括：流体化学气相沉积工艺、高密度等离子体沉积工艺或原子层沉积工艺。
本实施例中，所述初始介质层203的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。
需要说明的是，本实施例中，由于第一栅极结构210和第二栅极结构220之间间隙的深宽比较大，在第一栅极结构210和第二栅极结构220之间间隙中形成初始介质层203时，所述初始介质层203很难充分填充所述间隙，很容易在所述间隙的初始介质层203中形成孔洞。
本实施例中，形成所述初始介质层203之后，还包括：在所述初始介质层203和所述掩膜层202上形成阻挡层212。
本实施例中，所述基底还包括外围器件，所述外围器件上具有外围介质层，所述阻挡层212用于在对所述外围介质层进行平坦化处理过程中，保护所述第一栅极结构210和第二栅极结构220不收损耗。
请参考图7，对所述初始介质层203(如图5所示)进行刻蚀，使所述初始介质层203表面低于所述器件结构顶部表面，形成介质层201。
所述介质层201用于实现相邻第一栅极结构210和第二栅极结构220之间的电绝缘。
本实施例中，在形成所述初始介质层203之后，去除所述掩膜层202(如图6所示)。在去除所述掩膜层202的工艺中，所述初始介质层203也被刻蚀，从而使所述初始介质层203表面低于所述第一栅极结构210和第二栅极结220顶部表面，从而形成介质层201。
本实施例中，通过刻蚀工艺去除所述掩膜层202。在其他实施例中，还可以通过化学机械抛光去除所述掩膜层。
本实施例中，由于第一栅极结构210与第二栅极结构220之间间隙的深宽比较大，形成于所述间隙中的初始介质层203的致密性较差。在对所述阻挡层212和掩膜层202进行刻蚀的过程中，对所述初始介质层203的刻蚀速率较高，导致去除所述掩膜层202之后，所述初始介质层203的表面低于所述器件结构表面，形成介质层201。
在其他实施例中，如果在去除所述掩膜层之后，所述初始介质层的表面与所述器件结构顶部表面的高度差较小，所述形成方法还可以包括：对所述初始介质层进行进一步刻蚀。
本实施例中，对所述初始介质层203进行刻蚀的工艺包括：干法刻蚀、湿法刻蚀或干法、湿法刻蚀的共同应用。
本实施例中，如果刻蚀去除的初始介质层203的厚度过大，容易使形成的介质层201的厚度过小，从而容易影响所述介质层201的绝缘性；如果刻蚀去除的初始介质层203的厚度过小，后续形成的牺牲层的厚度将相应较小，很难阻挡金属层材料进入所述介质层201的孔洞中。具体的，本实施例中，刻蚀去除的初始介质层203的厚度在100埃～150埃的范围内。
本实施例中，所述介质层201的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。
本实施例中，对所述初始介质层203进行刻蚀之前，所述形成方法还包括：去除所述阻挡层212(如图6所示)。
本实施例中，通过化学机械抛光或刻蚀工艺去除所述阻挡层212。
请参考图8，在所述器件结构顶部上形成保护层230。
所述保护层230的材料与后续形成的牺牲层的材料不同。
所述保护层230能够在后续去除所述器件结构顶部上的牺牲层的过程中，保护所述器件结构顶部表面不受损伤。此外，所述保护层230还可以作为后续去除所述牺牲层的刻蚀停止层。
本实施例中，所述保护层230与所述介质层201的材料不相同。具体的，所述保护层230的材料为氮化硅。在其他实施例中，所述保护层的材料还可以为氮氧化硅。
如果所述保护层230的厚度过大，容易给后续的去除工艺带来困难；如果所述保护层230的厚度过小，很难对所述器件结构顶部起到保护作用。因此，本实施例中，所述保护层230的厚度与所述侧墙204的厚度相同。具体的，所述保护层230的厚度在10埃～100埃的范围内。
本实施例中，形成所述保护层230的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层气相沉积工艺。
本实施例中，所述保护层230还覆盖所述介质层201和所述第一栅极结构210和第二栅极结构220部分侧壁。覆盖所述第一栅极结构210和第二栅极结构220部分侧壁的保护层230还可以在后续去除牺牲层的工艺中保护第一栅极结构210和第二栅极结构220侧壁。
需要说明的是，在其他实施例中，所述形成方法不包括形成所述保护层的步骤。
形成位于所述介质201上的牺牲层241的步骤如图9和图10所示。
请参考图9，在所述器件结构和所述介质层201上形成初始牺牲层240。
所述初始牺牲层240用于形成牺牲层241。
本实施例中，所述介质层210上具有保护层230，因此，所述初始牺牲层240形成于所述器件结构和所述介质层201上的保护层230上。
本实施例中，所述初始牺牲层240与所述介质层201的材料相同。具体的，所述初始牺牲层240的材料为氧化硅。
在其他实施例中，所述初始牺牲层与所述介质层的材料还可以不相同。所述初始牺牲层的材料还可以为氮氧化硅，所述初始牺牲层的还可以为抗反射涂层。
本实施例中，形成初始牺牲层240的工艺包括：流体化学气相沉积工艺、高密度等离子体沉积工艺或原子层沉积工艺。
请参考图10，对所述初始牺牲层240(如图9所示)进行平坦化处理，形成牺牲层241。
所述牺牲层241用于保护所述介质层201，避免后续形成金属层的过程中，所述介质层201表面的孔洞中进入金属层材料，从而能够提高所述介质层201的绝缘性，进而改善所形成晶体管的性能。
由于所述第一栅极结构210和第二栅极结构220之间的距离较小，很难通过刻蚀的方法去除所述第一栅极结构210和第二栅极结构220上的初始牺牲层240，而保留第一栅极结构210和第二栅极结构220之间的初始牺牲层240。因此，本实施例中，通过平坦化处理对所述初始牺牲层240进行平坦化处理。具体的，通过化学机械抛光对所述初始牺牲层240进行平坦化处理。
本实施例中，所述牺牲层241的材料与所述初始牺牲层240的材料相同。具体的，所述牺牲层241的材料为氧化硅。所述保护层的材料还可以为氮氧化硅，所述保护层还可以为抗反射涂层。
本实施例中，所述牺牲层241的材料与所述介质层201的材料相同，在其他实施例中，所述牺牲层的材料与所述介质层的材料还可以不相同。
本实施例中，所述牺牲层241的厚度即为所述介质层201表面与所述第一栅极结构210和第二栅极结构220顶部表面的高度差减去所述保护层230的厚度。具体的，所述牺牲层241的厚度为50埃～100埃。
请参考图11，本实施例中，对所述牺牲层240进行平坦化处理之后，还包括：对所述保护层230进行平坦化处理，去除所述器件结构顶部上的保护层230，暴露出所述器件结构顶部表面。
本实施例中，通过化学机械抛光对所述保护层230进行平坦化处理。
请参考图12，在所述牺牲层230上和所述器件结构暴露出的顶部表面形成金属层250。
所述金属层250用于与所述电连接件顶部发生反应形成金属化物，从而实现所述器件结构与外部电路的电连接。
本实施例中，所述金属层250的材料为镍、铜或钨。
本实施例中，通过电化学镀膜形成所述金属层250。
形成金属层250之后，所述形成方法还包括：进行退火处理，使所述器件结构上的金属层250与所述器件结构250进行反应，形成金属化物251。
具体的，本实施例中，所述金属层250与所述第一栅极结构210和第二栅极结构220顶部发生反应，形成金属化物251。所述第一栅极结构210和第二栅极结构220顶部的材料为硅，所述金属化物251的材料为金属硅化物。牺牲层241不容易与金属层250发生反应。
请参考图13和14，去除所述牺牲层241和所述牺牲层241上剩余的金属层250(如图12所示)。
请参考图13，所述退火处理之后，去除所述牺牲层241上的金属层250(如图12所示)。
本实施例中，通过酸溶液对所述金属层250进行清洗，去除所述牺牲层241上的金属层250。
请参考图14，去除金属层250(如图12所示)之后，去除所述牺牲层241(如图13所示)。
需要说明的是，在去除所述金属层250的过程中，所述牺牲层241表面孔洞中的金属层250材料很难被去除。因此，需要通过去除所述牺牲层241去除所述牺牲层241表面孔洞中的金属层250材料。
本实施例中，通过等离子体干法刻蚀去除所述牺牲层241。在其他实施例中，还可以通过湿法刻蚀去除所述牺牲层。
本实施例中，为了在去除所述牺牲层241的过程中，减小对所述器件结构侧壁的损伤。通过干法刻蚀去除所述牺牲层241的工艺中所使用的刻蚀气体对牺牲层241与第一栅极结构210和第二栅极结构220的刻蚀速率的比值在1～10的范围内。
具体的，本实施例中，所述刻蚀气体包括：CF4或CF2。
本实施例中，去除所述牺牲层241之后，所述形成方法还包括：去除介质层201上的保护层230(如图13所示)。
本实施例中，通过干法刻蚀去除介质层201上的保护层230。
在其他实施例中，所述牺牲层为有机抗反射涂层，可以通过冲水去除所述牺牲层，使所述牺牲层上的金属层与介质层分离，从而去除所述牺牲层和牺牲层上的金属层。
需要说明的是，本实施例是以所述器件结构位于所述衬底中为例进行说明的。在其他实施例中，所述器件结构还可以位于所述衬底中，例如所述器件结构为源漏掺杂区。
在所述衬底上形成介质层、以及位于介质层上的牺牲层的步骤包括：在所述基底上形成初始介质层；在所述初始介质层上形成初始牺牲层；对所述初始介质层和所述初始牺牲层进行刻蚀，使所述初始介质层和所述初始牺牲层暴露出所述器件结构顶部表面。
综上，本实施例中，形成位于所述介质层上的牺牲层之后，在所述牺牲层上和所述器件结构顶部表面形成金属层。所述牺牲层能够将所述金属层与介质层隔离，因此，在形成所述金属层的过程中，金属层材料不容易进入所述介质层的缺陷中，从而使所述介质层的绝缘性较好，不容易被击穿。此外，在形成所述金属层的过程中，金属层材料容易进入所述牺牲层的缺陷中。形成金属层之后去除所述牺牲层，则所述牺牲层缺陷中的金属层也被去除，从而所述牺牲层缺陷中的金属层材料不容易降低介质层的绝缘性。因此，所述形成方法能够降低所形成半导体结构的漏电流，改善半导体结构性能。
进一步，形成所述牺牲层之前在所述器件结构顶部上形成保护层，所述保护层能够在去除所述器件结构顶部上的牺牲层的过程中，保护所述器件结构顶部表面不受损伤。此外，所述保护层还可以作为去除所述牺牲层的刻蚀停止层。因此，所述形成方法能够改善半导体结构性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括器件结构，所述基底暴露出所述器件结构顶部表面；
在所述基底上形成介质层；
在所述介质层上和所述器件结构顶部上形成保护层；
在所述保护层上形成牺牲层，所述介质层和牺牲层暴露出所述器件结构全部或部分顶部表面；
在所述牺牲层上和所述器件结构暴露出的顶部表面形成金属层；
去除所述牺牲层和所述牺牲层上的金属层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括衬底，所述器件结构位于所述衬底上。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述器件结构包括：相邻的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构之间具有间隙；
所述第一栅极结构包括：第一浮栅和位于所述第一浮栅上的第一控制栅；
所述第二栅极结构包括：第二浮栅和位于所述第二浮栅上的第二控制栅。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述间隙的深宽比为5:1～7:1。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述基底上形成介质层、以及位于介质层上的牺牲层的步骤包括：在所述衬底上形成介质层，所述介质层暴露出所述器件结构顶部表面；在所述介质层上形成牺牲层，所述牺牲层暴露出所述器件结构顶部表面。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述介质层的步骤包括：在所述衬底上形成初始介质层，所述初始介质层表面高于或齐平于所述器件结构顶部表面；
对所述初始介质层进行刻蚀，使所述初始介质层表面低于所述器件结构顶部表面，形成介质层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述介质层上形成牺牲层的步骤包括：
在所述器件结构和所述介质层上形成初始牺牲层；
对所述初始牺牲层进行平坦化处理，暴露出所述器件结构顶部表面。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成初始牺牲层的工艺包括：流体化学气相沉积工艺、高密度等离子体沉积工艺或原子层沉积工艺。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，对所述初始牺牲层进行平坦化处理的工艺包括化学机械抛光。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述牺牲层之前，还包括：在所述器件结构顶部上形成保护层，所述保护层的材料与所述牺牲层的材料不同；
形成金属层之前，还包括：通过化学机械抛光或刻蚀工艺去除所述器件结构顶部上的保护层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为10埃～100埃。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氮化硅或氮氧化硅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述基底上形成介质层、以及位于介质层上的牺牲层的步骤包括：在所述基底上形成初始介质层；在所述初始介质层上形成初始牺牲层；对所述初始介质层和所述初始牺牲层进行刻蚀，使所述初始介质层和所述初始牺牲层暴露出所述器件结构顶部表面。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括衬底，所述器件结构位于所述衬底中。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层和牺牲层的材料相同。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层为氧化硅层、氮氧化硅层或抗反射涂层。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，通过等离子体干法刻蚀去除所述牺牲层的工艺参数包括：刻蚀气体包括：CF4或CF2。
19.如权利要求17所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的过程中，所述牺牲层和所述器件结构的刻蚀速率之比值为1～10。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，形成金属层之后，还包括：进行退火处理，使所述金属层与所述器件结构反应形成金属化物。
CN201610667679.9A 2016-08-12 2016-08-12 半导体结构的形成方法 Active CN107731730B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610667679.9A CN107731730B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610667679.9A CN107731730B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN107731730A CN107731730A (zh) 2018-02-23
CN107731730B true CN107731730B (zh) 2020-03-10

Family

ID=61201595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610667679.9A Active CN107731730B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN107731730B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148552B (zh) * 2019-04-15 2021-10-15 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN113053825B (zh) * 2021-03-09 2022-03-01 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411190C (zh) * 2004-03-13 2008-08-13 国际商业机器公司 BiCMOS结构和在BiCMOS工艺中形成基极的方法
CN101903990A (zh) * 2007-12-18 2010-12-01 杨秉春 用于制造集成电路设备以增加完善性、性能和可靠性的高产出和高效能方法
CN102969234A (zh) * 2012-11-01 2013-03-13 上海集成电路研发中心有限公司 一种金属栅电极的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623546B1 (ko) * 2010-05-28 2016-05-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
CN104124168B (zh) * 2013-04-28 2017-11-28 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411190C (zh) * 2004-03-13 2008-08-13 国际商业机器公司 BiCMOS结构和在BiCMOS工艺中形成基极的方法
CN101903990A (zh) * 2007-12-18 2010-12-01 杨秉春 用于制造集成电路设备以增加完善性、性能和可靠性的高产出和高效能方法
CN102969234A (zh) * 2012-11-01 2013-03-13 上海集成电路研发中心有限公司 一种金属栅电极的制造方法

Also Published As

Publication number Publication date
CN107731730A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US8629035B2 (en) Method of manufacturing semiconductor device
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
US7696087B2 (en) Method of forming a dual damascene pattern of a semiconductor device
KR101087880B1 (ko) 반도체 소자의 제조방법
CN107731730B (zh) 半导体结构的形成方法
KR20090001377A (ko) 반도체 소자의 형성 방법
CN109216363B (zh) 存储器结构及其制造方法
TWI435416B (zh) 記憶體的製造方法
CN104377160A (zh) 金属内连线结构及其工艺
CN109755175B (zh) 互连结构及其形成方法
KR101070289B1 (ko) 반도체 장치 제조방법
KR20070059324A (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
US20110201170A1 (en) Method of fabricating memory
JP2005183916A (ja) フラッシュ素子の製造方法
KR20060008594A (ko) 낸드 플래시 메모리 소자의 제조 방법
KR20100011483A (ko) 반도체 소자의 콘택 플러그 형성 방법
CN105720039B (zh) 互连结构及其形成方法
KR100312386B1 (ko) 반도체 소자의 게이트 전극 형성방법
CN115117060A (zh) 埋入式字线结构及其制造方法
KR20060135242A (ko) 반도체 소자의 트렌치 형성 방법
KR20100079015A (ko) 금속배선을 위한 콘택 형성 방법
KR100447325B1 (ko) 반도체 소자의 금속배선 형성 방법
CN114203671A (zh) 半导体结构及其形成方法
KR100431815B1 (ko) 반도체소자의 제조방법
KR100843903B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant