CN100411190C - BiCMOS结构和在BiCMOS工艺中形成基极的方法 - Google Patents

BiCMOS结构和在BiCMOS工艺中形成基极的方法 Download PDF

Info

Publication number
CN100411190C
CN100411190C CNB2005100537898A CN200510053789A CN100411190C CN 100411190 C CN100411190 C CN 100411190C CN B2005100537898 A CNB2005100537898 A CN B2005100537898A CN 200510053789 A CN200510053789 A CN 200510053789A CN 100411190 C CN100411190 C CN 100411190C
Authority
CN
China
Prior art keywords
emitter
zone
layer
lifting
extrinsic base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100537898A
Other languages
English (en)
Other versions
CN1667834A (zh
Inventor
P·J·热斯
M·H·哈提尔
刘奇志
R·W·曼
R·J·珀特尔
B·雷尼
J-S·李
A·D·斯特里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1667834A publication Critical patent/CN1667834A/zh
Application granted granted Critical
Publication of CN100411190C publication Critical patent/CN100411190C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供了制造具有抬升外部基极的异质结双极晶体管的方法，其中，通过在抬升外部基极上形成硅化物，降低了基极电阻，所述硅化物以自对准的方式向发射极区域延伸。在形成抬升外部基极之后，将硅化物的形成结合到BiCMOS工艺流程中。本发明还提供了一种异质结双极晶体管，其具有抬升外部基极和位于抬升外部基极上的硅化物。在抬升外部基极上的硅化物以自对准的方式向发射极延伸。发射极通过衬垫与硅化物隔开。

Description

BiCMOS结构和在BiCMOS工艺中形成基极的方法
技术领域
本发明一般涉及双极晶体管，尤其涉及在集成双极互补金属氧化物半导体(BiCMOS)晶体管电路中形成具有抬升外部基极(raised extrinsicbase)的双极晶体管的方法，其中通过使抬升外部基极硅化物以自对准的方式向发射极区域延伸，降低了基极电阻。
背景技术
双极晶体管是具有彼此非常接近的两个p-n结的电子器件。典型的双极晶体管包括三个器件区域：发射极、集电极、以及位于发射极和集电极之间的基极。理想地，两个p-n结，即发射极-基极结和集电极-基极结位于隔开特定距离的半导体材料的单层中。通过改变附近的结的偏压来调节一个p-n结中的电流，称为“双极晶体管作用”
如果发射极和集电极是n型掺杂，基极是p型掺杂，则器件是“npn”晶体管。可选地，如果使用相反的掺杂结构，则器件是“pnp”晶体管。因为在npn晶体管的基极区域中的少数载流子即电子的迁移率比在pnp晶体管的基极中的空穴的迁移率高，所以利用npn晶体管器件可以获得高频操作和高速性能。因此，npn晶体管包括大部分用于形成集成电路的双极晶体管。
因为双极晶体管的垂直尺寸越来越小，已经出现了各种器件操作限制。一种试图克服这些限制的积极研究的方法是制造这样的晶体管，其发射极材料的带隙大于基极材料的带隙。这种结构称为异质结晶体管。
异质结构包括可以用于多数载流子器件和少数载流子器件的异质结。在多数载流子器件中，发射极由硅(Si)形成以及基极由硅锗(SiGe)合金形成的异质结双极晶体管(HBT)最近得到了开发。SiGe合金(通常简称为硅锗)的带隙比硅窄。
先进的硅锗双极互补金属氧化物半导体(BiCMOS)技术在异质结双极晶体管中使用SiGe基极。在高频(例如多个GHz)领域，常规的化合物半导体，例如GaAs和InP最近在市场上占优势，用于高速有线和无线通信。在如功率放大器的器件中，SiGe BiCMOS不仅包括与GaAs相当的性能，并由于利用标准CMOS集成异质结双极晶体管，获得所谓的“系统芯片”，充分降低了成本。
除了高单位电流增益频率fT，现有技术的npn HBT还需要高单位单侧功率增益频率fmax。基极电阻Rb的降低是获得高性能HBT的重要因素。
为了制造高性能HBT，获得SiGe/Si HBT，降低基极电阻的常规方法是通过对外部基极进行离子注入。然而，离子注入将导致基极区域的损坏。该损坏可能最终导致器件性能的下降。
为了避免注入的损坏，通过在常规SiGe外部基极层上沉积另一层多晶体硅(或SiGe)，形成抬升外部基极(Rext)。为了获得该抬升外部基极，需要两个工艺。第一工艺包括选择性外延；另一个包括化学机械抛光(CMP)。
尽管可以降低一些现有技术的HBT的基极电阻，但是抬升外部基极的电阻仍是整个基极电阻的大部分。由于上述现有技术的HBT的缺点，仍需要研制一种形成具有抬升外部基极的HBT的方法，所述方法可以进一步降低基极电阻。
发明内容
本发明的一个目的是提供在集成BiCMOS工艺中制造高性能HBT的简单且实用的方法。
本发明的另一个目的是提供形成具有抬升外部基极的HBT的方法，其中相比于具有抬升外部基极的常规HBT，进一步降低了基极电阻。
本发明的再一个目的是提供制造具有抬升外部基极的高速HBT的方法，其中单位电流增益频率fT和单位单侧功率增益频率fmax可以是200GHz或更大。
本发明的另一个目的是提供在BiCMOS工艺流程中制造npn或pnp双极晶体管的方法。
本发明通过在形成发射极之前或之后在抬升外部基极上形成硅化物区域，来实现这些和其它目的。尤其是，本发明的方法提供使抬升外部基极硅化物以自对准的方式向发射极区域延伸的方法。在本发明中，通过衬垫将多晶硅发射极与抬升外部基极硅化物隔开。硅化物向发射极自对准，并且表现出改进的即降低的电阻率特征。此外，以这样的方式形成硅化物区域，使得基本很少或不发生结块。这里结块定义为使硅化物集中为球、块或团的作用或过程。
本发明的一个方面是提供制造高性能HBT的方法，该HBT具有抬升外部基极，并在抬升外部基极上具有硅化物区域。在本发明的第一实施例中，所述方法包括以下步骤：
在其中具有沟槽隔离区域的Si衬底上形成基极区域，所述基极区域包括在Si衬底上的单晶体区域和在沟槽隔离区域上的多晶体区域；
在基极区域上形成氧化物层；
在位于单晶体区域上的氧化物层上形成发射极基座区域；
接近所述发射极基座区域形成抬升外部基极；
在抬升外部基极上形成硅化物层；以及
在所述发射极基座区域中形成发射极，所述发射极与抬升外部基极和硅化物层隔开并隔离。
在本发明的第二实施例中，以自对准的方式向发射极形成外部基极硅化物。尤其是，不是通过用于形成发射极接触边界的光刻步骤来确定在发射极边缘和硅化物边缘之间的衬垫。而是通过在外部基极多晶硅和隔离氮化物层之间添加牺牲氧化物层或任何其它类似材料来实现硅化物的自对准。在叠层中形成发射极开口，并在发射极开口的侧壁上形成氮化物衬垫。然后，形成发射极多晶硅，并且通过光刻限定发射极接触区域。剥去氧化物叠层，通过光刻限定外部基极区域。然后，对隔离氮化物层具有选择性地剥去牺牲臭氧层，以形成延伸到衬垫边缘的间隙或底切。保形地沉积金属层以填充底切。然后对结构进行退火，并且在包括底切内的区域的暴露硅表面上形成硅化物。然后可以利用标准工序形成金属接触。
本发明的另一方面涉及一种结构，该结构包括：
基极区，具有位于Si衬底上的单晶体区域和位于衬底中的沟槽隔离区域上的多晶体区域；
抬升外部基极，位于多晶体区域上和部分单晶体区域上；
硅化物区域，位于抬升外部基极上；以及
发射极，位于单晶体区域上，所述发射极与抬升外部基极和基极区的多晶体区域隔开并隔离，其中在抬升外部基极上的所述硅化物区域以自对准的方式向所述发射极延伸。
在一个实施例中，在位于发射极的上T区域之下的底切中形成硅化物区域。通过衬垫将发射极与抬升外部基极硅化物隔开。
附图说明
图1-11示出了本发明的第一实施例的基本处理步骤的示意图(通过截面图)；
图12-22示出了本发明的第二实施例的基本处理步骤的示意图(通过截面图)。
具体实施方式
下面将参考附图详细描述本发明，本发明提供了在BiCMOS工艺中制造高性能异质结双极晶体管(HBT)的方法，其中以自对准的方式接近发射极形成延伸的抬升外部基极硅化物，本发明还提供了通过本发明的方法形成的结构。
本发明的附图针对HBT器件区域(虽然示出了单个HBT器件区域，但是本发明可以适用于多个HBT器件区域上)。为了清楚，在图中未示出CMOS器件区域以及典型BiCMOS器件的其它区域。其它区域位于所示BiCMOS器件区域的外围。注意，本发明对于先栅极后基极工艺和先基极后栅极工艺都很好地工作。尽管可以使用两个工艺，优选采用先栅极后基极工艺。在该工艺中，在形成HBT的基极之前制造CMOS晶体管的栅极。下面的描述包括在先栅极后基极工艺中使用的设计。
图1-11示出了本发明的第一实施例的基本处理步骤的示意图(通过截面图)。在本发明的第一实施例中，在形成发射极之前，在抬升外部基极的暴露部分上形成自对准硅化物区域。在图12-22中示出的本发明的第二实施例提供了HBT结构，其中在形成发射极之后，在抬升外部基极上形成硅化物区域。在第二实施例中，在位于T形发射极的上部区域之下的间隙或底切中形成硅化物部分。
图1示出了本发明的初始结构。初始结构包括Si衬底10，在其中形成有沟槽隔离区域12。Si衬底可以是含硅的半导体衬底，如Si、SiGe或绝缘体上硅(SOI)。可选地，Si衬底10可以是在半导体衬底上形成的Si层，如外延硅(epi-Si)或非晶硅(α:Si)。Si衬底10可以包括各种掺杂或阱区。Si衬底10可以包括次集电极区域，该次集电极区域将HBT器件连接到相邻的集电极区域。
利用本领域的技术人员所公知的技术制成沟槽隔离区域12，所述技术包括例如光刻、蚀刻、可选地形成沟槽垫、沟槽填充以及平面化。沟槽填充材料包括介质材料，例如高密度氧化物或原硅酸四乙脂(TEOS)。
初始结构还包括在HBT器件区域上的保护材料14(图中由标号100表示HBT器件)。保护材料14包括：主要位于次集电极区域102上的氮化物层16、位于氮化物层16上的保护氧化物层18、以及位于保护氧化物层18上的非晶多晶硅层20。在制造CMOS晶体管时通过沉积在HBT器件区域100上形成氮化物层16。在形成CMOS晶体管之后通过沉积形成保护材料14的其它层，以及在本发明中采用那些层，即氧化物层18和非晶多晶硅层20，用于在制造HBT时保护CMOS器件区域。注意，图1的结构还包括集电极区域104。在形成CMOS晶体管之前，在Si衬底10中形成集电极104和次集电极(未具体标出)。
然后，通过在非晶多晶硅层20上提供在HBT器件区域100中具有开口的构图的光致抗蚀剂掩膜(未示出)，并通过开口进行蚀刻以除去非晶多晶硅层20、下面的氧化物层18以及下面的氮化物层16的暴露部分，打开HBT器件区域100。通过沉积和光刻形成构图的光致抗蚀剂掩膜，以及利用反应离子蚀刻(RIE)工艺或其它类似的干蚀刻工艺进行所述蚀刻，所述工艺可以在Si衬底10的上表面上停止。
在整个结构上包括开口中形成基极层22。参见图2。通过低温外延生长工艺(通常450℃-700℃)形成基极层22。基极层22是在Si衬底10的暴露部分上的单晶体22m和在沟槽隔离区域12上的多晶体22p，基极层22可以包括Si、SiGe或Si和SiGe的组合。其中多晶体变为单晶体的区域称为界面区域。在本发明的该步骤中形成的基极层22在外延生长之后通常具有约400到约
Figure C20051005378900111
的厚度。注意，基极层22在Si衬底10上比在隔离沟槽区域12上厚。
然后，还如图2所示，在基极层22的上水平表面上，包括在单晶体区域22m上和在多晶体区域22p上形成氧化物层24。利用氧化工艺形成氧化物层24。可选地，可以通过沉积工艺例如化学气相沉积(CVD)形成氧化物层24。氧化物层24在形成后的厚度通常为约5到约50nm。
在形成氧化物层24之后，在位于基极层22的单晶体22m部分上的氧化物层24上形成发射极基座区域26。发射极基座区域26包括多晶硅28和氮化物30的叠层，其侧壁由绝缘衬垫32保护。
如下形成发射极基座区域26：首先在如图2所示的整个结构的上暴露表面上形成多晶硅层28。通过例如化学气相沉积(CVD)或等离子体辅助CVD的沉积工艺形成多晶硅层28，厚度为约30到约100nm。然后，通过例如化学气相沉积(CVD)或等离子体辅助CVD的常规沉积工艺在多晶硅层28上形成氮化物层30。然后，在氮化物层上形成构图的光致抗蚀剂掩膜(未示出)，并对多晶硅具有选择性地蚀刻未受到构图的光致抗蚀剂掩膜保护的氮化物层的部分。通过常规的剥离工艺除去构图的光致抗蚀剂掩膜，然后，将氮化物层30中的图形转移到下面的多晶层28，形成了如图3所示的结构。通过利用一种或多种可以选择性地除去多晶硅的蚀刻工艺实现图形转移。
然后，通过沉积绝缘材料和蚀刻，在多晶硅和氮化物的材料层叠的暴露侧壁上形成绝缘衬垫32。可以在发射极基座区域中用作衬垫的绝缘材料的说明性例子包括：氧化物、氮化物和/或氧氮化物，给出氮化物的参考，例如为SiN。
在形成如图3所示的发射极基座区域26之后，通过缓冲或稀释的HF或含HF的化学试剂化学除去氧化物层24。然后，在整个结构上形成掺杂半导体层34(下文称为掺杂层34)，例如多晶硅、Si或SiGe，形成了如图4所示的结构。掺杂层34可以是这样的层，其具有可变的掺杂浓度，或者在现有技术的低温外延系统中生长的Ge组分。掺杂层34还可以这样形成，通过就地掺杂沉积工艺，或通过首先沉积多晶硅、Si或SiGe层，然后通过离子注入掺杂并退火。在本发明的优选实施例中，采用就地掺杂沉积工艺。掺杂层34的厚度通常为约20到约400nm。注意，位于基极层22的多晶体区域22p上的掺杂层34的部分形成本发明HBT的抬升外部基极。
在沉积掺杂层34之后，通过化学机械抛光(CMP)将掺杂层34平面化到氮化物层30的上表面，然后将平面化的掺杂层凹入到发射极基座区域26的上表面之下。CMP可以包括公开的多晶硅CMP工艺，例如Ahlgren等人的美国专利No.6,492,238，在此引入其整个内容作为参考。图5中示出了包括凹入的掺杂层34的结构。在图5中，凹入的掺杂层34标为34’，表示在基及层22的多晶体区域22p上形成的抬升外部基极。在本发明中用于形成抬升外部基极34’使用的凹入包括定时RIE工艺。
在基极层22的多晶体区域22p上形成抬升外部基极34’之后，在如图5所示的结构的暴露表面上沉积难熔金属层36，形成了如图6所示的结构。通过常规的沉积工艺形成难熔金属层，所述工艺包括，例如CVD、等离子体辅助CVD、溅射、原子层沉积、以及化学溶液沉积。难熔金属层36在沉积后的厚度为约4到约60nm。
这里使用的术语“难熔金属”表示一种包含金属的材料(即单质金属或金属合金)，其难于腐蚀或熔化，并在高温下与硅反应时可以形成硅化物。可以在本发明中使用的难熔金属的例子包括但不限于：Ti、Co、W、Ta、Ni及其合金。这里使用的术语“合金”指单质金属以及包括合金添加剂的单质金属的混合物。更优选的难熔金属为Ti、Co和Ni，最优选为Co。
然后，对包括难熔金属层36的结构进行退火，以形成在其最低电阻率状态的金属硅化物区域。对于其中一些单质金属，例如Ni，需要单个退火步骤，以将难熔金属层转化为低阻硅化物区域，而对于其它单质金属，例如Ti，需要第一退火步骤和第二退火步骤，第一退火步骤用于将Ti转化为高阻Ti硅化物状态，然后，第二退火步骤将高阻Ti硅化物状态转化为其最低阻状态。
第一退火步骤通常在约400℃到约700℃的温度下进行约1/2分钟到约30分钟。通常在惰性气体环境中进行退火，所述气体如He、Ar、Ne、Xe、Kr、N2或其混合气体。在本发明中可以采用单个具有或不具有保热的升温速率，或者可以采用多个具有或不具有保热的升温速率。
在第一退火期间(或在上述任一退火工艺期间)，难熔金属与抬升外部基极34’的下面部分相互作用和反应，从而形成硅化物。在相互作用和随后的反应中，消耗掉大部分难熔金属和一些抬升外部基极。例如，在图7中示出了包括金属硅化物38的结构。在图7中所示的金属硅化物38可以在或不在其最低电阻率状态。
在第一退火之后，利用例如无机酸的化学蚀刻剂除去任何没有反应的金属，形成了如图8所示的结构。注意，在本发明的该处理步骤中除去在氮化物层30上的难熔金属36。
如果需要，现在可以进行第二退火步骤，以将先前形成的金属硅化物38转化为低阻硅化物40。图9示出了在经过第二退火步骤之后形成的结构。第二退火通常在约700℃到约950℃的温度下进行约10秒到5分钟。通常在惰性气体环境下进行第二退火，所述气体如He、Ar、Ne、Xe、Kr、N2或其混合气体。在本发明中可以采用单个具有或不具有保热的升温速率，或者可以采用多个具有或不具有保热的升温速率。
当在抬升外部基极上形成硅化物(38或40)之后，在如图9所示的结构上形成隔离氧化物层42，形成了如图10所示的结构。隔离氧化物层42包括原硅酸四乙脂(TEOS)或SiO2，并且通常通过本领域的技术人员公知的常规沉积工艺形成。隔离氧化物层42的厚度可以改变，但是通常为约100到约300nm。
在提供隔离氧化物层42之后，进行氧化物化学机械抛光(CMP)工艺，如在Ahlgren等人的美国专利No.6,492,238中所公开，在此引入其整个内容作为参考，然后，在包括发射极基座区域26的区域中形成发射极区域44。尤其是，首先选择性地除去覆盖发射极基座区域26的隔离氧化物层42的部分，形成发射极区域44。这在本发明中这样地实现，利用构图的光致抗蚀剂掩膜，并蚀刻隔离氧化物层42的暴露部分，在氮化物层30上停止。在初始蚀刻步骤之后，除去构图的光致抗蚀剂掩膜，然后利用化学蚀刻剂选择性地除去暴露的氮化物层30，相比于氧化物和多晶硅，所述化学蚀刻剂对于除去氮化物具有高度选择性。该蚀刻步骤在多晶硅层30上停止。然后利用相比于氮化物对于除去多晶硅具有高度选择性的蚀刻步骤除去多晶硅层30。该蚀刻步骤在氧化物层22上停止。
然后利用化学氧化物去除(COR)工艺或类似的工艺蚀刻掉暴露的氧化物层22，所述工艺包括最小底切或基本不形成底切。在COR工艺中，使用HF和氨气的混合气体。在COR工艺中采用的HF与氨气的比值通常从1∶10到10∶1，比值2∶1更为优选。而且，本发明所采用的COR工艺在约1mTorr到约100mTorr的气压和约25℃的温度下进行。如上所述，COR工艺在绝缘衬垫32下提供最小底切或基本没有底切的区域。在COR工艺之后可以进行可选的含HF的化学清洗步骤。
在COR工艺和可选的含HF的化学清洗步骤之后，沉积并构图发射极多晶硅44，形成了如图11所示的结构。发射极多晶硅是掺杂多晶硅材料，其可以利用就地掺杂沉积工艺或沉积后进行离子注入和退火来形成。注意，发射极多晶硅与基极层22的单晶体部分22m接触。还注意，对发射极多晶硅44、基极22和集电极的掺杂可以变化，从而可以提供npn或pnp HBT，这里给出的优选例子是npn HBT晶体管。
注意，在如图11所示的结构中，在抬升外部基极上的硅化物区域40以自对准的方式向发射极44延伸，并且硅化物40表现出改进的，例如更低的电阻率特征。而且，在本发明的第一实施例中形成硅化物40，从而基本上很少或不发生结块。
如上所述，图1-11示出了在本发明的第一实施例中采用的处理步骤。在本发明的第一实施例中，在形成发射极之前形成硅化物区域。如图11所示，硅化物区域40的内边缘与绝缘衬垫32接触，绝缘衬垫32隔离了硅化物区域40和发射极44。除了上述第一实施例，本发明还提供了形成HBT结构的第二方法，所述HBT结构具有以自对准的方式向发射极44形成的外部基极硅化物(即硅化物区域40)。在本发明的第二实施例中，在形成发射极之后形成硅化物，并在T形发射极的上部之下的间隙或底切中形成所述硅化物。如在第一实施例中，抬升外部基极硅化物以自对准的方式向发射极延伸。
下面将详细描述在图12-22中所示的本发明的第二实施例。首先参考图12所示的结构。图12所示的结构包括在本发明的第一实施例的图5所示的各种部件。注意，除了在多晶硅层28和氮化物层30之间形成氧化物层29外，在第一实施例中所述的用于形成图5所示的结构的各种处理步骤都在第二实施例中使用，用于形成图12所示的结构。氧化物层29通过常规的沉积工艺形成。在图12中，所示的标号与在上文中形成图5的结构时使用的标号相同。为了清楚，将形成抬升外部基极的多晶体外部基极区域和掺杂层的部分合并到一起，并标为34’。
图13示出了在抬升外部基极34的暴露表面上形成牺牲氧化物层50之后形成的结构。通过沉积、化学机械抛光和凹入形成牺牲氧化物层50。注意，牺牲氧化物层50的厚度决定随后将要形成的硅化物区域的厚度。牺牲氧化物层50可以由臭氧TEOS或其它类似的氧化物材料构成。
在结构上形成牺牲氧化物层50以形成如图13所示的结构之后，然后沉积氮化物层52，并平面化沉积的氮化物层52，以形成如图14所示的平面结构。在如图14所示的平面结构中，结构的暴露上表面由氮化物如氮化物层30和52构成。
然后，利用氧化物层29作为抛光停止层或蚀刻停止层，通过化学机械抛光(CMP)或蚀刻，打开氮化物层。在本发明的第二实施例的该步骤之后形成的结构如图15所示。在如图15所示的结构中，现在的上表面包括位于抬升外部基极34’上的氮化物和氧化物层29。
然后，通过反应离子蚀刻或湿化学蚀刻，除去在图15中暴露的氧化物层29以及下面的发射极基座区域26的多晶硅层28，以形成如图16所示的结构。在图16中，暴露出位于单晶体22m基极区域22上的发射极基座区域26的氧化物层24。
接着，如图17所示，沉积发射极多晶硅44和氮化物覆层45，并通过光刻和蚀刻对其进行构图。在本发明的该步骤中，发射极和抬升外部基极都通过光刻和蚀刻步骤得到构图。
在形成如图17所示的结构之后，利用选择性蚀刻工艺，除去未受T形发射极44和氮化物覆层45的上部区域保护的在牺牲氧化物层50上的氮化物。在本发明的第二实施例的该步骤中使用的选择性蚀刻工艺形成了如图18所示的结构。在如图18所示的结构中，还包括通过CVD或其它类似工艺形成的隔离氮化物衬垫56。
本发明的第二实施例的下面的步骤包括化学氧化物去除(COR)工艺或等同的湿蚀刻工艺，其可以在结构中形成间隙或底切。在经过本发明的该步骤之后形成的结构如图19中所示。
接着，通过CVD或其它类似的工艺形成难熔金属，尤其是Co或W的保形层。图20示出了在形成保形层36之后形成的结构。
然后，使如图20所示的结构经过如在第一实施例中描述的退火工艺，所述退火工艺可以使难熔金属36的保形层与硅或多晶硅反应，以在抬升外部基极34’上形成硅化物区域40。在图21中示出了在退火之后形成的结构。注意，在上述提供的间隙或底切区域55中形成硅化物。
利用选择性湿蚀刻工艺除去未反应的金属，形成了如图22所示的结构。如图22所示的结构包括硅化物区域40，该硅化物区域40向HBT的发射极44自对准。硅化物的内边缘位于发射极44的上T形部分之下。
如图11或22所示的结构可以经过进一步的HBT器件处理步骤，包括器件接触形成。在本发明的两个实施例中，所得的结构包括抬升外部基极硅化物40，其以自对准的方式向发射极44延伸。具有抬升外部基极上的自对准发射极的本发明的结构降低了HBT器件的基极电阻。
尽管参考本发明的优选实施例特定地示出和描述了本发明，本领域的技术人员应该理解，在不偏离本发明的精神和范围下，可以在形式和细节上进行上述和其它变化。因此本发明不限于所述和所示的特定形式和细节，而是落入所附权利要求书的范围中。

Claims (32)

1. 一种结构，包括：
基极区，具有位于Si衬底上的单晶体区域和位于所述衬底中的沟槽隔离区域上的多晶体区域；
抬升外部基极，位于所述多晶体区域上和部分所述单晶体区域上；
硅化物区域，位于所述抬升外部基极上；以及
发射极，位于所述单晶体区域上，所述发射极与所述抬升外部基极和所述基极区的多晶体区域隔开并隔离，其中在所述抬升外部基极上的硅化物区域以自对准的方式向所述发射极延伸。
2. 根据权利要求1的结构，其中所述基极区包括Si、SiSe或其组合。
3. 根据权利要求1的结构，其中所述抬升外部基极包括掺杂半导体层。
4. 根据权利要求3的结构，其中所述掺杂半导体层包括Si或SiGe。
5. 根据权利要求4的结构，其中所述Si包括多晶硅。
6. 根据权利要求1的结构，其中所述硅化物区域包括难熔金属。
7. 根据权利要求6的结构，其中所述难熔金属是Ti、W、Co或Ni。
8. 根据权利要求1的结构，其中所述发射极包括多晶硅。
9. 根据权利要求1的结构，其中所述发射极是T形的。
10. 根据权利要求1的结构，其中所述硅化物区域位于在所述发射极的上部之下的底切区域中。
11. 一种形成高性能异质结双极晶体管的方法，该方法包括以下步骤：
在其中具有沟槽隔离区域和集电极的Si衬底上形成基极区域，所述基极区域包括在所述Si衬底上的单晶体区域和在所述沟槽隔离区域上的多晶体区域；
在所述基极区域上形成氧化物层；
在位于所述单晶体区域上的氧化物层上形成发射极基座区域；
接近所述发射极基座区域形成抬升外部基极；
在所述抬升外部基极上形成硅化物层；以及
在所述发射极基座区域中形成发射极，所述发射极与所述抬升外部基极和所述硅化物层隔开并隔离，其中在所述抬升外部基极上的所述硅化物层以自对准的方式向所述发射极延伸。
12. 根据权利要求11的方法，其中形成所述基极区域的所述步骤包括在450℃到700℃的温度下进行的外延生长工艺。
13. 根据权利要求11的方法，其中形成所述氧化物层的所述步骤包括氧化工艺或沉积。
14. 根据权利要求11的方法，其中形成所述发射极基座区域的所述步骤包括以下步骤：在所述氧化物层上沉积多晶硅层，在所述多晶硅层上沉积氮化物层，以及构图所述多晶硅和氮化物层，以在所述氧化物层上形成材料叠层。
15. 根据权利要求14的方法，还包括在所述材料叠层的暴露侧壁上形成绝缘衬垫。
16. 根据权利要求11的方法，其中形成所述抬升外部基极的所述步骤包括在所述基极区域的至少所述多晶体区域上提供掺杂半导体层。
17. 根据权利要求16的方法，其中通过就地掺杂沉积工艺形成所述掺杂半导体层。
18. 根据权利要求11的方法，其中形成所述硅化物层的所述步骤包括以下步骤：在所述抬升外部基极上形成难熔金属，并在一定温度下进行退火，以形成硅化物层。
19. 根据权利要求18的方法，其中利用单个退火步骤进行所述退火。
20. 根据权利要求11的方法，其中形成所述发射极的所述步骤包括以下步骤：选择性地除去所述发射极基座区域的部分，以针对所述基极区域的单晶体区域提供发射极开口，以及在至少所述发射极开口上形成发射极多晶硅。
21. 根据权利要求11的方法，还包括在形成所述抬升外部基极的步骤和形成所述硅化物层的步骤之间的多晶硅化学机械抛光步骤。
22. 根据权利要求11的方法，还包括在形成所述硅化物层的步骤和形成所述发射极的步骤之间的氧化物化学机械抛光步骤。
23. 一种形成高性能异质结双极晶体管的方法，该方法包括以下步骤：
提供至少包括抬升外部基极区域和发射极基座区域的结构，其中所述抬升外部基极区域包含Si，所述发射极基座区域位于基极区域的单晶体的部分上；
在所述抬升外部基极区域上形成包括牺牲氧化物层和顶部氮化物层的叠层；
除去至少所述发射极基座区域的层，以提供暴露所述单晶体基极区域的开口；
在所述开口中形成发射极；
至少在所述发射极的侧壁上形成隔离氮化物衬垫；
在所述发射极之下的区域中形成底切；
至少在所述底切上沉积保形难熔金属；以及
对所述保形难熔金属进行退火，从而所述退火使所述保形难熔金属与下面的所述抬升外部基极区域包含的Si反应，以在所述抬升外部基极上形成金属硅化物区域，所述金属硅化物区域以自对准的方式向所述发射极延伸。
24. 根据权利要求23的方法，其中通过外延生长工艺形成所述基极区域。
25. 根据权利要求23的方法，其中除去至少所述发射极基座的层的所述步骤包括：通过化学抛光或蚀刻打开所述氮化物层到达未暴露的所述牺牲氧化物层；以及通过蚀刻除去所述牺牲氧化物层，从而暴露出所述基极区域的所述单晶体部分。
26. 根据权利要求23的方法，其中所述发射极的所述形成包括：沉积发射极多晶硅和氮化物覆层；以及通过光刻和蚀刻构图所述发射极多晶硅和所述氮化物覆层。
27. 根据权利要求26的方法，其中利用所述发射极多晶硅和所述氮化物覆层构图所述抬升外部基极。
28. 根据权利要求23的方法，其中所述底切的所述形成包括化学氧化物去除工艺。
29. 根据权利要求28的方法，其中所述化学氧化物去除工艺包括用于去除氧化物的湿蚀刻工艺。
30. 根据权利要求23的方法，其中所述发射极是T形的，并且在所述T形发射极的上部之下形成所述底切。
31. 根据权利要求23的方法，其中在所述退火之后，除去未反应的保形难熔金属。
32. 根据权利要求23的方法，其中所述金属硅化物区域具有位于所述发射极的上T形部分之下的内边缘。
CNB2005100537898A 2004-03-13 2005-03-11 BiCMOS结构和在BiCMOS工艺中形成基极的方法 Expired - Fee Related CN100411190C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/708,598 US6965133B2 (en) 2004-03-13 2004-03-13 Method of base formation in a BiCMOS process
US10/708,598 2004-03-13

Publications (2)

Publication Number Publication Date
CN1667834A CN1667834A (zh) 2005-09-14
CN100411190C true CN100411190C (zh) 2008-08-13

Family

ID=34919650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100537898A Expired - Fee Related CN100411190C (zh) 2004-03-13 2005-03-11 BiCMOS结构和在BiCMOS工艺中形成基极的方法

Country Status (4)

Country Link
US (3) US6965133B2 (zh)
JP (1) JP4398394B2 (zh)
CN (1) CN100411190C (zh)
TW (1) TWI341548B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110606B (zh) * 2011-01-17 2015-08-19 上海华虹宏力半导体制造有限公司 异质结双极晶体管的形成方法及其异质结双极晶体管
CN107731730A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004013478B4 (de) * 2004-03-18 2010-04-01 Austriamicrosystems Ag Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
DE102004017166B4 (de) * 2004-04-01 2007-10-11 Atmel Germany Gmbh Verfahren zur Herstellung von Bipolar-Transistoren
US7087940B2 (en) * 2004-04-22 2006-08-08 International Business Machines Corporation Structure and method of forming bipolar transistor having a self-aligned raised extrinsic base using self-aligned etch stop layer
US7446007B2 (en) 2006-11-17 2008-11-04 International Business Machines Corporation Multi-layer spacer with inhibited recess/undercut and method for fabrication thereof
US7709338B2 (en) * 2006-12-21 2010-05-04 International Business Machines Corporation BiCMOS devices with a self-aligned emitter and methods of fabricating such BiCMOS devices
US7888742B2 (en) * 2007-01-10 2011-02-15 International Business Machines Corporation Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts
US7952165B2 (en) * 2007-01-10 2011-05-31 International Business Machines Corporation Heterojunction bipolar transistor (HBT) with self-aligned sub-lithographic metal-semiconductor alloy base contacts
US7892910B2 (en) 2007-02-28 2011-02-22 International Business Machines Corporation Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US7645666B2 (en) * 2007-07-23 2010-01-12 Infineon Technologies Ag Method of making a semiconductor device
WO2009141753A1 (en) * 2008-05-21 2009-11-26 Nxp B.V. A method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby
KR101448172B1 (ko) * 2008-07-02 2014-10-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20120313146A1 (en) 2011-06-08 2012-12-13 International Business Machines Corporation Transistor and method of forming the transistor so as to have reduced base resistance
US20130277804A1 (en) * 2012-04-20 2013-10-24 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
CN102790081B (zh) * 2012-05-22 2015-05-06 清华大学 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
CN102790079B (zh) * 2012-05-22 2015-04-15 清华大学 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
CN102790080B (zh) * 2012-05-22 2015-04-15 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102683395B (zh) * 2012-05-22 2014-10-15 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US20140073106A1 (en) 2012-09-12 2014-03-13 International Business Machines Corporation Lateral bipolar transistor and cmos hybrid technology
CN103035686B (zh) * 2012-12-20 2015-02-18 清华大学 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
US9202869B2 (en) 2013-05-09 2015-12-01 Globalfoundries Inc. Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures
US9653477B2 (en) 2014-01-03 2017-05-16 International Business Machines Corporation Single-chip field effect transistor (FET) switch with silicon germanium (SiGe) power amplifier and methods of forming
US10032876B2 (en) 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile
US9312370B2 (en) 2014-06-10 2016-04-12 Globalfoundries Inc. Bipolar transistor with extrinsic base region and methods of fabrication
US20150372099A1 (en) * 2014-06-19 2015-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide formation using a spike annealing process
US10431654B2 (en) * 2015-06-25 2019-10-01 International Business Machines Corporation Extrinsic base doping for bipolar junction transistors
US9761608B1 (en) * 2016-08-15 2017-09-12 International Business Machines Corporation Lateral bipolar junction transistor with multiple base lengths
US10818772B2 (en) 2018-04-24 2020-10-27 Globalfoundries Inc. Heterojunction bipolar transistors with an inverted crystalline boundary in the base layer
CN109065452A (zh) * 2018-07-25 2018-12-21 深圳市南硕明泰科技有限公司 一种晶体管及其制作方法
CN109817522B (zh) * 2019-01-31 2022-06-21 上海华虹宏力半导体制造有限公司 锗硅异质结双极型三极管器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1042450A (zh) * 1988-10-31 1990-05-23 国际商业机器公司 异质结双极晶体管
US6100152A (en) * 1998-08-31 2000-08-08 U.S. Philips Corporation Method of manufacturing a semiconductor device with a fast bipolar transistor
CN1381901A (zh) * 1996-10-11 2002-11-27 三星电子株式会社 互补双极晶体管及其制造方法
US6642553B1 (en) * 1998-09-21 2003-11-04 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh. Bipolar transistor and method for producing same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808548A (en) * 1985-09-18 1989-02-28 Advanced Micro Devices, Inc. Method of making bipolar and MOS devices on same integrated circuit substrate
US5144403A (en) * 1989-02-07 1992-09-01 Hewlett-Packard Company Bipolar transistor with trench-isolated emitter
US5017990A (en) * 1989-12-01 1991-05-21 International Business Machines Corporation Raised base bipolar transistor structure and its method of fabrication
EP0452720A3 (en) * 1990-04-02 1994-10-26 Nat Semiconductor Corp A semiconductor structure and method of its manufacture
US5106767A (en) * 1990-12-07 1992-04-21 International Business Machines Corporation Process for fabricating low capacitance bipolar junction transistor
JP2630237B2 (ja) * 1993-12-22 1997-07-16 日本電気株式会社 半導体装置及びその製造方法
US5455189A (en) * 1994-02-28 1995-10-03 National Semiconductor Corporation Method of forming BICMOS structures
US5439833A (en) * 1994-03-15 1995-08-08 National Semiconductor Corp. Method of making truly complementary and self-aligned bipolar and CMOS transistor structures with minimized base and gate resistances and parasitic capacitance
JPH07335773A (ja) * 1994-06-10 1995-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
EP0709894B1 (en) * 1994-10-28 2001-08-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno High-frequency bipolar transistor structure, and related manufacturing process
US5541121A (en) * 1995-01-30 1996-07-30 Texas Instruments Incorporated Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
JPH08306700A (ja) * 1995-04-27 1996-11-22 Nec Corp 半導体装置及びその製造方法
EP0766295A1 (en) * 1995-09-29 1997-04-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process for forming a high frequency bipolar transistor structure comprising an oblique implantation step
FR2756104B1 (fr) * 1996-11-19 1999-01-29 Sgs Thomson Microelectronics Fabrication de circuits integres bipolaires/cmos
JP3366919B2 (ja) * 1997-06-27 2003-01-14 エヌイーシー化合物デバイス株式会社 半導体装置
FR2779573B1 (fr) * 1998-06-05 2001-10-26 St Microelectronics Sa Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication
FR2804247B1 (fr) * 2000-01-21 2002-04-12 St Microelectronics Sa Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes
US6492238B1 (en) * 2001-06-22 2002-12-10 International Business Machines Corporation Bipolar transistor with raised extrinsic base fabricated in an integrated BiCMOS circuit
FR2854494A1 (fr) * 2003-05-02 2004-11-05 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire
US7087940B2 (en) * 2004-04-22 2006-08-08 International Business Machines Corporation Structure and method of forming bipolar transistor having a self-aligned raised extrinsic base using self-aligned etch stop layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1042450A (zh) * 1988-10-31 1990-05-23 国际商业机器公司 异质结双极晶体管
CN1381901A (zh) * 1996-10-11 2002-11-27 三星电子株式会社 互补双极晶体管及其制造方法
US6100152A (en) * 1998-08-31 2000-08-08 U.S. Philips Corporation Method of manufacturing a semiconductor device with a fast bipolar transistor
US6642553B1 (en) * 1998-09-21 2003-11-04 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh. Bipolar transistor and method for producing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110606B (zh) * 2011-01-17 2015-08-19 上海华虹宏力半导体制造有限公司 异质结双极晶体管的形成方法及其异质结双极晶体管
CN107731730A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107731730B (zh) * 2016-08-12 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
JP4398394B2 (ja) 2010-01-13
TW200539262A (en) 2005-12-01
US20050199908A1 (en) 2005-09-15
US7390721B2 (en) 2008-06-24
US6965133B2 (en) 2005-11-15
JP2005260239A (ja) 2005-09-22
US7696034B2 (en) 2010-04-13
TWI341548B (en) 2011-05-01
US20080268604A1 (en) 2008-10-30
US20060017066A1 (en) 2006-01-26
CN1667834A (zh) 2005-09-14

Similar Documents

Publication Publication Date Title
CN100411190C (zh) BiCMOS结构和在BiCMOS工艺中形成基极的方法
US7615457B2 (en) Method of fabricating self-aligned bipolar transistor having tapered collector
US8048734B2 (en) Bipolar transistor and method for making same
US6972443B2 (en) Structure and method of forming a bipolar transistor having a self-aligned raised extrinsic base using link-up region formed from an opening therein
CN101432892B (zh) 双极型互补金属氧化物半导体技术中形成集电极的方法
US7087940B2 (en) Structure and method of forming bipolar transistor having a self-aligned raised extrinsic base using self-aligned etch stop layer
JP2002252230A (ja) ヘテロ接合バイポーラトランジスタ
US20050104127A1 (en) Bipolar transistor, BiCMOS device, and method for fabricating thereof
US6777302B1 (en) Nitride pedestal for raised extrinsic base HBT process
US7358132B2 (en) Self-aligned bipolar semiconductor device and fabrication method thereof
CN100452426C (zh) 半导体器件及其制造方法
US7534680B2 (en) Bipolar transistor, BiCMOS device, and method for fabricating thereof
US20030107051A1 (en) Super self -aligned heterojunction biplar transistor and its manufacturing method
EP4310914A1 (en) Semiconductor device with monocrystalline extrinsic base region and method of fabrication therefor
US7645666B2 (en) Method of making a semiconductor device
JP3456864B2 (ja) 半導体装置及びその製造方法
EP4216280A1 (en) Vertical bipolar transistors on soi substrates with the collectors in the buried oxide
JPH0461344A (ja) 半導体装置の製造方法
JPH09205099A (ja) バイポーラトランジスタおよびその製造方法
JP2003229430A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813

Termination date: 20190311

CF01 Termination of patent right due to non-payment of annual fee