CN1042450A - 异质结双极晶体管 - Google Patents

异质结双极晶体管 Download PDF

Info

Publication number
CN1042450A
CN1042450A CN89107517A CN89107517A CN1042450A CN 1042450 A CN1042450 A CN 1042450A CN 89107517 A CN89107517 A CN 89107517A CN 89107517 A CN89107517 A CN 89107517A CN 1042450 A CN1042450 A CN 1042450A
Authority
CN
China
Prior art keywords
electrode
layer
emitter
base
small size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN89107517A
Other languages
English (en)
Other versions
CN1034703C (zh
Inventor
查克拉巴尼·盖詹·詹姆布特长
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1042450A publication Critical patent/CN1042450A/zh
Application granted granted Critical
Publication of CN1034703C publication Critical patent/CN1034703C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种异质结双极晶体管技术，包括在一埋层电极层上较大面积的基极电极层上提供一较小面积的电极，在该较小面积电极的一部分上形成一凸出物，以它作为掩膜能够将基极外部区域转变成高电导率区，并且有助于基极接触金属的剥离过程，以使得基极接触金属与较小面积电极之间的距离十分接近。

Description

本发明涉及具有高性能、高微型化和高器件集成度的异质结双极晶体管。
请参照1988年8月31日提交的、系列号为238、830的美国申请，该申请涉及双极晶体管集成电路技术。
在双极晶体管技术领域中，由于高频率性能、高微型化和高器件集成度的不断发展，使得在晶体管的设计中，每改善其中一个参数，都会导致另一个参数变坏。
在异质结双极晶体管中特别是这样。异质结双极晶体管是由化合物半导体材料以叠层中阵列的形式制成的，往往由于制造过程中的工艺技术而限制了所要求的器件结构特征的可行性和可再现性。在这种结构中，需要对材料腐蚀工艺过程的精确性和淀积后材料布局的精确性这两个能力之间的制约进行权衡。因为，若要容忍並适应这些制约，就要影响器件的性能、微型化和再生产性。器件的结构和制造这种器件的材料对于再生产能力来说都是重要的。
在文献中已报导了三种具有高性能的异质结双极晶体管结构和有关的方法。所有这三种结构都是在较大面积的材料层上形成外延发射极的，这些材料层在随后的成形和适当的变换中成为器件的基极和集电极。
在1985年IEEE IEDM Proceedings第328-331页中描述的结构和方法中提及一种A1GaAs/GaAs异质结双极晶体管，其中，外延的N-A1GaAs-N+GaAs发射极形成在大面积p+A1GaAs基区之上，发射极的侧壁被一侧壁绝缘层所覆盖，该绝缘层起到对准基极接触部件的作用。在制造过程中需要特别小心，以使得在反复进行基极金属的剥离时不发生短路。另外，在无自然中断（natural    stop）地用腐蚀剂进行的腐蚀操作中也需要特别小心。
在1986年11月的IEEE    Electron    Device    letters，Vol    EDL-7No.11第615-617页中描述的结构和方法中，依靠对准操作，将发射极接触安排在外延发射极电极的内侧。这种结构需要容忍对于对准的精确度的限制，因此，发射极的面积要大些。这样做本身就导致基区有较大的本征电阻。在这些条件下，这种结构的发射极-基极和集电极-基极间的电容也比较大。
在1986年12月的IEEE Electron Device letters，Vol.EDL-7№12第694-696中描述的结构和方法中，AuGe被用作湿法腐蚀的抗蚀层，并且也被用作发射极接触，该发射极接触的突出部分在基极接触的淀积过程中起到控制基极接触与之相接的作用。这种结构和方法受到四种限制，它们会影响器件的重复生产性和性能。金合金在腐蚀中需要很细心，在湿法腐蚀中，要将GaAs腐蚀掉1000A°、Al GaAs腐蚀掉2000A°，並在p型GaAs层腐蚀到1000A°时停止，这是很难控制的，正如所说的，基极没有保证基区的外部变成较高电导率来减少基极电阻。如果这样一种p+外基区的变化是经离子注入得到的，则将不能进行相继的注入退火，这是因为AuGe合金的存在对温度产生了制约。在采用常规的接触孔腐蚀和绝缘方法时，发射极面积不得不做得足够大，以适应淀积互连线的需要。
随着这种技术的发展，对于器件的性能来说，重要的是要使电学器件的电阻和电容参数尽可能小，並采用那些工艺参数以使得能采用自然停止和避免材料浪费的技术。
本发明为发射区、基区和集电区的各区电阻提供控制，并且能够通过为上部或者发射极电极的结面积确立器件的设计面积来控制发射极-基极结和集电极-基极结的面积。其余的区域，也就是基极电极所占用的区域被转变成具有高电导率的材料。
图1至10示出在制造本发明的异质结双极晶体管梯形凸出发射极的过程中形成的中间结构和最终结构。
图1示出最初的衬底及衬底上的各外延层。
图2、3和4分别示出在制造梯形凸出发射极的过程中形成的抗蚀剂、外延层和最终形状。
图5示出由梯形凸出发射极提供的基极离子注入和基极接触对准的控制。
图6示出由梯形凸出发射极控制的基极接触金属化区域。
图8示出钝化层和平面化层的应用。
图9示出梯形发射区凸出物顶部在形成平面金属化区域时的作用。
图10示出完成的异质结双极晶体管结构。
图11至19示出在制造本发明的异质结双极晶体管侧壁淀积发射极凸出物的过程中形成的中间结构和最终结构。
图11为层状的初始材料。
图12和13示出在生长发射极结构过程中形成的中间结构。
图14和15示出在制造侧壁淀积凸出发射极结构的过程中形成的中间结构。
图16示出外基区、集电极接触和隔离区的形成情况。
图17示出基区接触和平面化导引物的金属化。
图18示出平面化层和绝缘层。
图19示出完成的异质结双极晶体管。
图20至28示出在制造本发明的异质结双极晶体管顶部淀积凸出发射极的过程中形成的中间结构和最终结构。
图20为层状的初始材料。
图21和22示出形成顶部淀积发射极结构时的中间结构。
图23示出外基区、集电极接触和隔离区。
图24示出外基区接触和平面化导引物的金属化。
图25、26和27示出形成平面结构的中间结构。
图28示出完成的异质结双极结构。
由于目前集成电路技术领域中采用的异质结双极晶体管大多数包括埋层集电极和暴露的发射极，因此，就描述这种结构。然而，从发展的眼光看，本领域普通技术人员都很清楚：发射极和集电极的作用是可以互换的。
在一个集成电路中，不仅要提供最终结构中的高性能和高微型化，而且还要保证工艺对制造中间结构的接受能力。
本发明的结构原则是：发射极电极位于基极电极之上，而基极电极本身又位于集电极电极之上，其中，发射极与基极形成一个结，并且具有如下特征：
发射极-基极结的面积就是为形成晶体管器件所设计的面积，
发射极与能凸出在发射极-基极结之上，並与其隔开一段距离的凸出场联成一体，发射极-基极结横向延伸，其轮廓与层上基极的外部部分相吻合，该凸出物在侧壁和顶部之间有一凸缘，
基极层的内部部分被限定在发射极-基极结与集电极-基极结的面积之间，基极层的外部部分具有很高的电导率，
一平面绝缘层在由发射极凸出物顶部建起的高台上延伸，
基极接触有两个部分，第一部分位于外基区之上，第二部分位于隔离区之上。
该结构原则具有几种与之相关的制造方法。发射极凸出物首先作为离子注入的掩膜，它使得发射结面积之外的基极层部分转换成高电导层。该凸出物还为提供一个实用的“剥离”凸缘而作为可靠的和可重复的隔离点，使得外基极的金属接触能够非常靠近发射极。此后，位于凸出物之上的金属层残留物作为绝缘层平面化的导引物，这层平面化的绝缘层形成了支撑由各自的接触连接基极和集电极的总体导线的平面。
本发明的特征将结合三种不同的异质结双极结构的制造加以描述。
第一种结构中采用了梯形凸出发射极，结合图1至10描述。
第二种结构中采用了侧壁淀积的凸出发射极，结合图11至19描述。
第三种结构中采用了顶部淀积的凸出发射极，结合图20至28描述。
在图中除了参考标号之外，还有对材料和导电类型的标示，以利于以下的说明。对于本领域普通技术人员来说，这点是清楚的，即，在两维的剖面图中示出的相分离的元件，从结构的第三维看事实上为一单个的元件。
参照图1，首先提供一个化合物半导体结构，和本领域标准技术一样，它是由重叠放置在具有缓冲层的衬底上的集电极和基极层组成的。图1所示的结构是采用本技术领域中常规的分子束外延（MBE）或者金属有机化学汽相淀积（MOCVD）技术逐层形成的。
在半绝缘（SI）GaAs衬底1上生长一层厚度为0.5微米量级的GaAs缓冲层，以减少衬底1中缺陷的影响。在缓冲层2之上生长一层厚度为0.5至1微米量级的n+GaAs层3。在层3上生长一层厚度约为0.2微米的n型A1GaAs层4，在层4上生长一层厚度约为0.15微米的p型GaAs层5。
下面，参照图2、3和4说明梯形凸出发射极结构和制造过程。在图2中，按照本发明，在层5的表面6上淀积一层SiO27，在层7上形成开孔8，开孔8中表面6所暴露的部分其尺寸由所设计的器件的电特性决定。层7约为3500 厚，开孔8的侧壁9提供了一个约为60°的斜面。这个斜度可以由如下方法获得：首先在用于光刻的抗蚀剂上形成一个类似的斜度，然后将显影后的抗蚀剂放在较高温度下回流，再通过对二氧化硅和抗蚀剂具有相同刻蚀速度的CF4反应离子刻蚀，使抗蚀剂上的斜度复制在下层的氧化层7上。开孔的形成参数这样安排，以使得开孔8底部的表面6的暴露面积为器件中发射极所设计的面积。
接下来，可参见图3，在表面6和整个层7之上外延生长一层厚度约为0.1微米的n型AlGaAs层10，然后，在层10之上外延生长一层厚度约为0.4微米的n+GaAs层11，层11与层10形状相似。
下面参照图4，采用例如化学/机械抛光，离子研磨或反应离子刻蚀等技术去除层7之上的那部分层11和层10。尤其在采用离子研磨或反应离子刻蚀技术时，可以首先覆盖一层例如聚酰亚胺这样的平面化材料。在将SiO2层7之上的层11和10去除之后，使用例如稀释的HF酸将层7本身去除掉。这个操作之后，就得到了图4所示的结构。梯形凸出的发射极的发射极-基极结是在层5的表面6的一部分上通过外延形成的，该表面6的一部分在层7去除之前就是开孔8所在的位置。
下面参照图5进行说明，图5示出梯形凸出发射极的特征示意图。在图5中，除了发射极-基极结是设计的面积之外，凸出部分13使得区域14和15能够通过离子注入进行的垂直杂质引入操作而转化成高电导率层，例如p+层，采用例如镁作为杂质。区域16接近发射结12，但与发射结12隔开大约0。2微米。
由图5所示的梯形凸出发射极所获得的其它优点还有：梯形形状带来的尖锐凸缘18为后序的剥离金属化操作提供了一个清晰的分界面;另外，简单地靠可以控制的层7的厚度（在图2所示步骤中形成的）就可得到在后序的平面化操作中所采用的发射极高度。
当垂直杂质引入操作为本技术领域中熟知的离子注入技术时，进行退火操作，对临界尺寸和杂质颁布的有害影响最小。
在图6至10中描述了器件的金属化和绝缘层。
在图6所示的结构中，应用常规的光刻技术形成隔离区20和21以及集电极接触22。对区域20和21可以采用硼离子注入形式。当采用离子注入技术时，经常可能将所有的退火（包括对外基区14和15、绝缘区20和21以及集电极接触22的退火）都集中到同一温度过程中进行。
参照图7说明外基区上基极接触和发射极上平面化导引物（guide）的形成情况。应用适当的、本领域熟知的光刻和剥离技术，形成与外基区的接触23和24以及发射极25的金属覆盖层，例如，可采用0.2微米厚的Au/Mn层覆盖在发射极上得到上述金属覆盖层。按照本发明，在将金属淀积到外基极和发射极上时，发射极梯形凸出的形状限制了外基区的接触23和24的横向延伸，使得它们很接近发射极，但又与之隔开。在剥离操作中，凸缘18使基极接触23和24与发射极平面导引物25之间有一个所需要的、清晰的间隙。基极接触23和24可以按需要向远离发射极的方向横向延伸，包括如图所示那样覆盖住隔离区21的一部分。
按照本发明，如图7所示那样完成的结构有这些优点：有利于与阵列接触或者有利于提供总体导线，这种操作通常是大面积的淀积工序。
下面参照图8说明带有内设的平面化导引中止端的绝缘化和平面化情况。在整个结构上形成一层二氧化硅26，然后用涂覆方法将一层平面化材料（例如聚酰亚胺）27覆盖在层26之上，以使其达到总的高度。对绝缘层26的电绝缘特征进行选择，并且要选择绝缘层和平面化材料具有相同的刻蚀速率。
图9所示出的结构为互连线提供了一个平的表面，参照图9，通过本技术领域中常规技术，如化学和/或机械抛光、离子研磨和溅蚀，将层26和层27腐蚀到平面28。在这步工艺中，区域25起到将水平面建立在发射极顶部的导引物作用。
图10中示出完成了的器件，其中，在平面28上采用标准的光刻-腐蚀技术，分别形成集电极和基极接触所用的接触通路29和30，然后通过光刻和金属淀积，分别形成发射极
Figure 891075178_IMG3
基极和集电极的总体导线接触31、32和33。这时，由于平面28位于发射极的顶部，所有的接触都位于同一水平面28之上，使总体导线增加了简便性和可靠性，并且由于两部分基极接触结构23和32的位置具有灵活性，可使基极接触32远离发射极31。
以下参照图11至19，其中采用了侧壁淀积的凸出发射极结构。图中使用的标号与前述图中的相同。
在图11中采用初始的单晶化合物半导体，其层1至层5与图1所示的结构相同。在图11中一层厚度约为3500
Figure 891075178_IMG4
的SiOx35淀积在层5之上。
图12中，通过光刻和采用例如CF4的反应离子刻蚀（RIE），形成窗口36，其尺寸为所要制造的器件的发射极-基极结的面积。
如图13所示，在层5暴露在窗口36中的那部分外延生长本技术领域中常规的两层发射极结构。这可以由分子束外延来实现，在层5上生长一层厚度为0.1微米的n-Al    GaAs外延层37，然后再在层37上生长一层厚度为0.45微米的n-GaAs外延层38。然后腐蚀层35的表面，使n-GaAs（38）暴露出一部分侧壁，其凸出高度39约为0.2微米。
通过化学汽相淀积，在层35表面上淀积一层SixNy，其厚度与高度39的大小近似相等，然后用反应离子刻蚀（RIE）从表面去除SixNy，留下如图14所示的侧壁淀积凸出部分40。
采用稀释的HF的湿法腐蚀或者各向同性的等离子刻蚀去除整个SiOx层35，结果，如图15所示，仅留下由外延层37和38以及侧壁淀积的凸出物40组成的发射极结构。
参照图16，应用成形后的抗蚀剂层形成集电极接触通路22，以供通过其进行n+杂质注入（例如硅）。然后，采用另一光致抗蚀剂图形层作掩膜，注入p+杂质，例如Be或Mg，形成p+外基区14和15，凸出物40确定了与发射极相邻的区域14和15的内侧边界。接着进行热退火过程以激活全部注入离子。然后注入硼，形成隔离区20和21，並退火。
下面参照图17，通过光刻金属蒸发技术，形成一厚度约为0.2微米的AuMn金属层，然后，经过剥离，形成互相隔开的外基极接触23和24以及平面化导引物25。在剥离过程中，层37和38的高度以及凸出物40形成的凸缘确保金属层被清楚地隔开。
下面参照图18，利用化学汽相淀积之类的技术在整个结构之上淀积一层厚度约为0.6微米的绝缘层26，例如SiOx层。然后形成平面化材料层27，例如聚酰亚胺。然后用RIE刻蚀层26和27，直到露出金属平面化导引物25为止。
采用化学/机械抛光，离子研磨或溅蚀技术，将金属层25、SixNy凸出物40、材料层26、27和层38的顶部同时去除，以形成平面。当凸出物40被去除后，层38减薄了。
参照图19，图中示出最终结构，其中刻蚀的结果产生了一平的表面28，利用光刻和RIE技术，分别形成集电极和基极接触孔29和30。然后利用光刻和金属淀积（例如AuGeNi）分别形成发射极、基极和集电极接触31、32和33，並通过剥离技术限定其轮廓。最终的结构具有图10所述结构的全部优点。
在图20至28中，结合顶部淀积的凸出发射极描述本发明。该发射极的层生长在初始晶片的一部分上。为有利于以下的说明，采用了相同的标号、典型的材料以及导电类型。
在图20中，采用MOCVD或MBE方法生长最初的化合物半导体多层晶体，其中，在半绝缘GaAs衬底1上连续生长厚度约为0。5微米的GaAs缓冲层2、厚度约为0。5～1微米的n+-GaAs下集电极层3、厚度约为0。2微米的n-Al GaAs集电极层4、厚度约为0。15微米的p-GaAs基极层5，厚度约为0。1微米的n-Al GaAs第一发射极层41和厚度约为0。4微米的n+-GaAs第二发射极层42。应用化学汽相淀积法淀积一层厚度约为2500 的SiOx层43。
参照图21，将层42和43除去，仅留下一个岛，这个岛的面积为所要制造的器件的发射极设计面积。腐蚀是这样进行的：采用光刻法在抗蚀剂上开窗口，然后用CF4RIE腐蚀SiOx层43，用CC12F2-He RIE刻蚀n+GaAs层。
参照图22，在腐蚀n+GaAs层42时，调节等离子的条件使得对表面44的腐蚀更容易些。这样，在层43上形成下边缘45，结果提供了一个凸出物，凸出的尺寸达0。2微米。
下面参照图23说明外基区、集电极接触孔以及隔离区的形成情况。
应用光刻胶图形层（未示出）作为掩膜进行多能量的离子注入，例如，注入硅，以提供n+集电极接触通路22。
然后应用另一光刻胶图形层（未示出）作为掩膜来进行离子注入，例如，注入Be或Mg，以形成p+外基区46和47。注入深及层41和基极层5，直到集电极层4。用具有凸出物45的层43作为掩膜来限定p+外基区46和47的边缘48和49。
在最终结构中要求设置边缘48和49，以使在后序工艺中形成的外基区的金属接触不会延伸超出边缘48和49。这种延伸是通过与激活注入离子的加热过程分开的或作为该过程一部分的p+杂质扩散而产生的，这一加热过程使边缘48和49横向向发射极移动。移动量级约为0。1微米，或者说达到0.2微米的凸出物的一半。在离子注入过程中使晶片摇动（tilting），可以产生同样的效果。
在对外基区离子注入进行退火之后，应用另一掩膜进行离子注入，例如注入硼，以形成隔离区20和21，然后再进行退火。
下面参照图24，给外基极46和47提供金属接触，同时也给作为平面导引物的层43提供金属接触。这可以通过应用剥离光刻技术和金属淀积（例如淀积厚度为0.25微米的AuMn）来得到。在剥离操作中，金属层将靠凸出物45的凸缘和层42的高度而被清楚地分开。在最后得到的结构中，外基极接触23和24以及平面导引物50都在原位，而外基区边缘48和49则在上述的加热过程中向着发射极方向移动。
在图25中，形成一层化学汽相淀积的SiOx绝缘层26，其厚度约为5000
Figure 891075178_IMG6
，然后，再形成一层平面化材料（例如聚酰亚胺）层27。
在图26中，应用RIE技术（例如CF4RIE）将层27和26以同样的速率刻除，直到平面导引物50露出为止。
平面导引物50提供了一个标示，在此处改变腐蚀技术，使得能去除导引物50和层43，直至发射层42的顶部。这种结构示于图27中，其中，绝缘层26具有一个与发射极层42齐平的表面51，这就为总体互连线提供了一个平坦的表面。
如果有足够的控制能力，就可以对从图25到图27中所有的刻蚀过程采用相同的刻蚀技术。在去除金属平面导引物50和层43时，可以采用化学/机械抛光、溅蚀或者离子研磨技术。
接着，通过光刻和CF4RIE技术，为基极和集电极开出窗孔52和53，然后分别淀积发射极、基极和集电极接触31、32和33，再进行烧结加热过程得到金属合金，以形成图28的结构。
这里所描述的是一个异质结双极晶体管结构，其中所有的电阻和电容特性是可以控制的，并且给出了得到该结构的三种方法。

Claims (25)

1、一种双极型晶体管，其中的化合物半导体中，有一暴露的基极层表面，该基极层位于一埋层之上，并与埋层形成p-n结，在所说暴露的基极层表面上有一小面积外延电极，该电极与所说的基极层形成p-n结，所说的外延电极相对于所说暴露的表面在垂直方向上延伸一段距离，其中间制造产品的特征在于：
所说的外延电极在与所说的暴露表面隔开的那部分有一凸出部分，
所说的凸出部分的横向延伸范围比所说电极与所说的暴露层相接触的横向范围超出一特定距离，以及
所说的基极层具有一高电导率区，所说的高电导率区被与所说的外延电极相接触的所说的基极所围绕，该高电导率区终止于所说的外延电极附近，并与所说的外延电极至多相距所说的特定距离。
2、根据权利要求1的双极型晶体管，其中，所说的外延电极为所说晶体管的集电极电极，所说的埋层是所说晶体管的发射极电极。
3、根据权利要求1的双极型晶体管，其中，所说外延电极为所说晶体管的发射极电极，所说的埋层是所说晶体管的集电极电极。
4、根据权利要求3的双极型晶体管，其中，所说的凸出部分是由所说的发射极电极形成的，该电极的形状为梯形，其较小的平行边与所说的基极相接触。
5、根据权利要求3的双极型晶体管，其中，所说的凸出部分是淀积在所说发射极电极的纵侧面的材料。
6、根据权利要求3的双极型晶体管，其中，所说的凸出部分是由位于所说的发射极的两层外延层体上並横向延伸超出所说两层外延层体竖直侧面的单独材料层形成的。
7、一种异质结双极晶体管，其特征在于：包括一化合物半导体单晶体，
所说的单晶体具有一较大面积的基极电极层，该基极电极层与埋层电极层形成P-n结，在所说的基极电极层的另一侧有一较小面积的外延电极，该电极与所说的基极电极层形成P-n结，
所说的基极电极层具有一高电导率的外基极部分，该外基极部分围绕着所说的较小面积电极P-n结四周，并与之四周相近但又相隔一特定距离，从而确定了内基极电极的面积和基极电极与埋层电极的P-n结面积，
所说基极层的外基极部分上的金属接触距所说的较小面积电极有一特定距离，
所说的单晶体中有一隔离区，该隔离区至少延伸穿过所说的埋层，
围绕着较小面积电极有一绝缘层，该绝缘层覆盖整个金属接触，并有一与所说的较小面积电极齐平的平表面，以及
位于所说平表面上的接触元件为所说的较小电极、金属接触和埋层电极提供各自的电连接。
8、根据权利要求7的晶体管，其中，所说的较小面积的电极为发射极。
9、根据权利要求8的晶体管，其中，所说发射极的形状为梯形。
10、根据权利要求8的晶体管，其中，所说的基极电极层为p型A1GaAs，所说的埋层为n型A1GaAs，所说的发射极由第一层与基极相连的n型A1GaAs和第二层远离所说的基极层的n+-GaAs组成。
11、一种化合物半导体的双极晶体管的制造工艺，其中，在较大面积基极电极层的一侧与埋层电极层形成P-n结，在所说基极电极层的另一侧与较小面积的电极形成P-n结，其特征在于包括下述步骤：
在较小面积电极与所说的P-n结隔开一段距离的部位上提供一凸出物，
所说的凸出物赋予如下综合特性：至少在相对于所说的基极层垂直进行的电导率转换和金属淀积操作中的一个过程中为所说的基极层提供掩膜，
在淀积的材料的剥离隔离工序中，在形状上提供凸缘类型方向的变化，以及
在垂直于所说的基极层进行的刻蚀操作中提供纵向距离上的工艺导引物。
12、根据权利要求11的制造工艺，其中，所说的电导率的转换是通过离子注入来实现的。
13、根据权利要求11的制造工艺，其中，所说的凸出物由所说的较小面积电极的梯形结构产生。
14、根据权利要求11的制造工艺，其中，所说的凸出物为淀积在所说的较小面积电极的垂直侧面上的材料。
15、根据权利要求11的制造工艺，其中，所说的凸出物为延伸到所说较小面积电极的侧面之外的沉积层。
16、一种单晶化合物半导体的异质结双极晶体管的制造工艺，其中，较大面积的基极电极层的一侧与埋层电极层形成P-n结，所说基极电极层的另一侧与较小面积的电极形成P-n结，其特征在于下述步骤：
提供一多层单晶体，该单晶体至少有一与所说的埋层电极层形成P-n结的基极层，并且在所说基极层上形成一与之形成P-n结的较小面积电极，
所说的形成步骤包括在较小面积电极与所说基极层在垂直方向隔开一段距离的部位上形成凸出物，
所说的凸出物横向延伸，超出所说的较小面积电极P-n结一特定距离，
将围绕所说较小面积电极的基极层转变成高电导率层，在所说的转变过程中，所说的凸出物作为掩膜来限定所说基极层转变区域的轮廓，使其接近所说较小面积电极P-n结又与之隔开一特定距离，
在所说基极层的转变部分和所说较小面积电极上淀积一层金属，
将所说基极层的转变部分和所说较小面积电极上的金属部分分开，
围绕所说较小面积电极加一绝缘层，
在所说的绝缘层上覆盖一层平面化材料，
一起腐蚀所说平面化材料和所说绝缘层，直至绝缘材料的平表面与所说的较小面积电极的顶部的平面齐平，以及
在所说的平表面上，为所说较小面积电极、所说基极的转变部分上的金属，以及所说埋层电极各加一分开的金属接触与每一电极实现电连接。
17、根据权利要求16的制造工艺，其中，所说的较小面积电极为所说晶体管的发射极，它的第一、第二外延生长层为半导体材料。
18、根据权利要求17的制造工艺，其中，所说的第一、第二发射极层通过掩膜上的窗孔生长，与所说基极层相接触。
19、根据权利要求18的制造工艺，其中，所说掩膜上的窗口有一斜的侧面，在所说掩膜不与所说基极层相接触的那一侧具有较大的窗口，从而提供了一梯形形状。
20、根据权利要求18的制造工艺，其中，所说的凸出物是通过在所说的发射极侧面的最上部分所淀积的材料设置的。
21、根据权利要求17的制造工艺，其中，所说的发射极是通过在所说的多层单晶体上形成第一和第二发射极层、并腐蚀掉所说的较小面积之外的所有层而形成的。
22、根据权利要求21的制造工艺，其中，所说的凸出物是在所说的发射极上淀积一层凸出部分而形成的。
23、一种制造异质结双极晶体管的工艺，其特征在于下述步骤：
提供一至少在n型A1GaAs集电极上具有一p型GaAs基极层的衬底，
在所说基极层的一部分上形成一倒置梯形形状的发射极，所说发射极包括一与所说基极层相接触的n型A1GaAs的下层桶状结构和n+GaAs的填充结构，
用所说发射极作掩膜，淀积一层导电材料，以形成对所说的外基极的欧姆接触，
形成与所说发射极的上表面齐平的平面绝缘层，在所说的平面绝缘层上为所说发射极、外基极和集电极形成一层与特定的电极相连接的欧姆导线连接。
24、一种异质结双极晶体管的制造工艺，其特征在于下述步骤：
提供一GaAs衬底，至少在该衬底上依次提供一n+GaAs层、n型A1GaAs层、p型GaAs层、n型A1GaAs层、n+GaAs层和第一绝缘层，
进行图形处理，使所说的第一绝缘层和n+GaAs层形成微米尺寸的小岛区，
通过侧边腐蚀，减小所说的小岛区上的所说的n+GaAs层的面积，留下一个所述第一绝缘层的凸出部分，
用所说第一绝缘层作掩膜，将p+掺杂剂离子注入到所说的n型A1GaAs和p型GaAs层中，以形成所说的晶体管的高电导率外基区。
通过用所说第一绝缘层作掩膜淀积一层所说的金属，为所说的外基区提供金属欧姆接触，
在如此得到的结构上形成第二绝缘层，
进行平面化工艺，使其表面与所说的小岛区域中所说n+GaAs的上表面齐平，以及
在所说平面化表面上提供与所说小岛区中的n+GaAs，所说外基极，以及所说基极之下的n型A1GaAs相连的电连接元件。
25、一种异质结双极晶体管的制造工艺，其特征在于下述步骤：
提供一GaAs衬底，该衬底至少在n型A1GaAs集电极层上有一p型GaAs基极层，所说基极层被第一绝缘层所掩蔽，在所说绝缘层上具有一窗口，
在所说的窗口处形成包括n型GaA1As第一层和n+GaAs第二层的发射极，所说第二层凸出于在所说的第一层之上，
在所说凸出的第二发射极层上设置侧壁凸出物，
用所说凸出物作掩膜，在所说的p型GaAs中形成一外基极，以所说的凸出物作掩膜可以限定与所说发射极相邻的外基区的边缘，
在所说外基区之上和所说发射极n+GaAs第二层之上设置淀积一金属层，
通过剥离工艺，将在所说外基极上淀积的金属同在所说发射极上淀积的金属分开，
在如此得到的结构上形成第二绝缘层，
通过平面化工艺，得到一由所说第二绝缘层和所说发射极构成的平表面，以及
在所说的平面化表面上提供与所说发射极所说外基极和所说集电极相连的电连接元件。
CN89107517A 1988-10-31 1989-09-27 异质结双极晶体管 Expired - Fee Related CN1034703C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/264,428 US4935797A (en) 1988-10-31 1988-10-31 Heterojunction bipolar transistors
US264,428 1988-10-31

Publications (2)

Publication Number Publication Date
CN1042450A true CN1042450A (zh) 1990-05-23
CN1034703C CN1034703C (zh) 1997-04-23

Family

ID=23006034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN89107517A Expired - Fee Related CN1034703C (zh) 1988-10-31 1989-09-27 异质结双极晶体管

Country Status (7)

Country Link
US (1) US4935797A (zh)
EP (1) EP0367698A3 (zh)
JP (1) JPH073821B2 (zh)
KR (1) KR930004723B1 (zh)
CN (1) CN1034703C (zh)
BR (1) BR8905529A (zh)
CA (1) CA1286800C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307698C (zh) * 1995-11-08 2007-03-28 富士通株式会社 具有树脂封壳的元件及其制作方法
CN100411190C (zh) * 2004-03-13 2008-08-13 国际商业机器公司 BiCMOS结构和在BiCMOS工艺中形成基极的方法
CN100463121C (zh) * 2004-07-01 2009-02-18 日本电信电话株式会社 异质结构双极型晶体管
CN101908485A (zh) * 2010-06-11 2010-12-08 上海宏力半导体制造有限公司 利用三块掩模板制作垂直双极性晶体管的方法
CN110335818A (zh) * 2019-05-23 2019-10-15 福建省福联集成电路有限公司 一种异质结双极晶体管结构及制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2243716B (en) * 1988-11-02 1993-05-05 Hughes Aircraft Co Self-aligned,planar heterojunction bipolar transistor and method of forming the same
EP0478923B1 (en) * 1990-08-31 1997-11-05 Texas Instruments Incorporated Method of fabricating self-aligned heterojunction bipolar transistors
FR2667724B1 (fr) * 1990-10-09 1992-11-27 Thomson Csf Procede de realisation des metallisations d'electrodes d'un transistor.
JPH04188629A (ja) * 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH0785476B2 (ja) * 1991-06-14 1995-09-13 インターナショナル・ビジネス・マシーンズ・コーポレイション エミッタ埋め込み型バイポーラ・トランジスタ構造
JP2971246B2 (ja) * 1992-04-15 1999-11-02 株式会社東芝 ヘテロバイポーラトランジスタの製造方法
JPH0661269A (ja) * 1992-08-11 1994-03-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5242843A (en) * 1992-10-28 1993-09-07 Allied-Signal Inc. Method for making a heterojunction bipolar transistor with improved high frequency response
US5266505A (en) * 1992-12-22 1993-11-30 International Business Machines Corporation Image reversal process for self-aligned implants in planar epitaxial-base bipolar transistors
JPH06310523A (ja) * 1993-04-21 1994-11-04 Mitsubishi Electric Corp ヘテロ接合バイポーラトランジスタ，及びその製造方法
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
JP3509682B2 (ja) * 2000-01-31 2004-03-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置
US6861324B2 (en) 2001-06-15 2005-03-01 Maxim Integrated Products, Inc. Method of forming a super self-aligned hetero-junction bipolar transistor
DE10152089A1 (de) * 2001-10-23 2003-05-08 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiter-Struktur
DE102005004708B4 (de) * 2005-02-02 2006-11-02 Atmel Germany Gmbh Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor
DE102009034532A1 (de) * 2009-07-23 2011-02-03 Msg Lithoglas Ag Verfahren zum Herstellen einer strukturierten Beschichtung auf einem Substrat, beschichtetes Substrat sowie Halbzeug mit einem beschichteten Substrat
US8803283B2 (en) * 2012-09-27 2014-08-12 Intel Corporation Vertical meander inductor for small core voltage regulators

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144101A (en) * 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off
US4379005A (en) * 1979-10-26 1983-04-05 International Business Machines Corporation Semiconductor device fabrication
JPS6114756A (ja) * 1984-06-29 1986-01-22 Nec Corp バイポ−ラトランジスタ
JPH0744182B2 (ja) * 1984-11-09 1995-05-15 株式会社日立製作所 ヘテロ接合バイポ−ラ・トランジスタ
GB2170041B (en) * 1985-01-22 1988-10-05 Marconi Electronic Devices Multilayer circuit
JPS62185370A (ja) * 1986-02-08 1987-08-13 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ
JPH0654780B2 (ja) * 1987-02-19 1994-07-20 松下電器産業株式会社 ヘテロ接合バイポーラトランジスタ
US4731340A (en) * 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors
JPS63226066A (ja) * 1987-03-13 1988-09-20 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307698C (zh) * 1995-11-08 2007-03-28 富士通株式会社 具有树脂封壳的元件及其制作方法
CN100411190C (zh) * 2004-03-13 2008-08-13 国际商业机器公司 BiCMOS结构和在BiCMOS工艺中形成基极的方法
CN100463121C (zh) * 2004-07-01 2009-02-18 日本电信电话株式会社 异质结构双极型晶体管
CN101908485A (zh) * 2010-06-11 2010-12-08 上海宏力半导体制造有限公司 利用三块掩模板制作垂直双极性晶体管的方法
CN101908485B (zh) * 2010-06-11 2016-03-02 上海华虹宏力半导体制造有限公司 利用三块掩模板制作垂直双极型晶体管的方法
CN110335818A (zh) * 2019-05-23 2019-10-15 福建省福联集成电路有限公司 一种异质结双极晶体管结构及制造方法
CN110335818B (zh) * 2019-05-23 2022-11-18 福建省福联集成电路有限公司 一种异质结双极晶体管结构及制造方法

Also Published As

Publication number Publication date
CN1034703C (zh) 1997-04-23
JPH073821B2 (ja) 1995-01-18
US4935797A (en) 1990-06-19
JPH02165636A (ja) 1990-06-26
KR930004723B1 (ko) 1993-06-03
EP0367698A2 (en) 1990-05-09
CA1286800C (en) 1991-07-23
BR8905529A (pt) 1990-05-29
KR900007101A (ko) 1990-05-09
EP0367698A3 (en) 1990-07-11

Similar Documents

Publication Publication Date Title
CN1034703C (zh) 异质结双极晶体管
EP0184016B1 (en) Heterojunction bipolar transistor
US4593457A (en) Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
KR950011018B1 (ko) 헤테로접합형 바이폴라트랜지스터의 제조방법
US4954457A (en) Method of making heterojunction bipolar transistors
US5064772A (en) Bipolar transistor integrated circuit technology
GB2296129A (en) Bipolar transistor fabrication
KR100235568B1 (ko) 자기 정렬된 이질 접합 바이폴라 트랜지스터 제조 방법
EP0177246A1 (en) Heterojunction bipolar transistor and method of manufacturing the same
JPH084091B2 (ja) プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法
CN102479705B (zh) 半导体器件和用于制造半导体器件的方法
US4837178A (en) Method for producing a semiconductor integrated circuit having an improved isolation structure
US4967253A (en) Bipolar transistor integrated circuit technology
CA1205577A (en) Semiconductor device
US5471078A (en) Self-aligned heterojunction bipolar transistor
EP0272280B1 (en) A process for the manufacture of iii-v semiconductor devices
JP2576165B2 (ja) バイポーラトランジスタの製造方法
JP2004356613A (ja) ダブルｈｂｔベース金属ミクロ−ブリッジ
KR100211941B1 (ko) 평탄화된 이종접합 쌍극자 소자의 제조방법
KR100257161B1 (ko) 이종접합 바이폴라 트랜지스터의 제조 방법
JP2526627B2 (ja) バイポ―ラトランジスタ
KR100270316B1 (ko) 이종접합 쌍극자 트랜지스터를 이용한 집적화된 주입논리 소자제조 방법
JPS6085563A (ja) ゲ−ト・タ−ンオフサイリスタの製造方法
JP2518347B2 (ja) バイポ―ラトランジスタの製造方法
JPH0878434A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee