CN110335818B - 一种异质结双极晶体管结构及制造方法 - Google Patents

一种异质结双极晶体管结构及制造方法 Download PDF

Info

Publication number
CN110335818B
CN110335818B CN201910433131.1A CN201910433131A CN110335818B CN 110335818 B CN110335818 B CN 110335818B CN 201910433131 A CN201910433131 A CN 201910433131A CN 110335818 B CN110335818 B CN 110335818B
Authority
CN
China
Prior art keywords
layer
metal
etching
depositing
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910433131.1A
Other languages
English (en)
Other versions
CN110335818A (zh
Inventor
邓丹丹
林锦伟
郭文海
赵玉会
翁佩雪
甘凯杰
钟艾东
林伟铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UniCompound Semiconductor Corp
Original Assignee
UniCompound Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UniCompound Semiconductor Corp filed Critical UniCompound Semiconductor Corp
Priority to CN201910433131.1A priority Critical patent/CN110335818B/zh
Publication of CN110335818A publication Critical patent/CN110335818A/zh
Application granted granted Critical
Publication of CN110335818B publication Critical patent/CN110335818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开一种异质结双极晶体管结构及制造方法，其中方法包括如下步骤：在具有发射极接触金属的半导体器件上进行蚀刻，蚀刻发射极接触位置四周的帽层；保留发射极接触位置下面和半导体器件四周的帽层；沉积第一保护层；对基极接触位置进行蚀刻，蚀刻去除基极接触位置上的第一保护层和发射极层；在基极接触位置沉积基极接触金属；沉积第二保护层；对基极台面位置进行蚀刻，蚀刻去除基极台面位置四周的第二保护层、第一保护层、发射极层、基极层和部分集电极层，保留半导体器件四周的结构。本方案可以避免箭影的产生，提高产品良率，降低了寄生电容，从而减少了射频损耗。

Description

一种异质结双极晶体管结构及制造方法
技术领域
本发明涉及晶体管制作领域，尤其涉及一种异质结双极晶体管结构及制造方法。
背景技术
目前常用的HBT(异质结双极晶体管)的结构如图1所示。基极接触金属BC和发射极接触金属EC的下方的高台(如图1虚线所示)相对于两侧很高，则在涂布光阻的时候，产生箭影的风险很大。而且在制作第一金属层M1和第二金属层M2的时候，为了平坦，需要使用聚酰亚胺PI。PI作为第一层连线金属连线与第二层连线金属连线的介质层，会使得第一层连线金属和第二层连线金属之间产生寄生电容，寄生电容在高频时会影响器件特性，最终造成射频损耗。
发明内容
为此，需要提供一种异质结双极晶体管结构及制造方法，解决现有异质结双极晶体管制作过程可能存在光阻箭影以及使用聚酰亚胺可能产生寄生电容的问题。
为实现上述目的，发明人提供了一种异质结双极晶体管结构制造方法，包括如下步骤：
在具有发射极接触金属的半导体器件上进行蚀刻，蚀刻发射极接触位置四周的帽层；保留发射极接触位置下面和半导体器件四周的帽层；
沉积第一保护层；
对基极接触位置进行蚀刻，蚀刻去除基极接触位置上的第一保护层和发射极层；
在基极接触位置沉积基极接触金属；
沉积第二保护层；
对基极台面位置进行蚀刻，蚀刻去除基极台面位置四周的第二保护层、第一保护层、发射极层、基极层和部分集电极层，保留半导体器件四周的结构；
对半导体器件周围进行离子植入，形成绝缘区；
对集电极接触位置进行蚀刻，蚀刻去除集电极接触位置上的剩下的集电极层和蚀刻停止层；
在集电极接触位置沉积集电极接触金属；
沉积第三保护层；
在发射极接触金属、基极接触金属、集电极接触金属的上方进行开口；
在开口处沉积第一层连线金属。
涂布光阻，在第一层连线金属处进行开口并沉积第二层连线金属。
进一步地，还包括发射极接触金属制作步骤：
在半导体器件上涂布光阻，并在发射极接触位置进行开口，沉积发射极接触金属，去除光阻和光阻上的多余金属。
进一步地，在开口处沉积第一层连线金属；涂布光阻，在第一层连线金属处进行开口并沉积第二层连线金属还包括步骤：
在开口处以及靠近集电极接触金属的绝缘区沉积第一层连线金属；
涂布光阻，在第一层连线金属处进行开口并沉积第二层连线金属，所述绝缘区上的第二层连线金属与集电极接触金属上的第二层连线金属连接。
进一步地，所述第一保护层、第二保护层或者第三保护层为氮化物保护层。
本发明提供一种异质结双极晶体管结构，所述异质结双极晶体管结构由上述任意一项所述方法制得。
区别于现有技术，上述技术方案通过保留半导体器件两侧的结构，使得结构为准平面结构，后续在进行光阻涂布的时候，准平面结构可以避免箭影的产生，提高产品良率。以及准平面结构无需使用聚酰亚胺进行平坦化，第一层连线金属连线和第二层连线金属连线之间的介质不再是聚酰亚胺，因此降低了寄生电容，从而减少了射频损耗。
附图说明
图1为背景技术所述的现有的异质结双极晶体管的结构示意图；
图2为本发明一实施例的工艺方法流程图；
图3为本发明具有发射极接触金属的半导体器件结构示意图；
图4为本发明半导体器件的帽层被蚀刻后的结构示意图；
图5为本发明半导体器件涂布第一保护层的结构示意图；
图6为本发明半导体器件制作完基极接触金属的结构示意图；
图7为本发明半导体器件蚀刻完基极台面的结构示意图；
图8为本发明半导体器件两侧进行离子植入后的结构示意图；
图9为本发明半导体器件制作完集电极接触金属并沉积第三保护层的结构示意图；
图10为本发明半导体器件在接触金属位置进行开口的结构示意图；
图11为本发明半导体器件沉积第一层接线金属的结构示意图；
图12为本发明半导体器件在第一层接线金属上开口的结构示意图；
图13为本发明半导体器件涂布光阻的结构示意图；
图14为本发明半导体器件空气桥金属制作后的最终的结构示意图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。在说明以前，先对可能出现的英文单词进行解释说明：
EC(Emitter Contact):发射极接触；
BC(Base Contact):基极接触；
CC(Collector Contact):集电极接触；
M1(Metal 1):第一层连线金属；
M2(Metal 2):第二层连线金属；
PO:桥墩；
BR(air-bridge):空气桥。
请参阅图1到图14，本实施例提供一种异质结双极晶体管结构制造方法，工艺流程图可以参考图2所示，本方法用于在半导体器件上进行处理，用于制作异质结双极晶体管的半导体器件结构可以如图3所示，从下往上依次为衬底、副集电极层、蚀刻停止层、集电极层、基极层、发射极层、帽层。本发明包括如下步骤：在具有发射极接触金属的半导体器件上进行蚀刻，蚀刻发射极接触位置四周的帽层；保留发射极接触位置下面和半导体器件四周(即绝缘区)的帽层；形成的结构如图4所示。沉积第一保护层，起到保护发射极的作用；如图5所示。本发明的所有实施例中，保护层用于起到保护作用，一般为绝缘性的保护层，如为氮化物保护层，氮化硅SiN等，以下以保护层为氮化硅SiN为例进行说明。
第一保护层沉积完成后，对基极接触位置进行蚀刻，蚀刻去除基极接触位置上的第一保护层和发射极层；在基极接触位置沉积基极接触金属；结构如图6所示。其中，基极接触位置可以在发射极接触位置的一侧。而后沉积第二保护层，起到保护基极的作用。对基极台面位置进行蚀刻，蚀刻去除基极台面位置四周的第二保护层、第一保护层、发射极层、基极层和部分集电极层，保留半导体器件四周的结构，形成如图7所示结构。其中，部分集电极层在改进前的工艺中也是蚀刻去除部分的集电极层，保留剩下部分的集电极层。基极台面位置可以处在发射极接触位置和基极接触位置所形成整体位置的两侧。
而后对半导体器件周围进行离子植入，形成绝缘区，结构如图8所示。对集电极接触位置进行蚀刻，蚀刻去除集电极接触位置上的剩下的集电极层和蚀刻停止层；集电极位置在基极台面位置的底部，优选地为基极台面蚀刻后形成的区域大的基极台面。在集电极接触位置沉积集电极接触金属；沉积第三保护层；如图9所示。
第三保护层沉积后，在发射极接触金属、基极接触金属、集电极接触金属的上方进行开口；如图10所示。而后在开口处沉积第一层连线金属，如图11所示。而后涂布光阻，在第一层连线金属处进行开口并沉积第二层连线金属，如图12到14所示。这样制作后，如图13所示，由于半导体器件的两侧高度较高，与发射极接触金属和基极接触金属位置所形成的凸台高度相近，这样涂布后的光阻相对平坦，不会产生箭影的情况。以及相对于改进前的技术，本发明无需使用聚酰亚胺进行平坦，第一层连线金属连线和第二层连线金属连线之间的介质不再是聚酰亚胺，因此降低了寄生电容，从而减少了射频损耗。
为了实现对发射极接触金属的制作，还包括发射极接触金属制作步骤：在半导体器件上涂布光阻，并在发射极接触位置进行开口，沉积发射极接触金属，去除光阻和光阻上的多余金属，从而形成如图3的结构。
为了避免在进行集电极接触金属连线的时候需要跨越高台，本发明还采用空气桥工艺，将集电极接触金属上的连线金属引出到一侧的绝缘区。则后面在沉积第一层连线金属的时候，在开口处以及靠近集电极接触金属的绝缘区沉积第一层连线金属；涂布光阻，在第一层连线金属处进行开口并沉积第二层连线金属，所述绝缘区上的第二层连线金属与集电极接触金属上的第二层连线金属连接。具体地，可以采用空气桥的工艺步骤，在图12的基础上涂覆光阻、曝光、显影，定义出需要做空气桥桥墩的区域，然后整面淀积可充当空气桥桥墩的金属，结构如图13所示。而后再涂覆光阻、曝光、显影，定义出需要做空气桥的区域，接着对表面部分需去除的金属进行蚀刻，然后淀积空气桥金属，之后全曝光加显影去除空气桥BR的光阻，再蚀刻多余的金属，最后去除原本桥墩PO的光阻，从而形成如图14的结构。
上述实施例在要进行对半导体器件的部分位置进行制作的时候，如要进行部分位置的蚀刻、离子植入、沉积接触金属时，一般都需要涂覆光阻、曝光、显影，定义出要进行制作的位置，而后可以进行制作。
本发明提供一种异质结双极晶体管结构，所述异质结双极晶体管结构由上述任意一项所述方法制得。本发明的异质结双极晶体管结构两侧具有高度相对较高的绝缘区域，使得整体的结构为准平面结构，后续在进行光阻涂布的时候，准平面结构可以避免箭影的产生，提高产品良率。以及准平面结构无需使用聚酰亚胺进行平坦化，第一层连线金属连线和第二层连线金属连线之间的介质不再是聚酰亚胺，因此降低了寄生电容，从而减少了射频损耗。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (5)

1.一种异质结双极晶体管结构制造方法，其特征在于，包括如下步骤：
在具有发射极接触金属的半导体器件上进行蚀刻，蚀刻发射极接触位置四周的帽层；保留发射极接触位置下面和半导体器件四周的帽层；
沉积第一保护层；
对基极接触位置进行蚀刻，蚀刻去除基极接触位置上的第一保护层和发射极层；
在基极接触位置沉积基极接触金属；
沉积第二保护层；
对基极台面位置进行蚀刻，蚀刻去除基极台面位置四周的第二保护层、第一保护层、发射极层、基极层和部分集电极层，保留半导体器件四周的结构，蚀刻出宽度较宽的一侧为集电极接触位置；
对半导体器件周围进行离子植入，形成绝缘区；
对集电极接触位置进行蚀刻，蚀刻去除集电极接触位置上的剩下的集电极层和蚀刻停止层；
在集电极接触位置沉积集电极接触金属；
沉积第三保护层；
在发射极接触金属、基极接触金属、集电极接触金属的上方进行开口；
在开口处沉积第一层连线金属；
涂布光阻，在第一层连线金属处进行开口并沉积第二层连线金属。
2.根据权利要求1所述的一种异质结双极晶体管结构制造方法，其特征在于，还包括发射极接触金属制作步骤：
在半导体器件上涂布光阻，并在发射极接触位置进行开口，沉积发射极接触金属，去除光阻和光阻上的多余金属。
3.根据权利要求1所述的一种异质结双极晶体管结构制造方法，其特征在于：
在开口处沉积第一层连线金属；涂布光阻，在第一层连线金属处进行开口并沉积第二层连线金属还包括步骤：
在开口处以及靠近集电极接触金属的绝缘区沉积第一层连线金属；
涂布光阻，在第一层连线金属处进行开口并沉积第二层连线金属，所述绝缘区上的第二层连线金属与集电极接触金属上的第二层连线金属连接。
4.根据权利要求1所述的一种异质结双极晶体管结构制造方法，其特征在于：
所述第一保护层、第二保护层或者第三保护层为氮化物保护层。
5.一种异质结双极晶体管结构，其特征在于：所述异质结双极晶体管结构由权利要求1到4任意一项所述方法制得。
CN201910433131.1A 2019-05-23 2019-05-23 一种异质结双极晶体管结构及制造方法 Active CN110335818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910433131.1A CN110335818B (zh) 2019-05-23 2019-05-23 一种异质结双极晶体管结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910433131.1A CN110335818B (zh) 2019-05-23 2019-05-23 一种异质结双极晶体管结构及制造方法

Publications (2)

Publication Number Publication Date
CN110335818A CN110335818A (zh) 2019-10-15
CN110335818B true CN110335818B (zh) 2022-11-18

Family

ID=68139116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910433131.1A Active CN110335818B (zh) 2019-05-23 2019-05-23 一种异质结双极晶体管结构及制造方法

Country Status (1)

Country Link
CN (1) CN110335818B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048584B (zh) * 2019-12-23 2021-05-11 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
CN113066723B (zh) * 2021-03-19 2022-06-07 厦门市三安集成电路有限公司 异质结双极型晶体管及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609568A (en) * 1984-07-27 1986-09-02 Fairchild Camera & Instrument Corporation Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
CN1042450A (zh) * 1988-10-31 1990-05-23 国际商业机器公司 异质结双极晶体管
EP0416166A1 (de) * 1989-09-08 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Heterobipolartransistors mit Separation des Kollektoranschlusses
US5268315A (en) * 1992-09-04 1993-12-07 Tektronix, Inc. Implant-free heterojunction bioplar transistor integrated circuit process
EP0621641A2 (en) * 1993-04-21 1994-10-26 Mitsubishi Denki Kabushiki Kaisha A heterojunction bipolar transistor and a production method thereof
CN102017130A (zh) * 2008-02-28 2011-04-13 Nxp股份有限公司 半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609568A (en) * 1984-07-27 1986-09-02 Fairchild Camera & Instrument Corporation Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
CN1042450A (zh) * 1988-10-31 1990-05-23 国际商业机器公司 异质结双极晶体管
EP0416166A1 (de) * 1989-09-08 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Heterobipolartransistors mit Separation des Kollektoranschlusses
US5268315A (en) * 1992-09-04 1993-12-07 Tektronix, Inc. Implant-free heterojunction bioplar transistor integrated circuit process
EP0621641A2 (en) * 1993-04-21 1994-10-26 Mitsubishi Denki Kabushiki Kaisha A heterojunction bipolar transistor and a production method thereof
CN102017130A (zh) * 2008-02-28 2011-04-13 Nxp股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN110335818A (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
CN110335818B (zh) 一种异质结双极晶体管结构及制造方法
US6833606B2 (en) Fabrication of a heterojunction bipolar transistor with integrated MIM capacitor
TW536824B (en) Method of fabricating HBT devices
US20070243689A1 (en) Semiconductor device having semiconductor and base contact pad mesa portions
CN110875257B (zh) 射频装置以及其制作方法
KR100763224B1 (ko) 반도체 장치 및 그 제조 방법
CN102456616B (zh) 制造空气桥的方法
EP0362104A1 (en) Bipolar transistor integrated circuit technology
CN115083902A (zh) 一种t型栅及其制备方法、hemt器件
JP2013044803A (ja) 光半導体素子の製造方法
JPH03142970A (ja) バイポーラーヘテロ接合トランジスタと埋め込み抵抗の両方又はいずれか一方を含む半導体集積回路を製造する方法
CN114141698A (zh) 半导体结构及其制备方法
US6855617B1 (en) Method of filling intervals and fabricating shallow trench isolation structures
CN110767650B (zh) 一种提高抗击穿能力的smim电容结构及制作方法
US9099397B1 (en) Fabrication of self aligned base contacts for bipolar transistors
TWI708330B (zh) 半導體結構及其製備方法
US11342236B2 (en) Wafer, semiconductor device and method for manufacturing the same
TWI714423B (zh) 半導體結構及其製造方法
KR100211941B1 (ko) 평탄화된 이종접합 쌍극자 소자의 제조방법
US6537917B2 (en) Method for fabricating electrically insulating layers
CN116314091A (zh) 一种半导体器件连线结构及其制备方法、半导体器件
TW202211496A (zh) 微光電裝置
CN114284208A (zh) 半导体器件的制造方法
JP2002368118A (ja) 半導体装置およびその製造方法
KR0146652B1 (ko) 임시 에미터 전극과 폴리이미드 측벽막을 이용한 자기정렬형 이종접합 바이폴라 트랜지스터의 제작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant