CN114284208A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN114284208A CN114284208A CN202111566605.3A CN202111566605A CN114284208A CN 114284208 A CN114284208 A CN 114284208A CN 202111566605 A CN202111566605 A CN 202111566605A CN 114284208 A CN114284208 A CN 114284208A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- substrate
- trench
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 141
- 239000002184 metal Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 27
- 238000001312 dry etching Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 7
- 230000003667 anti-reflective effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 425
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000002955 isolation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920005588 metal-containing polymer Polymers 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种半导体器件的制造方法，包括：提供一表面开设有第一沟槽的基底，第一沟槽中填充的第一金属层的表面低于基底的表面；形成第一介质层覆盖于基底表面和第一金属层表面，第一金属层上第一介质层中形成第二沟槽；形成第二介质层，至少填满第二沟槽；去除第二介质层和第一介质层，去除过程中第一介质层的第二表面位于一临时界面，临时界面远离第一介质层的第一表面一侧保留部分厚度第二介质层，去除保留的部分厚度第二介质层后去除第一金属层上的介质层，以形成暴露出第一金属层和第一沟槽外围基底的第三沟槽。本发明的技术方案能够避免产生带电的金属球附着在半导体器件表面，从而提升半导体器件的良率。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件的制造方法。
背景技术
在TOF(Time-of-Flight，飞行时间)芯片的制造工艺中，会在衬底中形成深沟槽隔离结构，并在深沟槽隔离结构的顶部形成一沟槽，且沟槽暴露出深沟槽隔离结构外围的衬底，以将衬底电引出。但是，在现有的制造工艺中会产生一些问题。
参阅图1a～图1e，现有工艺的步骤包括：
首先，形成高K介质层12覆盖于衬底11上，并形成贯穿高K介质层12和部分厚度的衬底11的深沟槽(未图示)，形成氧化层13于深沟槽的内表面以及高K介质层12上，形成金属层14填充于深沟槽中且覆盖于高K介质层12上的氧化层13上，去除覆盖于氧化层13上的金属层14，以使得深沟槽中的氧化层13和金属层14构成深沟槽隔离结构；其中，为了将覆盖于氧化层13上的金属层14去除完全，会对金属层14进行过刻蚀，从而导致深沟槽中的金属层14的顶面低于高K介质层12上的氧化层13的顶面，如图1a所示；
然后，如图1b所示，沉积缓冲氧化层15覆盖于金属层14和氧化层13上；其中，由于深沟槽中的金属层14的顶面低于高K介质层12上的氧化层13的顶面，使得在金属层14上的缓冲氧化层15中形成第一沟槽16；
然后，如图1c～图1d所示，形成图案化的光刻胶层17于缓冲氧化层15上，并以图案化的光刻胶层17为掩膜干法刻蚀缓冲氧化层15、氧化层13和高K介质层12，以形成暴露出深沟槽中的金属层14以及深沟槽外围的衬底11的第二沟槽18；其中，在干法刻蚀形成第二沟槽18的过程中，由于金属层14上的缓冲氧化层15中形成第一沟槽16，使得金属层14上的缓冲氧化层15的顶面低于衬底11上的缓冲氧化层15的顶面，导致金属层14会在衬底11之前先被刻蚀暴露出来，暴露出来的金属层14在衬底11暴露之前会继续被刻蚀而产生含有金属的聚合物19附着在第二沟槽18的内表面上，而聚合物19在干法刻蚀产生的等离子体的轰击作用下会产生带电的金属球D1(如图1e所示)落在缓冲氧化层15上，导致后续制程异常。
因此，如何避免深沟槽隔离结构中的金属层在衬底之前被刻蚀暴露出来，进而避免产生带电的金属球附着在器件表面是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，能够避免产生带电的金属球附着在半导体器件表面，从而提升半导体器件的良率。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供一基底，所述基底表面开设有第一沟槽，所述第一沟槽中填充有第一金属层，所述第一金属层的表面低于所述基底的表面；
形成第一介质层覆盖于所述基底表面和所述第一金属层表面，所述第一金属层上第一介质层中形成第二沟槽，所述第一介质层具有与所述基底接触面所在面的第一表面以及与所述第一表面相对的第二表面；
形成第二介质层，所述第二介质层至少填满所述第二沟槽；
以图形化的掩膜版为掩膜去除所述第二介质层和所述第一介质层，去除过程中所述第二表面逐渐靠近所述第一表面直至与所述第一表面重合，其中，去除过程中所述第二表面位于一临时界面，所述临时界面远离所述第一表面一侧的第一介质层被去除且所述临时界面远离所述第一表面一侧保留部分厚度第二介质层，去除所述保留的部分厚度第二介质层后去除所述第一金属层上的介质层，以形成暴露出所述第一金属层和所述第一沟槽外围基底的第三沟槽，所述临时界面为所述第一介质层内一水平面。
可选地，去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层新形成表面不低于所述第一沟槽外围基底上方介质层新形成表面。
可选地，去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层新形成表面与所述第一沟槽外围基底上方介质层新形成表面高度差小于
可选地，采用干法刻蚀工艺去除所述第二介质层和所述第一介质层，所述干法刻蚀工艺对所述第二介质层刻蚀速率小于所述干法刻蚀工艺对所述第一介质层刻蚀速率。
可选地，所述第二介质层与所述第一介质层的刻蚀选择比为1:5～1:2。
可选地，所述基底包括衬底和覆盖在所述衬底上的第三介质层。
可选地，所述第二沟槽底面不低于所述第三介质层表面，所述临时界面为所述第二沟槽底面所在面；
去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层包括填充于所述第一沟槽内的第一介质层；
去除所述第三介质层和/或部分所述衬底、所述第一金属层上方介质层以形成暴露所述第一金属层和所述衬底的第三沟槽。
可选地，所述第二沟槽底面低于所述第三介质层表面，所述临时界面为所述第一表面所在面；
去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层包括填充于所述第一沟槽内的第一介质层以及被所述第一沟槽内的第一介质层包裹的所述第二沟槽内的第二介质层；
去除所述第三介质层和/或部分所述衬底、所述第一金属层上方介质层以形成暴露所述第一金属层和所述衬底的第三沟槽。
可选地，所述第二介质层为底部抗反射材料，采用涂覆工艺填充所述第二介质层于所述第二沟槽中。
可选地，所述半导体器件的制造方法还包括：
形成第二金属层填充于所述第三沟槽中。
与现有技术相比，本发明的半导体器件的制造方法，当基底表面开设的第一沟槽中填充的第一金属层的表面低于基底的表面时，在形成第一介质层覆盖于所述基底表面和所述第一金属层表面之后，使得所述第一金属层上的第一介质层中形成第二沟槽，本发明提供的半导体器件的制造方法通过形成至少填满所述第二沟槽的第二介质层，且以图形化的掩膜版为掩膜去除所述第二介质层和所述第一介质层，去除过程中所述第一介质层的第二表面逐渐靠近所述第一介质层的第一表面直至与所述第一表面重合，其中，去除过程中所述第二表面位于一临时界面，所述临时界面远离所述第一表面一侧的第一介质层被去除且所述临时界面远离所述第一表面一侧保留部分厚度第二介质层，去除所述保留的部分厚度第二介质层后去除所述第一金属层上的介质层，以形成暴露出所述第一金属层和所述第一沟槽外围基底的第三沟槽，所述临时界面为所述第一介质层内一水平面，使得所述第一金属层能够在所述第一沟槽外围的衬底之后暴露或者与所述第一沟槽外围的衬底同时暴露，避免所述第一金属层在所述第一沟槽外围的衬底之前暴露，进而避免产生带电的金属球附着在半导体器件表面，从而提升半导体器件的良率。
附图说明
图1a～图1e是一种半导体器件的制造过程中的器件示意图；
图2是本发明一实施例的半导体器件的制造方法的流程图；
图3a～图3i是图2所示的半导体器件的制造方法中的器件示意图。
其中，附图1a～图3i的附图标记说明如下：
11-衬底；12-高K介质层；13-氧化层；14-金属层；15-缓冲氧化层；16-第一沟槽；17-图案化的光刻胶层；18-第二沟槽；19-聚合物；
21-衬底；221-第一沟槽；222-第四介质层；223-第一金属层；231-高K介质层；232-氧化层；24-第一介质层；241-第二沟槽；25-第二介质层；26-图案化的光刻胶层；261-开口；27-第三沟槽。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图2，图2是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一基底，所述基底表面开设有第一沟槽，所述第一沟槽中填充有第一金属层，所述第一金属层的表面低于所述基底的表面；
步骤S2、形成第一介质层覆盖于所述基底表面和所述第一金属层表面，所述第一金属层上的第一介质层中形成第二沟槽，所述第一介质层具有与所述基底接触面所在面的第一表面以及与所述第一表面相对的第二表面；
步骤S3、形成第二介质层，所述第二介质层至少填满所述第二沟槽；
步骤S4、以图形化的掩膜版为掩膜去除所述第二介质层和所述第一介质层，去除过程中所述第二表面逐渐靠近所述第一表面直至与所述第一表面重合，其中，去除过程中所述第二表面位于一临时界面，所述临时界面远离所述第一表面一侧的第一介质层被去除且所述临时界面远离所述第一表面一侧保留部分厚度第二介质层，去除所述保留的部分厚度第二介质层后去除所述第一金属层上的介质层，以形成暴露出所述第一金属层和所述第一沟槽外围基底的第三沟槽，所述临时界面为所述第一介质层内一水平面。
下面参阅图3a～图3i更为详细的介绍本实施例提供的半导体器件的制造方法，图3a～图3i也是半导体器件的纵向截面示意图。
按照步骤S1，提供一基底，所述基底表面开设有第一沟槽221，所述第一沟槽221中填充有第一金属层223，所述第一金属层223的表面低于所述基底的表面。
所述第一沟槽221的内表面上形成有第四介质层222，所述第四介质层222位于所述第一金属层223和所述基底之间，所述第四介质层222与所述第一金属层223构成沟槽隔离结构。
所述基底可以包括衬底21和覆盖在所述衬底21上的第三介质层，所述第一金属层223的表面低于所述第三介质层的表面。
所述第三介质层可以为单层结构或者至少两层的堆叠结构。
参阅图3a和图3b，以所述第三介质层包含堆叠的高K介质层231和氧化层232为例，形成所述沟槽隔离结构的步骤可以包括：首先，依次覆盖高K介质层231和氧化层232于所述衬底21上；然后，刻蚀所述氧化层232、所述高K介质层231和所述衬底21，以形成贯穿所述氧化层232、所述高K介质层231和部分厚度的所述衬底21的第一沟槽221；然后，形成第四介质层222于所述第一沟槽221的内表面上；然后，填充第一金属层223于所述第一沟槽221中，且所述第一金属层223还覆盖在所述氧化层232上以及所述第一沟槽221中的第四介质层222上；然后，采用刻蚀工艺去除覆盖于所述氧化层232上以及所述第一沟槽221中的第四介质层222上的第一金属层223，仅保留所述第一沟槽221中的第一金属层223。其中，为了将覆盖于所述氧化层232上以及所述第一沟槽221中的第四介质层222上的第一金属层223去除完全，对所述第一金属层223进行过刻蚀，从而导致所述第一沟槽221中的第一金属层223的表面低于所述氧化层232的表面。
其中，所述第一金属层223的表面可以低于或高于所述衬底21的表面，或者所述第一金属层223的表面与所述衬底21的表面齐平。在图3b所示的实施例中，所述第一金属层223的表面低于所述衬底21的表面。
需要说明的是，所述第四介质层222还可覆盖于所述氧化层232上，那么，所述氧化层232上的第四介质层222、所述氧化层232和所述高K介质层231共同构成所述第三介质层。
所述衬底21的材质可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅、锗、锗硅、碳硅、碳锗硅、砷化铟、砷化镓、磷化铟等。
所述高K介质层231的K(介电常数)值优选为大于7，所述高K介质层231的材质可以包括氮化物或者金属氧化物，例如可以为氮化硅、氮氧硅、二氧化钛、五氧化二钽等；所述氧化层232的材质可以为氧化硅或氮氧硅等；所述第四介质层222的材质可以为氧化硅、氮化硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃、硼磷硅玻璃和氮氧硅等中的至少一种；所述第一金属层223的材质可以包括钨、镍、铝、银、金、钛中的至少一种。
按照步骤S2，参阅图3c，形成第一介质层24覆盖于所述基底表面和所述第一金属层223表面，所述第一金属层223上的第一介质层24中形成第二沟槽241，所述第一介质层24具有与所述基底接触面所在面的第一表面A1以及与所述第一表面A1相对的第二表面A2。其中，由于所述第一金属层223的表面低于所述基底的表面，使得在采用沉积工艺形成所述第一介质层24时，所述第一金属层223上的第一介质层24中形成第二沟槽241。
其中，所述第二沟槽241的底面可以高于所述衬底21的表面；或者，所述第二沟槽241的底面可以高于或者低于所述第三介质层的表面，或者所述第二沟槽241的底面与所述第三介质层的表面齐平。
在图3c所示的实施例中，所述第一介质层24覆盖于所述氧化层232、所述第一金属层223和所述第四介质层222上；由于所述第一沟槽221中的第一金属层223的表面低于所述氧化层232的表面，使得在所述第一金属层223上的第一介质层24中形成所述第二沟槽241，所述第二沟槽241的底面与所述氧化层232的表面齐平。
所述第一介质层24的材质可以包括氧化硅、氮化硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃、硼磷硅玻璃和氮氧硅等中的至少一种。
按照步骤S3，参阅图3d，形成第二介质层25，所述第二介质层25至少填满所述第二沟槽241。
其中，所述第二介质层25为底部抗反射材料，所述底部抗反射材料可以为聚合物或者光刻胶，则可以采用涂覆工艺填充所述第二介质层25于所述第二沟槽241中，所述底部抗反射材料还可覆盖于所述第二沟槽241外围的第一介质层24上。由于采用涂覆工艺，使得所述第二介质层25填满所述第二沟槽241的同时，还能使得所述第二沟槽241外围的第一介质层24上的第二介质层25的表面与所述第二沟槽241上的第二介质层25的表面保持齐平。
或者，所述第二介质层25为氧化硅、氮氧化硅或者氮化硅等绝缘材料，则可以采用沉积工艺填充所述第二介质层25于所述第二沟槽241中，所述第二介质层25还可覆盖于所述第二沟槽241外围的第一介质层24上。其中，由于所述第二沟槽241的存在，会导致所述第二沟槽241外围的第一介质层24上的第二介质层25的表面与所述第二沟槽241上的第二介质层25的表面未齐平，那么，在沉积工艺之后可以采用化学机械研磨工艺对所述第二介质层25的表面进行平坦化处理，以使得所述第二沟槽241外围的第一介质层24上的第二介质层25的表面与所述第二沟槽241上的第二介质层25的表面保持齐平。
其中，涂覆工艺相比沉积工艺更加简单，且采用涂覆工艺形成的所述第二介质层25的表面直接是齐平的，无需继续采用化学机械研磨工艺进行平坦化处理，因此采用涂覆工艺能够使得成本降低。
按照步骤S4，参阅图3e～图3i，以图形化的掩膜版为掩膜去除所述第二介质层25和所述第一介质层24，去除过程中所述第二表面A2逐渐靠近所述第一表面A1直至与所述第一表面A1重合，图3f中的箭头所指方向为所述第二表面A2逐渐靠近所述第一表面A1的运动方向；其中，去除过程中，所述第二表面A2位于一临时界面，所述临时界面远离所述第一表面A1一侧的第一介质层24被去除，且所述临时界面远离所述第一表面A1一侧保留部分厚度第二介质层25，去除所述保留的部分厚度第二介质层25后，去除所述第一金属层223上的介质层，以形成暴露出所述第一金属层223和所述第一沟槽221外围基底的第三沟槽27，所述临时界面为所述第一介质层24内一水平面。
另外，去除所述保留的部分厚度第二介质层25后，所述第一金属层223上方介质层新形成表面不低于所述第一沟槽221外围基底上方介质层新形成表面。
其中，图形化的掩膜版具有与第三沟槽27对应的开口261，采用干法刻蚀工艺刻蚀去除图形化的掩膜版开口261内的所述第二介质层25、所述第一介质层24和所述第三介质层。若在采用干法刻蚀工艺形成所述第三沟槽27的过程中，所述第一金属层223在所述第一沟槽221外围的衬底21之前暴露，暴露出来的所述第一金属层223在所述衬底21暴露之前会继续被刻蚀而产生含有金属的聚合物附着在第三沟槽27的内表面上，而聚合物在干法刻蚀工艺产生的等离子体的轰击作用下会产生带电的金属球(即图1e所示的金属球D1)落在所述衬底21上的各层结构上，导致后续制程异常。因此，所述第一金属层223在所述第一沟槽221外围的衬底21之后暴露或者所述第一金属层223与所述第一沟槽221外围的衬底21同时暴露。
若所述第二沟槽241的底面高于所述第三介质层的表面或者所述第二沟槽241的底面与所述第三介质层的表面齐平，则所述临时界面为所述第二沟槽241底面所在面；去除所述保留的部分厚度第二介质层25后，所述第一金属层223上方介质层包括填充于所述第一沟槽221内的第一介质层24；去除所述第三介质层和/或部分所述衬底21、所述第一金属层223上方介质层以形成暴露所述第一金属层223和所述衬底21的第三沟槽27。去除所述保留的部分厚度第二介质层25后，所述第一金属层223上方介质层新形成表面为覆盖在所述第一金属层223上的剩余的所述第一介质层24表面，所述第一金属层223上方介质层新形成表面为向上凸起的弧形；所述第一沟槽221外围基底上方介质层新形成表面为所述氧化层232表面，所述第一沟槽221外围基底上方介质层新形成表面为平面。
其中，形成暴露出所述第一金属层223和所述第一沟槽221外围的衬底21的第三沟槽27的步骤包括：首先，刻蚀所述第二沟槽241中的所述第二介质层25以及所述第一沟槽221外围衬底21上的第一介质层24，以去除所述第二沟槽241中的部分厚度的所述第二介质层25以及所述第一沟槽221外围衬底21上的高于所述第二沟槽241底面所在面(即所述临时界面)的第一介质层24，并保留所述第二沟槽241中的部分厚度的所述第二介质层25以及所述第一沟槽221外围衬底21上的低于所述第二沟槽241底面所在面的第一介质层24；然后，去除剩余厚度的所述第二介质层25和覆盖在所述第三介质层上的第一介质层24；然后，去除所述第一沟槽221外围衬底21上的所述第三介质层和/或部分所述衬底21以及所述第一金属层223上的第一介质层24，以形成所述第三沟槽27。
以第二沟槽241的底面与所述第三介质层的表面齐平为例，且所述第二介质层25还覆盖于所述第二沟槽241外围的第一介质层24上，参阅图3e～图3i，形成暴露出所述第一金属层223和所述第一沟槽221外围的衬底21的第三沟槽27的步骤包括：首先，如图3e所示，形成图案化的光刻胶层26(即图形化的掩膜版)于所述第二介质层25上，所述图案化的光刻胶层26具有暴露出所述沟槽隔离结构上方的以及所述沟槽隔离结构外围衬底21上方的所述第二介质层25的开口261；然后，如图3f所示，以所述图案化的光刻胶层26为掩膜，刻蚀所述开口261暴露出的所述第二介质层25，直至暴露出所述第二沟槽241外围的第一介质层24；然后，如图3g所示，继续以所述图案化的光刻胶层26为掩膜，刻蚀去除所述第二沟槽241中的部分厚度的所述第二介质层25以及所述第二沟槽241外围的位于所述氧化层232上的第一介质层24；然后，如图3h所示，去除所述第二沟槽241中剩余厚度的所述第二介质层25；然后，如图3i所示，继续以所述图案化的光刻胶层26为掩膜，刻蚀去除暴露出的所述氧化层232、所述高K介质层231、部分厚度的所述衬底21、所述第一金属层223上的第一介质层24以及高于所述第一金属层223表面的所述第四介质层222，以形成所述第三沟槽27，所述第三沟槽27刚好暴露出所述第一金属层223的表面，且所述第三沟槽27伸入至所述衬底21中。
若所述第二沟槽241的底面低于所述第三介质层的表面，则所述临时界面为所述第一表面A1所在面；去除所述保留的部分厚度第二介质层25后，所述第一金属层223上方介质层包括填充于所述第一沟槽221内的第一介质层24以及被所述第一沟槽221内的第一介质层24包裹的所述第二沟槽241内的第二介质层25，所述第一金属层223新形成表面为填充于所述第一沟槽221内的第一介质层24以及被所述第一沟槽221内的第一介质层24包裹的所述第二沟槽241内的第二介质层25共同构成的表面，所述第一金属层223新形成表面为向上凸起的弧形；所述第一沟槽221外围基底上方介质层新形成表面为氧化层232表面，所述第一沟槽221外围基底上方介质层新形成表面为平面；去除所述第三介质层和/或部分所述衬底21、所述第一金属层223上方介质层以形成暴露所述第一金属层223和所述衬底21的第三沟槽27。
其中，形成暴露出所述第一金属层223和所述第一沟槽221外围的衬底21的第三沟槽27的步骤包括：首先，刻蚀所述第二沟槽241中的所述第二介质层25以及所述第一沟槽221外围衬底21上的第一介质层24，以去除所述第二沟槽241中的部分厚度的所述第二介质层25以及所述第一沟槽221外围衬底21上的全部厚度的第一介质层24(即去除所述第一表面A1所在面上的第一介质层24)，并保留部分厚度的所述第二介质层25，剩余厚度的所述第二介质层25的表面高于所述第一表面A1，且位于所述第一表面A1所在面和所述第二沟槽241的底面之间的所述第二介质层25被所述第一沟槽221内的第一介质层24包裹；然后，去除剩余厚度中的高于所述第一表面A1的所述第二介质层25以及所述第一沟槽221外围衬底21上的部分厚度的第三介质层(例如部分厚度的所述氧化层232)；然后，去除所述第一沟槽221外围衬底21上的剩余厚度的第三介质层(例如剩余厚度的所述氧化层232)和/或部分所述衬底21以及填充于所述第一沟槽221内的第一介质层24以及被所述第一沟槽221内的第一介质层24包裹的所述第二沟槽241内的第二介质层25，以形成所述第三沟槽27。
可选的，去除所述保留的部分厚度第二介质层25后，所述第一金属层223上方介质层新形成表面与所述第一沟槽221外围基底上方介质层新形成表面高度差小于
其中，在去除所述第二沟槽241中剩余厚度的所述第二介质层25的过程中，剩余厚度的所述第二介质层25外围被暴露出的所述第三介质层、所述第四介质层222以及所述第一金属层223上的第一介质层24也被少量刻蚀，使得在去除所述第二沟槽241中剩余厚度的所述第二介质层25之后，所述第二沟槽241中的第二介质层25底面的第一介质层24的表面略高于所述第二沟槽241外围的所述第三介质层、所述第四介质层222以及所述第一金属层223上的第一介质层24的表面，那么，也略高于所述第一沟槽221外围衬底21上的第三介质层的表面，高度差例如可以小于
并且，需要说明的是，在上述形成所述第三沟槽27的步骤中，是通过控制干法刻蚀工艺对所述第二介质层25的刻蚀速率小于干法刻蚀工艺对所述第一介质层24的刻蚀速率，来使得所述第一沟槽221外围衬底21上的高于所述第二沟槽241底面的第一介质层24(或者第一介质层24和部分厚度的第三介质层)被刻蚀去除时，所述第二沟槽241中的第二介质层25仅被刻蚀去除部分厚度。例如，所述第二介质层25与所述第一介质层24的刻蚀选择比可以为1:5～1:2。
那么，在其他实施例中，还可以控制所述第二介质层25的刻蚀速率等于所述第一介质层24的刻蚀速率，使得所述第一沟槽221外围衬底21上的高于所述第二沟槽241底面的第一介质层24(或者第一介质层24和部分厚度的第三介质层)以及所述第二沟槽241中的第二介质层25同时被刻蚀去除，进而所述第二沟槽241中的第二介质层25底面的第一介质层24的表面与所述第一沟槽221外围衬底21上的第三介质层的表面齐平。
另外，还可通过控制所述第三介质层与所述第一介质层24的刻蚀速率来避免所述第一金属层223在所述第一沟槽221外围的衬底21之前暴露。例如，若所述第一金属层223的表面低于所述衬底21的表面，则所述第三介质层的刻蚀速率可以大于、等于或者小于所述第一介质层24的刻蚀速率；若所述第一金属层223的表面与所述衬底21的表面齐平，则所述第三介质层的刻蚀速率可以大于或等于所述第一介质层24的刻蚀速率；若所述第一金属层223的表面高于所述衬底21的表面，则所述第三介质层的刻蚀速率大于所述第一介质层24的刻蚀速率。
因此，从上述内容可知，为了避免所述第一金属层223在所述第一沟槽221外围的衬底21之前暴露，可以通过控制所述第三介质层、所述第一介质层24和所述第二介质层25的刻蚀速率，并结合所述第一金属层223的表面与所述衬底21的表面的高度差来实现。
所述半导体器件的制造方法还包括：去除所述图案化的光刻胶层26和所述衬底21上方的所述第二介质层25。
所述半导体器件的制造方法还包括：形成第二金属层(未图示)填充于所述第三沟槽27中，所述第二金属层与所述第一金属层223、所述衬底21电连接，以用于后续进行测试等工序。
综上所述，当基底表面开设的第一沟槽中填充的第一金属层的表面低于基底的表面时，在形成第一介质层覆盖于所述基底表面和所述第一金属层表面之后，使得所述第一金属层上的第一介质层中形成第二沟槽，本发明提供的半导体器件的制造方法通过形成至少填满所述第二沟槽的第二介质层，且以图形化的掩膜版为掩膜去除所述第二介质层和所述第一介质层，去除过程中所述第一介质层的第二表面逐渐靠近所述第一介质层的第一表面直至与所述第一表面重合，其中，去除过程中所述第二表面位于一临时界面，所述临时界面远离所述第一表面一侧的第一介质层被去除且所述临时界面远离所述第一表面一侧保留部分厚度第二介质层，去除所述保留的部分厚度第二介质层后去除所述第一金属层上的介质层，以形成暴露出所述第一金属层和所述第一沟槽外围基底的第三沟槽，所述临时界面为所述第一介质层内一水平面，使得所述第一金属层能够在所述第一沟槽外围的衬底之后暴露或者与所述第一沟槽外围的衬底同时暴露，避免所述第一金属层在所述第一沟槽外围的衬底之前暴露，进而避免产生带电的金属球附着在半导体器件表面，从而提升半导体器件的良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一基底，所述基底表面开设有第一沟槽，所述第一沟槽中填充有第一金属层，所述第一金属层的表面低于所述基底的表面；
形成第一介质层覆盖于所述基底表面和所述第一金属层表面，所述第一金属层上第一介质层中形成第二沟槽，所述第一介质层具有与所述基底接触面所在面的第一表面以及与所述第一表面相对的第二表面；
形成第二介质层，所述第二介质层至少填满所述第二沟槽；
以图形化的掩膜版为掩膜去除所述第二介质层和所述第一介质层，去除过程中所述第二表面逐渐靠近所述第一表面直至与所述第一表面重合，其中，去除过程中所述第二表面位于一临时界面，所述临时界面远离所述第一表面一侧的第一介质层被去除且所述临时界面远离所述第一表面一侧保留部分厚度第二介质层，去除所述保留的部分厚度第二介质层后去除所述第一金属层上的介质层，以形成暴露出所述第一金属层和所述第一沟槽外围基底的第三沟槽，所述临时界面为所述第一介质层内一水平面。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层新形成表面不低于所述第一沟槽外围基底上方介质层新形成表面。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层新形成表面与所述第一沟槽外围基底上方介质层新形成表面高度差小于
4.如权利要求1所述的半导体器件的制造方法，其特征在于，采用干法刻蚀工艺去除所述第二介质层和所述第一介质层，所述干法刻蚀工艺对所述第二介质层刻蚀速率小于所述干法刻蚀工艺对所述第一介质层刻蚀速率。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述第二介质层与所述第一介质层的刻蚀选择比为1:5～1:2。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述基底包括衬底和覆盖在所述衬底上的第三介质层。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第二沟槽底面不低于所述第三介质层表面，所述临时界面为所述第二沟槽底面所在面；
去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层包括填充于所述第一沟槽内的第一介质层；
去除所述第三介质层和/或部分所述衬底、所述第一金属层上方介质层以形成暴露所述第一金属层和所述衬底的第三沟槽。
8.如权利要求6所述的半导体器件的制造方法，其特征在于，所述第二沟槽底面低于所述第三介质层表面，所述临时界面为所述第一表面所在面；
去除所述保留的部分厚度第二介质层后所述第一金属层上方介质层包括填充于所述第一沟槽内的第一介质层以及被所述第一沟槽内的第一介质层包裹的所述第二沟槽内的第二介质层；
去除所述第三介质层和/或部分所述衬底、所述第一金属层上方介质层以形成暴露所述第一金属层和所述衬底的第三沟槽。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二介质层为底部抗反射材料，采用涂覆工艺填充所述第二介质层于所述第二沟槽中。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
形成第二金属层填充于所述第三沟槽中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111566605.3A CN114284208A (zh) | 2021-12-20 | 2021-12-20 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111566605.3A CN114284208A (zh) | 2021-12-20 | 2021-12-20 | 半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114284208A true CN114284208A (zh) | 2022-04-05 |
Family
ID=80873269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111566605.3A Pending CN114284208A (zh) | 2021-12-20 | 2021-12-20 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114284208A (zh) |
-
2021
- 2021-12-20 CN CN202111566605.3A patent/CN114284208A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI603382B (zh) | 形成導孔的方法 | |
| CN107046001B (zh) | 半导体器件及其形成方法 | |
| US20210375760A1 (en) | Metal Line Structure and Method | |
| US9633929B2 (en) | TSV formation | |
| CN108231670B (zh) | 半导体元件及其制作方法 | |
| TWI441281B (zh) | 具有矽穿孔之雙重鑲嵌結構及其製造方法 | |
| US11935816B2 (en) | Conductive feature with non-uniform critical dimension and method of manufacturing the same | |
| CN105489590A (zh) | 嵌入式金属-绝缘体-金属电容器 | |
| US9105687B1 (en) | Method for reducing defects in shallow trench isolation | |
| CN113053805B (zh) | 半导体结构的形成方法及半导体结构 | |
| CN107706145B (zh) | 隔离沟槽薄膜填充结构、半导体存储器件及制备方法 | |
| US9859165B1 (en) | Planarization process for forming semiconductor device structure | |
| US20230402288A1 (en) | Method of removing step height on gate structure | |
| CN114284208A (zh) | 半导体器件的制造方法 | |
| CN110931423A (zh) | 半导体互连结构及其制备方法 | |
| US11764109B2 (en) | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via | |
| CN113903661A (zh) | 半导体器件的制造方法 | |
| CN107346743B (zh) | 半导体结构及其制造方法 | |
| JP2002373893A (ja) | パッドを有する半導体装置とその製造方法 | |
| US7030011B2 (en) | Method for avoiding short-circuit of conductive wires | |
| TWI512894B (zh) | 金屬內連線結構及其製程 | |
| CN108122822B (zh) | 半导体器件的制备方法 | |
| CN115662948A (zh) | 贯穿孔结构的制作方法、半导体结构及封装结构 | |
| CN107403726B (zh) | 半导体器件的制备方法 | |
| CN117059565A (zh) | 封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |