CN113903661A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN113903661A
CN113903661A CN202111164182.2A CN202111164182A CN113903661A CN 113903661 A CN113903661 A CN 113903661A CN 202111164182 A CN202111164182 A CN 202111164182A CN 113903661 A CN113903661 A CN 113903661A
Authority
CN
China
Prior art keywords
layer
insulating
trench isolation
shallow trench
insulating medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111164182.2A
Other languages
English (en)
Inventor
朱奎
薛广杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111164182.2A priority Critical patent/CN113903661A/zh
Publication of CN113903661A publication Critical patent/CN113903661A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，通过在SOI衬底的半导体层上形成暴露出浅沟槽隔离结构的至少部分顶面的第一绝缘介质层，并形成第二绝缘介质层覆盖第一绝缘介质层以及第一绝缘介质层暴露出的浅沟槽隔离结构的顶面；依次刻蚀第二绝缘介质层、第一绝缘介质层暴露出的浅沟槽隔离结构和绝缘埋层，以形成暴露出下层衬底的第一通孔；同时，依次刻蚀第二绝缘介质层和第一绝缘介质层，以形成暴露出器件结构的第二通孔；填充导电材料于第一通孔和第二通孔中，以在第一通孔中形成与下层衬底电连接的衬底接触，以及在第二通孔中形成与器件结构电连接的器件接触，使得能够避免导致衬底接触和器件接触出现异常。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件的制造方法。
背景技术
绝缘体上半导体(SOI)结构包含下层衬底、绝缘埋层和上层半导体层，与常规的半导体衬底相比有诸多优点，例如：消除了闩锁效应、减小了器件的短沟道效应以及改善了抗辐照能力等，使得其广泛应用于射频、高压以及抗辐照等领域。
在传统的射频SOI工艺中，使得除了与器件(例如源漏极、栅极)电连接的通孔插塞外，为了控制电位或消除天线效应，还需要增加电连接到下层衬底的通孔插塞。现有技术中，与器件电连接的通孔插塞以及与下层衬底电连接的通孔插塞对应的通孔采用先后刻蚀的工艺形成。参阅图1a～图1c，绝缘体上半导体结构包含下层衬底11、绝缘埋层12和上层半导体层13，上层半导体层13中形成有浅沟槽隔离结构131围成的有源区，有源区上形成有栅极结构132(包含栅极和侧墙)，栅极结构132两侧的有源区中分别形成有源极区1331和漏极区1332，上层半导体层13表面还依次覆盖有第一绝缘介质层141和第二绝缘介质层142，第一绝缘介质层141和第二绝缘介质层142将栅极结构132和浅沟槽隔离结构131掩埋在内。与源极区1331和漏极区1332连接的通孔插塞以及与下层衬底11连接的通孔插塞的形成步骤包括：
首先，如图1a所示，刻蚀源极区1331和漏极区1332上方的第二绝缘介质层142，以形成暴露出第一绝缘介质层141的第一通孔151；
然后，如图1b所示，填充有机掩膜层161于第一通孔151中，有机掩膜层161还覆盖在第二绝缘介质层142上；并形成图案化的光刻胶层162于有机掩膜层161上，图案化的光刻胶层162具有暴露出浅沟槽隔离结构131上方的有机掩膜层161的部分表面的开口(未图示)，以图案化的光刻胶层162为掩膜，依次刻蚀有机掩膜层161、第二绝缘介质层142、第一绝缘介质层141、浅沟槽隔离结构131和绝缘埋层12，以形成暴露出下层衬底11的第二通孔152；接着，采用灰化工艺去除图案化的光刻胶层162以及剩余的有机掩膜层161；
然后，如图1c所示，刻蚀第一通孔151底面的第一绝缘介质层141，以暴露出源极区1331和漏极区1332，并填充金属17于第一通孔151和第二通孔152中，以在第一通孔151中分别形成与源极区1331和漏极区1332电连接的通孔插塞以及在第二通孔152中形成与下层衬底11电连接的通孔插塞。
在上述步骤中，在去除第一通孔151中的有机掩膜层161时，由于第一通孔151的深度很深，无法将有机掩膜层161去除完全，导致存在如图1c所示的第一通孔151中残留有机掩膜层161的情况，进而导致通孔插塞高阻值或者断开；并且，随着射频SOI器件的尺寸微缩换代，此种情况会愈发严重。
因此，如何避免通孔插塞出现异常是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，能够避免导致衬底接触和器件接触的结构出现异常。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供SOI衬底，包括自下向上的下层衬底、绝缘埋层和半导体层，所述半导体层上形成有器件结构，所述半导体层中形成有底面与所述绝缘埋层接触的浅沟槽隔离结构；
形成第一绝缘介质层覆盖所述半导体层，所述第一绝缘介质层将所述器件结构掩埋在内，且所述第一绝缘介质层暴露出所述浅沟槽隔离结构的至少部分顶面；
形成第二绝缘介质层覆盖所述第一绝缘介质层以及所述第一绝缘介质层暴露出的所述浅沟槽隔离结构的顶面；
依次刻蚀所述第二绝缘介质层、所述第一绝缘介质层暴露出的所述浅沟槽隔离结构和所述绝缘埋层，以形成暴露出所述下层衬底的第一通孔；同时，依次刻蚀所述第二绝缘介质层和所述第一绝缘介质层，以形成暴露出所述器件结构的第二通孔；
填充导电材料于所述第一通孔和所述第二通孔中，以在所述第一通孔中形成与所述下层衬底电连接的衬底接触，以及在所述第二通孔中形成与所述器件结构电连接的器件接触。
可选地，所述器件结构包括形成于所述浅沟槽隔离结构所环绕的半导体层上的栅极结构，以及形成于所述栅极结构两侧的半导体层中的源极区和漏极区。
可选地，所述第二通孔暴露出所述栅极结构，和/或，所述第二通孔暴露出所述源极区和所述漏极区。
可选地，所述第一绝缘介质层暴露出的所述浅沟槽隔离结构的顶面的宽度比所述第一通孔的宽度大0.1μm～0.5μm。
可选地，所述第一通孔穿过所述第一绝缘介质层暴露出的所述浅沟槽隔离结构的顶面的中心。
可选地，所述第二绝缘介质层与所述第一绝缘介质层的刻蚀选择比大于10:1。
可选地，所述浅沟槽隔离结构和所述绝缘埋层与所述第一绝缘介质层的刻蚀选择比均大于10:1。
可选地，所述第一绝缘介质层的厚度小于所述第二绝缘介质层的厚度。
可选地，所述第一绝缘介质层的厚度小于所述浅沟槽隔离结构和所述绝缘埋层的厚度之和。
可选地，在形成所述第二绝缘介质层之后以及形成所述第一通孔和所述第二通孔之前，所述半导体器件的制造方法还包括：
形成硬掩膜层于所述第二绝缘介质层上，并以图案化的所述硬掩膜层为掩膜刻蚀形成所述第一通孔和所述第二通孔。
与现有技术相比，本发明的半导体器件的制造方法，对于包括自下向上的下层衬底、绝缘埋层和半导体层的SOI衬底，通过使得在所述半导体层上的第一绝缘介质层暴露出浅沟槽隔离结构的至少部分顶面，利用所述第二绝缘介质层、所述浅沟槽隔离结构和所述绝缘埋层与所述第一绝缘介质层的高刻蚀选择比，使得在刻蚀所述第二绝缘介质层、所述第一绝缘介质层暴露出的所述浅沟槽隔离结构和所述绝缘埋层，以形成暴露出所述下层衬底的第一通孔的同时，还刻蚀所述第二绝缘介质层和所述第一绝缘介质层，以形成暴露出所述器件结构的第二通孔，进而使得与所述下层衬底电连接的衬底接触对应的第一通孔以及与所述器件结构电连接的器件接触对应的第二通孔能够同时形成，即通过一次光刻和刻蚀工艺同时完成两种不同尺寸、不同深度和不同功能的通孔，相比现有的通过两次不同的光刻和刻蚀工艺先后形成两种通孔，本发明的方法能够避免先后形成而导致的通孔中残留有机掩膜层的情况，进而避免导致衬底接触和器件接触的结构出现异常，并且也简化了工艺步骤。
附图说明
图1a～图1c是现有的与器件连接的通孔插塞以及与下层衬底连接的通孔插塞的制作器件示意图；
图2是本发明一实施例的半导体器件的制造方法的流程图；
图3a～图3f是图2所示的半导体器件的制造方法中的器件示意图。
其中，附图1a～图3f的附图标记说明如下：
11-下层衬底；12-绝缘埋层；13-上层半导体层；131-浅沟槽隔离结构；132-栅极结构；1331-源极区；1332-漏极区；141-第一绝缘介质层；142-第二绝缘介质层；151-第一通孔；152-第二通孔；161-有机掩膜层；162-图案化的光刻胶层；17-金属；
21-下层衬底；22-绝缘埋层；23-半导体层；231-浅沟槽隔离结构；232-栅极结构；2321-栅极层；2322-侧墙；2331-源极区；2332-漏极区；24-第一绝缘介质层；25-第二绝缘介质层；251-图案化的光刻胶层；261-第一通孔；262-第二通孔；27-导电材料；271-衬底接触；272-器件接触。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的半导体器件的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图2，图2是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供SOI衬底，包括自下向上的下层衬底、绝缘埋层和半导体层，所述半导体层上形成有器件结构，所述半导体层中形成有底面与所述绝缘埋层接触的浅沟槽隔离结构；
步骤S2、形成第一绝缘介质层覆盖所述半导体层，所述第一绝缘介质层将所述器件结构掩埋在内，且所述第一绝缘介质层暴露出所述浅沟槽隔离结构的至少部分顶面；
步骤S3、形成第二绝缘介质层覆盖所述第一绝缘介质层以及所述第一绝缘介质层暴露出的所述浅沟槽隔离结构的顶面；
步骤S4、依次刻蚀所述第二绝缘介质层和所述第一绝缘介质层暴露出的所述浅沟槽隔离结构，以形成暴露出所述下层衬底的第一通孔；同时，依次刻蚀所述第二绝缘介质层和所述第一绝缘介质层，以形成暴露出所述器件结构的第二通孔；
步骤S5、填充导电材料于所述第一通孔和所述第二通孔中，以在所述第一通孔中形成与所述下层衬底电连接的衬底接触，以及在所述第二通孔中形成与所述器件结构电连接的器件接触。
下面参阅图3a～图3f更为详细的介绍本实施例提供的半导体器件的制造方法，图3a～图3f是半导体器件的纵向剖面示意图。
按照步骤S1，参阅图3a，提供SOI衬底，包括自下向上的下层衬底21、绝缘埋层22和半导体层23，所述半导体层23上形成有器件结构，所述半导体层23中形成有底面与所述绝缘埋层22接触的浅沟槽隔离结构231。
所述下层衬底21和所述半导体层23可由任何适当的半导体材料构成，包括但不限于：硅、锗、硅锗、硅碳化锗、碳化硅以及其他半导体，所述绝缘埋层22例如为氧化硅层。
所述器件结构包括形成于所述浅沟槽隔离结构231所环绕的半导体层23上的栅极结构232，以及形成于所述栅极结构232两侧的半导体层23中的源极区2331和漏极区2332。
所述浅沟槽隔离结构231的底面与所述绝缘埋层22接触，即浅沟槽隔离结构231的底面与绝缘埋层22的顶面齐平，或者浅沟槽隔离结构231也可以深入绝缘埋层22中；所述浅沟槽隔离结构231的顶面齐平、略低于或略高于所述半导体层23的顶面。
所述栅极结构232包括栅极层2321和位于所述栅极层2321侧壁上的侧墙2322。所述栅极结构232与所述半导体层23之间还形成有栅介质层(未图示)。
所述源极区2331和所述漏极区2332可以形成于所述半导体层23的整个厚度或部分厚度(如图3a所示)中，所述栅极结构232下方的位于所述源极区2331和所述漏极区2332之间的区域为沟道区。
步骤S2、参阅图3a，形成第一绝缘介质层24覆盖所述半导体层23，所述第一绝缘介质层24将所述器件结构掩埋在内，且所述第一绝缘介质层24暴露出所述浅沟槽隔离结构231的至少部分顶面。
以图3a所示的所述浅沟槽隔离结构231的顶面高于所述半导体层23的顶面为例，所述第一绝缘介质层24可以暴露出所述浅沟槽隔离结构231的部分顶面或者全部顶面；若所述第一绝缘介质层24暴露出所述浅沟槽隔离结构231的全部顶面，则所述浅沟槽隔离结构231侧壁上的第一绝缘介质层24的顶面可以高于所述浅沟槽隔离结构231的顶面或者与所述浅沟槽隔离结构231的顶面齐平。
步骤S3、参阅图3b，形成第二绝缘介质层25覆盖所述第一绝缘介质层24以及所述第一绝缘介质层24暴露出的所述浅沟槽隔离结构231的顶面。
所述第一绝缘介质层24的厚度小于所述第二绝缘介质层25的厚度，所述第一绝缘介质层24的厚度小于所述浅沟槽隔离结构231和所述绝缘埋层22的厚度之和。例如，所述第一绝缘介质层24的厚度可以为
Figure BDA0003291139960000074
所述第二绝缘介质层25的厚度可以为
Figure BDA0003291139960000071
所述浅沟槽隔离结构231的厚度可以为
Figure BDA0003291139960000072
所述绝缘埋层22的厚度可以为
Figure BDA0003291139960000073
需要说明的是，所述第一绝缘介质层24、所述第二绝缘介质层25、所述浅沟槽隔离结构231和所述绝缘埋层22的厚度不仅限于上述的范围，可以根据器件的类型选择合适的范围。
步骤S4、参阅图3c和图3d，依次刻蚀所述第二绝缘介质层25、所述第一绝缘介质层24暴露出的所述浅沟槽隔离结构231和所述绝缘埋层22，以形成暴露出所述下层衬底21的第一通孔261；同时，依次刻蚀所述第二绝缘介质层25和所述第一绝缘介质层24，以形成暴露出所述器件结构的第二通孔262。
形成所述第一通孔261和所述第二通孔262的步骤包括：首先，如图3c所示，形成图案化的光刻胶层251于所述第二绝缘介质层25上，并以所述图案化的光刻胶层251为掩膜，刻蚀去除位于所述第一绝缘介质层24所暴露出的所述浅沟槽隔离结构231上方的第二绝缘介质层25，以暴露出所述浅沟槽隔离结构231，同时刻蚀去除所述器件结构上方的第二绝缘介质层25，以暴露出所述第一绝缘介质层24；然后，如图3d所示，继续刻蚀暴露出的所述浅沟槽隔离结构231和所述绝缘埋层22，以形成所述第一通孔261，同时，继续刻蚀所述器件结构上方暴露出的所述第一绝缘介质层24，以形成所述第二通孔262；然后，去除所述图案化的光刻胶层251。
需要说明的是，在上述形成所述第一通孔261和所述第二通孔262的步骤中，若所述浅沟槽隔离结构231的顶面高于所述器件结构上方的第一绝缘介质层24的顶面，则在刻蚀去除位于所述第一绝缘介质层24所暴露出的所述浅沟槽隔离结构231上方的第二绝缘介质层25之后以及在将所述器件结构上方的第二绝缘介质层25刻蚀去除完全之前，还对所述第一绝缘介质层24所暴露出的浅沟槽隔离结构231进行部分刻蚀；若所述浅沟槽隔离结构231的顶面与所述器件结构上方的第一绝缘介质层24的顶面齐平，则在所述第一绝缘介质层24所暴露出的所述浅沟槽隔离结构231上方的第二绝缘介质层25刚好被刻蚀去除完全时，所述器件结构上方的第二绝缘介质层25也刚好被刻蚀去除完全。
所述第二绝缘介质层25的刻蚀速率大于所述第一绝缘介质层24的刻蚀速率，优选所述第二绝缘介质层25与所述第一绝缘介质层24的刻蚀选择比大于10:1。所述浅沟槽隔离结构231和所述绝缘埋层22的刻蚀速率大于所述第一绝缘介质层24的刻蚀速率，优选所述浅沟槽隔离结构231和所述绝缘埋层22与所述第一绝缘介质层24的刻蚀选择比均大于10:1，以使得在将所述器件结构上方暴露出的所述第一绝缘介质层24刻蚀去除完全时，也能将所述第一绝缘介质层24所暴露出的所述浅沟槽隔离结构231和所述绝缘埋层22刻蚀去除完全，进而使得同时形成所述第一通孔261和所述第二通孔262。
所述第一绝缘介质层24的材质可以为氮化硅、氮氧硅等，所述第二绝缘介质层25的材质可以为氧化硅或氮氧硅等，所述浅沟槽隔离结构231的材质可以为氧化硅或氮氧硅等。当所述第一绝缘介质层24的材质为氮化硅时，第二绝缘介质层25和浅沟槽隔离结构231的材质可以是氧化硅或氮氧硅，当所述第一绝缘介质层24的材质为氮氧硅时，第二绝缘介质层25和浅沟槽隔离结构231的材质可以是氧化硅。
并且，所述第一绝缘介质层24暴露出的所述浅沟槽隔离结构231的顶面的宽度比所述第一通孔261的宽度大0.1μm～0.5μm，以考虑到工艺的波动性，避免在对所述第一绝缘介质层24所暴露出的所述浅沟槽隔离结构231进行刻蚀时会刻蚀到外围的所述第一绝缘介质层24，进而避免导致所述第一通孔261的位于所述浅沟槽隔离结构231中的部分的宽度小于位于所述第二绝缘介质层25中的部分的宽度，从而避免导致后续向所述第一通孔261中填充导电材料时出现异常。
优选地，所述第一通孔261穿过所述第一绝缘介质层24暴露出的所述浅沟槽隔离结构231的顶面的中心。
所述第二通孔262可以暴露出所述栅极结构232中的栅极层2321，和/或，所述第二通孔262暴露出所述源极区2331和所述漏极区2332。
另外，由于所述第一通孔261的深度太深，在刻蚀形成所述第一通孔261和所述第二通孔262之前，可以先形成硬掩膜层(未图示)于所述第二绝缘介质层25上，使得能够确保刻蚀工艺顺利执行。在所述硬掩膜层上形成所述图案化的光刻胶层251，以所述图案化的光刻胶层251为掩膜，刻蚀所述硬掩膜层，以形成图案化的所述硬掩膜层，并以所述图案化的光刻胶层251和图案化的所述硬掩膜层为掩膜继续刻蚀形成所述第一通孔261和所述第二通孔262。
所述硬掩膜层的材质可以为硅、或金属氮化物(例如氮化钛、氮化钽)、氮化硅等。
步骤S5、参阅图3e～图3f，填充导电材料27于所述第一通孔261和所述第二通孔262中，以在所述第一通孔261中形成与所述下层衬底21电连接的衬底接触271，以及在所述第二通孔262中形成与所述器件结构电连接的器件接触272。导电材料27可以为金属。
形成所述衬底接触271和所述器件接触272的步骤包括：首先，如图3e所示，填充导电材料27于所述第一通孔261和所述第二通孔262中，且所述导电材料27将所述第二绝缘介质层25掩埋在内；然后，如图3f所示，执行平坦化工艺，以去除高于所述第二绝缘介质层25顶面的导电材料27，以在所述第一通孔261中形成与所述下层衬底21电连接的衬底接触271，以及在所述第二通孔262中形成与所述器件结构电连接的器件接触272。
另外，在填充所述导电材料27于所述第一通孔261和所述第二通孔262中之前，可以先在所述第一通孔261和所述第二通孔262的表面形成粘结-阻挡层(未图示)，粘结-阻挡层可以防止导电材料扩散到介质层中，也可以增强导电材料与通孔表面的粘附力，粘结-阻挡层例如为Ti、Ta、Ru、TiN或TaN。
从上述半导体器件的制造方法可知，对于包括自下向上的下层衬底21、绝缘埋层22和半导体层23的SOI衬底，通过使得在所述半导体层23上的第一绝缘介质层24暴露出浅沟槽隔离结构231的至少部分顶面，利用所述第二绝缘介质层25、所述浅沟槽隔离结构231和所述绝缘埋层22与所述第一绝缘介质层24的高刻蚀选择比，使得在刻蚀所述第二绝缘介质层25、所述第一绝缘介质层24暴露出的所述浅沟槽隔离结构231和所述绝缘埋层22，以形成暴露出所述下层衬底21的第一通孔261的同时，还刻蚀所述第二绝缘介质层25和所述第一绝缘介质层24，以形成暴露出所述器件结构的第二通孔262，进而使得与所述下层衬底21电连接的衬底接触271对应的第一通孔261以及与所述器件结构电连接的器件接触272对应的第二通孔262能够同时形成，避免先后形成而导致的通孔中残留有机掩膜层的情况(即图1a～图1c所示的第一通孔151中残留有机掩膜层161的情况)，进而避免导致衬底接触271和器件接触272的结构出现异常，并且也简化了工艺步骤。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供SOI衬底，包括自下向上的下层衬底、绝缘埋层和半导体层，所述半导体层上形成有器件结构，所述半导体层中形成有底面与所述绝缘埋层接触的浅沟槽隔离结构；
形成第一绝缘介质层覆盖所述半导体层，所述第一绝缘介质层将所述器件结构掩埋在内，且所述第一绝缘介质层暴露出所述浅沟槽隔离结构的至少部分顶面；
形成第二绝缘介质层覆盖所述第一绝缘介质层以及所述第一绝缘介质层暴露出的所述浅沟槽隔离结构的顶面；
依次刻蚀所述第二绝缘介质层、所述第一绝缘介质层暴露出的所述浅沟槽隔离结构和所述绝缘埋层，以形成暴露出所述下层衬底的第一通孔；同时，依次刻蚀所述第二绝缘介质层和所述第一绝缘介质层，以形成暴露出所述器件结构的第二通孔；
填充导电材料于所述第一通孔和所述第二通孔中，以在所述第一通孔中形成与所述下层衬底电连接的衬底接触，以及在所述第二通孔中形成与所述器件结构电连接的器件接触。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述器件结构包括形成于所述浅沟槽隔离结构所环绕的半导体层上的栅极结构，以及形成于所述栅极结构两侧的半导体层中的源极区和漏极区。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第二通孔暴露出所述栅极结构，和/或，所述第二通孔暴露出所述源极区和所述漏极区。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一绝缘介质层暴露出的所述浅沟槽隔离结构的顶面的宽度比所述第一通孔的宽度大0.1μm～0.5μm。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一通孔穿过所述第一绝缘介质层暴露出的所述浅沟槽隔离结构的顶面的中心。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二绝缘介质层与所述第一绝缘介质层的刻蚀选择比大于10:1。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述浅沟槽隔离结构和所述绝缘埋层与所述第一绝缘介质层的刻蚀选择比均大于10:1。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一绝缘介质层的厚度小于所述第二绝缘介质层的厚度。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一绝缘介质层的厚度小于所述浅沟槽隔离结构和所述绝缘埋层的厚度之和。
10.如权利要求1-9任一项所述的半导体器件的制造方法，其特征在于，在形成所述第二绝缘介质层之后以及形成所述第一通孔和所述第二通孔之前，所述半导体器件的制造方法还包括：
形成硬掩膜层于所述第二绝缘介质层上，并以图案化的所述硬掩膜层为掩膜刻蚀形成所述第一通孔和所述第二通孔。
CN202111164182.2A 2021-09-30 2021-09-30 半导体器件的制造方法 Pending CN113903661A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111164182.2A CN113903661A (zh) 2021-09-30 2021-09-30 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111164182.2A CN113903661A (zh) 2021-09-30 2021-09-30 半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN113903661A true CN113903661A (zh) 2022-01-07

Family

ID=79190026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111164182.2A Pending CN113903661A (zh) 2021-09-30 2021-09-30 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN113903661A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695517A (zh) * 2022-06-02 2022-07-01 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN115188704A (zh) * 2022-07-12 2022-10-14 武汉新芯集成电路制造有限公司 绝缘体上半导体衬底及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450601A (zh) * 2002-04-08 2003-10-22 台湾积体电路制造股份有限公司 在绝缘体上硅材料基板上制作上接触插塞的方法
US20030203546A1 (en) * 2002-04-29 2003-10-30 Gert Burbach SOI transistor element having an improved backside contact and method of forming the same
US20060103035A1 (en) * 2004-11-16 2006-05-18 Fujitsu Limited Semiconductor Wafer, Semiconductor Device, And Method Of Manufacturing Semiconductor Device
US20090001466A1 (en) * 2007-06-28 2009-01-01 International Business Machines Corporation Method of forming an soi substrate contact
CN106783899A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 一种降低cmos图像传感器暗电流的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450601A (zh) * 2002-04-08 2003-10-22 台湾积体电路制造股份有限公司 在绝缘体上硅材料基板上制作上接触插塞的方法
US20030203546A1 (en) * 2002-04-29 2003-10-30 Gert Burbach SOI transistor element having an improved backside contact and method of forming the same
US20060103035A1 (en) * 2004-11-16 2006-05-18 Fujitsu Limited Semiconductor Wafer, Semiconductor Device, And Method Of Manufacturing Semiconductor Device
US20090001466A1 (en) * 2007-06-28 2009-01-01 International Business Machines Corporation Method of forming an soi substrate contact
CN106783899A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 一种降低cmos图像传感器暗电流的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695517A (zh) * 2022-06-02 2022-07-01 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN115188704A (zh) * 2022-07-12 2022-10-14 武汉新芯集成电路制造有限公司 绝缘体上半导体衬底及其制造方法

Similar Documents

Publication Publication Date Title
US7148113B2 (en) Semiconductor device and fabricating method thereof
US10319679B2 (en) Semiconductor device
US20150171008A1 (en) Integrated circuits with dummy contacts and methods for producing such integrated circuits
US11653491B2 (en) Contacts and method of manufacturing the same
JPH11354651A (ja) Ｃｍｏｓ自己整合ストラップ状相互接続およびその方法
CN112750752B (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
US11437272B2 (en) Semiconductor device and method for fabricating the same
CN113903660B (zh) 半导体器件的制造方法
CN113903661A (zh) 半导体器件的制造方法
CN105489590A (zh) 嵌入式金属-绝缘体-金属电容器
CN110957268A (zh) 集成电路结构及其形成方法
KR20130134139A (ko) 반도체 소자 및 그 형성 방법
US9728456B2 (en) Interconnect structure including middle of line (MOL) metal layer local interconnect on etch stop layer
CN110729343B (zh) 半导体元件及其制作方法
US6544883B2 (en) Method of manufacturing semiconductor device
US20070145491A1 (en) Semiconductor device and method of manufacture
US11527409B2 (en) Contact slots forming method applying photoresists
US7030011B2 (en) Method for avoiding short-circuit of conductive wires
US6380063B1 (en) Raised wall isolation device with spacer isolated contacts and the method of so forming
US10304692B1 (en) Method of forming field effect transistor (FET) circuits, and forming integrated circuit (IC) chips with the FET circuits
US11468920B2 (en) Semiconductor connection structure and method for manufacturing the same
US9349813B2 (en) Method for fabricating semiconductor device
KR20220145124A (ko) 집적회로 장치 및 그 제조 방법
CN118248624A (zh) Soi衬底引出的制造方法
KR20030058634A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220107

RJ01 Rejection of invention patent application after publication