KR100211941B1 - 평탄화된 이종접합 쌍극자 소자의 제조방법 - Google Patents

평탄화된 이종접합 쌍극자 소자의 제조방법 Download PDF

Info

Publication number
KR100211941B1
KR100211941B1 KR1019960067043A KR19960067043A KR100211941B1 KR 100211941 B1 KR100211941 B1 KR 100211941B1 KR 1019960067043 A KR1019960067043 A KR 1019960067043A KR 19960067043 A KR19960067043 A KR 19960067043A KR 100211941 B1 KR100211941 B1 KR 100211941B1
Authority
KR
South Korea
Prior art keywords
layer
insulating film
film
collector
dielectric insulating
Prior art date
Application number
KR1019960067043A
Other languages
English (en)
Other versions
KR19980048472A (ko
Inventor
박성호
이태우
박문평
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019960067043A priority Critical patent/KR100211941B1/ko
Publication of KR19980048472A publication Critical patent/KR19980048472A/ko
Application granted granted Critical
Publication of KR100211941B1 publication Critical patent/KR100211941B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 서로 다른 밴드 구조를 갖는 화합물 반도체층으로 구성된 이종접합 쌍극자 소자의 제조공정에 있어서 소자분리 공정시 평탄화를 개선시켜 집적회로 제작시 공정신뢰도를 향상시킬 수 있는, 이종접합 쌍극자 소자의 제조방법에 관한 것이다. 본 발명에 따른, HBT 소자의 제조방법은, 반절연성 화합물반도체 기판위에 완충층, 부컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터 캡층이 성장된 이종접합 구조의 HBT 에피 웨이퍼를 사용하여 에미터 전극을 형성하고, 베이스 층의 표면까지 메사식각 후 베이스 전극을 순차적으로 형성하는 공지의 제1과정과, 상기한 컬렉터층을 일부 남긴 상태에서 컬렉터 전극패턴을 정의하고, 잔류 컬렉터층을 제거한 후, 컬렉터 전극을 형성하는 제2과정과, 능동소자 영역 위에 표면의 외각이 돌출된 형태의 감광막을 정의하고, 공지의 방법으로 반절연성 기판까지 습식의 메사식각을 수행하는 제3과정과, 상기 감광막을 마스크층으로 계속 활용하면서, 전자 사이클로트론 공명(ECR) 플라즈마 증착법을 이용하여, 감광막이 손상되지 않은 상온에서 유전체 절연막을 웨이퍼 전면에 도포함으로써, 소자분리 영역과 감광막이 보호하는 능동소자 간의 큰 단차로 인해 유전체막의 단락을 유도하는 제4과정과, 유기용매에 의해 능동소자 영역위의 단락된 유전체 절연막을 제거하여 선택적으로 소자분리 영역에만 유전체 절연막을 매립시키는 제5과정과, 보다 평탄화된 현 상태에서 웨이퍼 전면에 공지의 PECVD 플라즈마를 이용하여 유전체 절연막을 도포하고, 금속접촉창을 정의한 후, 금속배선을 형성하는 제6과정을 포함하는 것을 특징으로 한다.

Description

평탄화된 이중접합 쌍극자 소자의 제조방법
본 발명은 화합물반도체 소자의 제조방법에 관한 것으로, 특히 서로 다른 밴드 구조를 갖는 화합물 반도체층으로 구성된 이종접합 쌍극자 소자의 제조공정에 있어서 소자분리(isolation) 공정시 평탄화를 개선시켜 집적회로 제작시 공정신뢰도를 향상시킬 수 있는, 이종접합 쌍극자 소자의 제조방법에 관한 것이다.
알루미늄갈륨비소/갈륨비소(AlGaAs/GaAs), 인듐갈륨인/갈륨비소(InGaP/GaAs), 인듐인/인듐갈륨비소(InP/InGaAs) 등과 같이 서로 다른 밴드 구조를 갖는 III-V족 화합물 반도체층으로 구성된 이종접합 쌍극자 소자(heterojunction bipolar transistor; 이하 'HBT'로 약칭한다)는, 여타의 반도체 소자와 비교하여 고속 및 고주파 특성이 우수하며, 대전류 구동능력을 지니고 있을 뿐 아니라, 소자의 파괴 전압이 높아, 각종 통신용 전자소자로서 각광을 받고 있으며, 최근에 이에 대한 연구가 활발히 진행되고 있다.
종래에는, 상기한 화합물반도체를 사용한 HBT소자의 제조시에, 소자간의 전기적 분리를 위하여, 단순한 메사식각 방법이나 이온주입 방법을 사용하였다. 그러나, 상기한 종래기술은, 각각의 소자 간의 누설전류의 발생 가능성이 크거나, 또는 소자간에 매우 큰 단차를 유발하여 소자의 집적화를 어렵게 하여, 배선단락으로 인해 제조공정 상의 수율감소를 초래할 수 있는 단점이 있었다.
제2(a)도는 종래기술에 있어서, 메사식각을 이용한 소자분리 공정을 나타낸 단면도이고, 제2(b)도는 이온주입을 이용한 소자분리 공정을 나타낸 단면도로서, 제2(a)도 및 제2(b)도을 참조하여 상기한 종래기술을 보다 구체적으로 설명한다.
종래의 III-V족 HBT 소자의 제작에서는, 제2(a)도에 도시된 바와 같이, HBT 에피구조를 이루는 전기적 채널층(electric channel layer)(8)을 표면에서부터 순차적으로 메사식각하면서, 에미터 전극(9), 베이스 전극(10) 및 컬렉터 진극(12)을 형성하고, 소자간의 전기적 분리를 위한 메사식각 영역(13)을 정의하게 된다.
그러나, 상기한 종래기술은, 후속공정에서 유전체 절연막을 웨이퍼 전면에 도포하고, 포토 리소그래피 공정에 의해 금속 접촉창(via contact)을 정의할 때나 금속배선 영역을 정의할 때, 소자분리 영역(isolation area)(13)과 능동소자, 특히, 에미터 전극(9)과는 매우 단차가 커서, 스텝퍼(stepper) 등 노광장비의 촛점심도의 오차한계를 넘는 경우가 일반적이며, 이에 따라, 정확한 패턴을 얻기 어렵다는 문제점을 지니고 있었다.
이러한 소자간 단차를 극복하기 위해, 에어 브릿지(air-bridge)에 의한 도금공정을 이용하기도 하지만, 에미터-베이스 사이처럼 거리가 매우 근접한 경우에는, 전기적 합선의 우려가 크기 때문에, 일반적으로 금속배선에만 적용하고 있는 실정이다.
한편, HBT 소자의 제조에 대한 종래기술의 다른 한가지로, 제2(b)도에는 능동소자의 형성을 마친 후 소자분리 영역(13)에 프로톤(H+) 등의 이온을 높은 에너지로 주입시킴으로써 격자결함을 유도하여 전기적 채널을 차단하는 과정이 도시되어 있다.
그러나 상기한 종래의 방법은 평탄화면에서는 우수한 반면에, 능동소자와 소자분리 영역에 인접한 영역에서 형성된 격자결함이 누설전류 발생의 원인을 제공하여, 신뢰성있는 HBT 소자의 제작을 보장하기 어렵다는 문제점을 지니고 있었다.
결국, 본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 통상적인 HBT 소자 제작시, 메사식각 및 에미터 전극, 베이스 전극 및 컬렉터 전극의 순차적인 형성에 의해 발생하는 큰 단차를 평탄화 공정에 의해 부분적으로 개선함으로써, 금속배선 공정시 신뢰성을 증대시킬 수 있을 뿐 아니라, 소자 및 회로 제작시 수율을 향상시킬 수 있는, HBT 소자의 제조방법을 제공함에 있다.
제1(a)도 내지 제1(i)도는 본 발명에 따라 평탄화를 개선시킨 이중접합 쌍극자 소자의 제조공정을 순차적으로 나타낸 단면도.
제2(a)도는 종래기술에 있어서 메사식각을 이용한 소자분리 공정을 나타낸 단면도.
제2(b)도는 종래기술에 있어서, 이온주입을 이용한 소자분리 공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반절연성 화합물반도체 기판 2 : 완충층
3 : 부컬렉터층 4: 컬렉터층
5 : 베이스층 6 : 에미터층
7 ; 에미터 캡층 8 : 전기적 채널층
9 : 에미터 전극 10 : 베이스 전극
11 : 컬렉터 전극 12 : 표면처리된 감광막
13 : 소자분리 영역 14 : 선택적으로 매립된 소자분리 영역
15 : 금속간 절연막 16 : 배선금속
상기한 목적을 달성하는, 본 발명에 따른 HBT 소자의 제조방법은, 반절연성 화합물반도체 기판(semi-insulating compound semiconductor substrate) 위에 완충층(buffer layer), 부컬렉터층(subcollector layer), 컬렉터층, 베이스층, 에미터층 및 에미터 캡층(emitter cap layer)이 성장된 이종접합 구조의 HBT 에피 웨이퍼를 사용하여 에미터 전극을 형성하고, 베이스 층의 표면까지 메사식각 후 베이스 전극을 순차적으로 형성하는 공지의 제1과정과, 상기한 컬렉터층을 일부 남긴 상태에서 컬렉터 전극패턴을 정의하고, 잔류 컬렉터층을 제거한 후, 컬렉터 전극을 형성하는 제2과정과, 능동소자 영역 위에 표면의 외각이 돌출된 형태의 감광막(photoresist)을 정의하고, 공지의 방법으로 반절연성 기판까지 습식의 메사식각을 수행하는 제3과정과, 상기 감광막을 마스크층으로 계속 활용하면서, 전자 사이클로트론 공명(Electron Cyclotron Resonance: ECR) 플라즈마 증착법을 이용하여, 감광막이 손상되지 않은 상온에서 유전체 절연막을 웨이퍼 전면에 도포함으로써, 소자분리 영역과 감광막이 보호하는 능동소자간의 큰 단차로 인해 유전체막의 단락을 유도하는 제4과정과, 유기용매에 의해 능동소자 영역 위의 단락된 유전체 절연막을 제거하여 선택적으로 소자분리 영역에만 유전체 절연막을 매립시키는 제5과정과, 보다 평탄화된 현 상태에서 웨이퍼 전면에 공지의 PECVD 플라즈마를 이용하여 유전체 절연막을 도포하고, 금속접촉창(via contact)을 정의한 후, 금속배선(interconnection metal)을 형성하는 제6과정을 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예에 따른 HBT 소자의 제조방법을 첨부도면을 참조하여 보다 상세히 설명한다.
제1(a)도 내지 제1(i)도는 본 발명에 따라 평탄화를 개선시킨 이종접합 쌍극자 소자의 제조공정을 순차적으로 나타낸 단면도이다.
제1(a)도는 반절연성의 III-V족 화합물반도체 기판(1)위에 성장시킨 통상적인 HBT 에피 구조(2-7)의 단면을 나타낸다. 우선, 반도체 기판(1) 상의 격자결합이 에피층으로 전파되는 것을 방지하기 위한 완충층(2)을 증착시킨 후, 불순물이 저농도로 도핑된 부컬렉터층(3)과 고농도로 도핑된 컬렉터층(4)을 차례로 성장하고, 그 위에 다시 고농도로 도핑된 얇은 베이스층(5)과 저농도의 에미터층(6)을 성장한 다음, 마지막으로 접촉저항을 낮추기 위한 고농도의 에미터 캡층(7)을 성장함으로써, 전체적인 HBT 에피 구조가 완성된다.
제1(b)도는 상기한 에피 구조를 이용하여 에미터 전극(9)을 형성한 상태를 나타내며, 이어서, 에미터 캡층(7)과 에미터층(6)을 메사식각한 후 베이스 전극(10)을 증착하게 되면, 제1(c)도와 같은 단면형상이 얻어진다.
계속해서, 베이스층(5)을 완전히 식각하여 제거하고, 컬렉터층(4)의 일부를 메사식각한다. 그리고, 컬렉터전극(11)의 리프트오프(lift-off)를 위한 패턴을 형성한 후, 제1(d)도에 도시된 바와 같이, 잔류 컬렉터층(4)을 완전히 식각하고, 후속공정인 평탄화 공정에 보다 유리하게 만들기 위하여, 컬렉터 전극(11)을 에미터 전극(9)이나 베이스 전극(10)에 비해 두껍게 증착한다. 이때, 금속배선의 평탄화에 도움이 되도록, 상기한 컬렉터 전극(11)의 형성시, 컬렉터 전극(11)만 부컬렉터층(3)에 접촉하도록 하고, 컬렉터 전극(11)의 주변영역은 컬렉터층(4)이 잔류하도록 형성하는 것이 바람직하다.
컬렉터 전극(11)의 형성 후에, 양성(postive) 감광막을 두껍게 도포하고, 염화벤젠(chlorobenzene) 용액에 담가 감광막의 표면을 경화 처리하고 현상을 하게 되면, 제1(e)도와 같이 감광막(12)이 상부 외곽이 돌출된 형태(overhang)가 얻어진다. 이때, 감광막(12) 표면에서의 돌출부 형성 뿐만 아니라, 수직적인 형태를 이루는 것이 매우 중요하다.
상기한 바와 같이, 감광막을 염화벤젠에 담가 표면을 경화시키고 현상하여 감광막(12)의 표면 외곽에 돌출부가 형성되도록 하면, 후속공정에서 소자분리를 위한 메사식각을 수행한 다음, 후속공정에서 감광막 상부의 유전체 절연막이 단락되어 용이하게 리프트오프될 수 있으며, 1장의 마스크 만을 사용하여 메사식각과 메사영역에의 선택적 유전체 절연막 매립을 가능하게 할 수 있다.
상기 단계에서 형성된 표면처리된 감광막(12)을 마스크층으로 하여 소자간의 전기적 차단을 위해, 잔류 컬렉터층(4), 부컬렉터층(3), 완충층(2)을 완전히 메사식각하여 형성된 소자분리 영역(13)을 제1(f)도에 나타내었다.
이후에는 감광막(12)을 제거하지 않은 상태로, 상온에서 고밀도의 플라즈마 생성이 가능하며, 플라즈마의 수직적인 지향성을 갖는 전자 사이클로트론 공명 화학증착법을 사용하여 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)을 전체 웨이퍼 상에 도포(blanket deposition)하게 되면, 제1(g)도와 같이, 상부가 돌출된 형태의 두꺼운 감광막(12)과 더불어, 메사식각에 의해 감광막 하단에서 발생한 측방향으로의 과식각(undercutting)에 의해 수직적 지향성을 갖는 ECR 유전체막이 감광막(12)의 외곽에서 단락됨으로써, 이후, 아세톤 용매에 에피 웨이퍼를 담가 리프트오프하게 되면, 제1(h)도에 도시된 바와 같이, 메사식각된 특정영역에만 선택적으로 유전체 절연막(14)을 형성할 수 있게 되어 소자 제작공정의 평탄화를 개선하는데 큰 도움을 줄 수 있다.
최종적으로, 배선공정을 위하여, 통상적인 플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 사용하여 금속간 절연막(15)을 도포하고, 에미터 전극(9), 베이스 전극(10) 및 컬렉터 전극(11)상에 금속접촉창을 형성한 후, 배선금속(16)을 증착하게 되면, 제1(i)도와 같이, 본 발명의 HBT 소자 제작이 완료되어, 개선된 평탄화 현상을 지니게 된다.
상기한 본 발명에 따르면, 소자간 메사식각 영역에 선택적으로 절연막을 매립함으로써 화합물 반도체를 이용한 HBT 소자제작의 큰 단점인 평탄화 문제를 상당히 완화시켜, 공정수율을 크게 개선할 수 있고, 소자간 금속배선의 효율을 도모함으로써, 소자 및 집적회로 제작 상의 신뢰성을 제공할 수 있으며, 따라서, 이동통신이나 위성통신 등 부가가치가 높은 통신기기에 응용할 경우, 상당한 제조원가의 절감이 기대된다.

Claims (4)

  1. 반절연성 화합물반도체 기판 위에 완충층, 부컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터 캡층이 성장된 이종접합 구조의 HBT 에피 웨이퍼를 사용하여 에미터 전극을 형성하고, 베이스 층의 표면까지 메사식각 후 베이스 전극을 순차적으로 형성하는 공지의 제1과정과, 상기한 컬렉터층을 일부 남긴 상태에서 컬렉터 전극패턴을 정의하고, 잔류 컬렉터층을 제거한 후, 컬렉터 전극을 형성하는 제2과정과, 능동소자 영역 위에 표면의 외곽이 돌출된 형태의 감광막을 정의하고, 공지의 방법으로 반절연성 기판까지 습식의 메사식각을 수행하는 제3과정과, 상기 감광막을 마스크층으로 계속 활용하면서, 전자 사이클로트론 공명(ECR) 플라즈마 증착법을 이용하여, 감광막이 손상되지 않은 상온에서 유전체 절연막을 웨이퍼 전면에 도포함으로써, 소자분리 영역과 감광막이 보호하는 능동소자간의 큰 단차로 인해 유전체막의 단락을 유도하는 제4과정과, 유기용매에 의해 능동소자 영역 위의 단락된 유전체 절연막을 제거하여 선택적으로 소자분리 영역에만 유전체 절연막을 매립시키는 제5과정과, 보다 평탄화된 현 상태에서 웨이퍼 전면에 공지의 PECVD 플라즈마를 이용하여 유전체 절연막을 도포하고, 금속접촉창을 정의한 후, 금속배선을 형성하는 제6과정을 포함하는 것을 특징으로 하는, 이종접합 쌍극자 소자의 제조방법.
  2. 제1항에 있어서, 금속배선의 평탄화에 도움이 되도록, 상기한 컬렉터 전극의 형성시, 컬렉터 전극만 부컬렉터층에 접촉하도록 하고, 컬렉터 전극의 주변영역은 컬렉터층이 잔류하도록 형성하는 것을 특징으로 하는, 이종접합 쌍극자 소자의 제조방법.
  3. 제1항에 있어서, 감광막을 염화벤젠에 담가 표면을 경화시키고 현상하여 감광막의 표면 외곽에 돌출부가 형성함으로써, 소자분리를 위한 메사식각을 수행한 다음, 감광막 상부의 유전체 절연막이 단락되어 용이하게 리프트오프될 수 있도록 하며, 1장의 마스크 만을 사용하여 메사식각과 메사영역에의 선택적 유전체 절연막 매립을 가능하게 한 것을 특징으로 하는, 이종접합 쌍극자 소자의 제조방법.
  4. 제1항에 있어서, 상부가 돌출된 감광막을 이용하여 소자분리 메사식각을 수행한 상태로 상온에서 고농도의 플라즈마를 발생시키는 것이 가능하도록 하고 후속공정에서 유전체 절연막의 단락을 유도하는데 유리한 ECR 화학증착법을 이용하여 유전체 절연막을 웨이퍼 전면에 도포할 때 감광막 측벽에의 절연막 증착을 최대한 억제하여, 이후, 절연막의 리프트오프에 의해 금속배선의 평탄화를 가능하도록 한 것을 특징으로 하는, 이종접합 쌍극자 소자의 제조방법.
KR1019960067043A 1996-12-17 1996-12-17 평탄화된 이종접합 쌍극자 소자의 제조방법 KR100211941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067043A KR100211941B1 (ko) 1996-12-17 1996-12-17 평탄화된 이종접합 쌍극자 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067043A KR100211941B1 (ko) 1996-12-17 1996-12-17 평탄화된 이종접합 쌍극자 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980048472A KR19980048472A (ko) 1998-09-15
KR100211941B1 true KR100211941B1 (ko) 1999-08-02

Family

ID=19488634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067043A KR100211941B1 (ko) 1996-12-17 1996-12-17 평탄화된 이종접합 쌍극자 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100211941B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706423B1 (ko) * 2005-12-09 2007-04-10 현대자동차주식회사 글로브 박스 스토퍼

Also Published As

Publication number Publication date
KR19980048472A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US7595249B2 (en) Bipolar transistors with vertical structures
JPH06232150A (ja) ヘテロ接合バイポーラ・トランジスタ集積回路の製造方法
US6855965B2 (en) Method of manufacturing a semiconductor component and semiconductor component thereof
US5064772A (en) Bipolar transistor integrated circuit technology
US5344786A (en) Method of fabricating self-aligned heterojunction bipolar transistors
GB2311652A (en) Semiconductor device and method for manufacturing the same
JP2001308108A (ja) 電界効果トランジスタおよびその製造方法
KR100211941B1 (ko) 평탄화된 이종접합 쌍극자 소자의 제조방법
JP2851044B2 (ja) 半導体装置の製造方法
JP3347947B2 (ja) 半導体装置の製造方法
JP2007273538A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2576165B2 (ja) バイポーラトランジスタの製造方法
JPS63124465A (ja) バイポ−ラトランジスタの製造方法
CN209785942U (zh) 异质接面双极性晶体管
JPH07211924A (ja) ショットキーダイオード及びその製造方法
US20030096444A1 (en) Heterobipolar transistor with T-shaped emitter terminal contact and method of manufacturing it
KR100198425B1 (ko) 폴리이미드를 이용한 이종접합 바이폴라 트랜지스터의 제조방법
JP3244795B2 (ja) 半導体装置の製造方法
JP2976664B2 (ja) バイポーラトランジスタの製造方法
JP3536840B2 (ja) 半導体装置の製造方法
KR0150487B1 (ko) 티형 금속전극의 제조방법
JPH06177161A (ja) 金属ショットキー接合型電界効果トランジスタの製造方法
KR20000013207A (ko) 이종접합 쌍극자 트랜지스터의 제작방법
JP2000349091A (ja) バイポーラトランジスタ及びその製造方法
JPH0797634B2 (ja) 電界効果トランジスタとその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040401

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee