JPH06177161A - 金属ショットキー接合型電界効果トランジスタの製造方法 - Google Patents
金属ショットキー接合型電界効果トランジスタの製造方法Info
- Publication number
- JPH06177161A JPH06177161A JP32387992A JP32387992A JPH06177161A JP H06177161 A JPH06177161 A JP H06177161A JP 32387992 A JP32387992 A JP 32387992A JP 32387992 A JP32387992 A JP 32387992A JP H06177161 A JPH06177161 A JP H06177161A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- dummy gate
- insulating
- gate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は金属ショットキー接合型電界効
果トランジスタの信頼度を低下させることなく安定した
特性歩留を確保できる製造方法を提供することにある。 【構成】ダミーゲート１０３及び第２の絶縁膜１０４の
形成後イオン注入を行い、不純物高濃度層１０６をセル
フアラインで形成し、かつエッチバック技術によりダミ
ーゲート１０３の頭部を露出させて除去し、ゲート金属
１０９を被着することに依り、工程中の加工ダメージよ
りショットキー界面を保護し、エッチバック時に硬化し
た第３の絶縁膜１０７ではなく新たに形成した第１の有
機膜１０８を用いてゲート金属１０９のリフトオフを行
なってゲート電極１１０を形成する。
果トランジスタの信頼度を低下させることなく安定した
特性歩留を確保できる製造方法を提供することにある。 【構成】ダミーゲート１０３及び第２の絶縁膜１０４の
形成後イオン注入を行い、不純物高濃度層１０６をセル
フアラインで形成し、かつエッチバック技術によりダミ
ーゲート１０３の頭部を露出させて除去し、ゲート金属
１０９を被着することに依り、工程中の加工ダメージよ
りショットキー界面を保護し、エッチバック時に硬化し
た第３の絶縁膜１０７ではなく新たに形成した第１の有
機膜１０８を用いてゲート金属１０９のリフトオフを行
なってゲート電極１１０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は金属ショットキー接合型
電界効果トランジスタの製造方法に関し、特にショット
キー接合部より電極上方部が幅広い断面形状のゲート電
極を有する金属ショットキー接合型電界効果トランジス
タの製造方法に関する。
電界効果トランジスタの製造方法に関し、特にショット
キー接合部より電極上方部が幅広い断面形状のゲート電
極を有する金属ショットキー接合型電界効果トランジス
タの製造方法に関する。
【０００２】
【従来の技術】従来例１のＭＥＳＦＥＴの断面構造を図
４に示す。図４に於いて４０１は半絶縁性半導体基板、
例えば半絶縁性ＧａＡｓ基板、４０２は能動層、例えば
イオン注入法にて形成されたｎ型導電性能動層、４０６
は不純物高濃度層、例えばイオン注入法にて形成された
ｎ+ コンタクト層、４１０はゲート電極、例えばＡｌに
て構成されたゲート電極である。本構造の場合図に示し
た様にゲート断面は矩形若しくはショットキー接合部よ
り電極上部の幅が狭い形状であり、ＭＥＳＦＥＴの高性
能化の為にゲート長を小さくしていった時ゲート抵抗が
増大し、高性能化に限度が生じる。このゲート抵抗の増
大を防止する為に図５に示す様な構造が最近用いられて
いる。図５は従来例２の断面図である。図５に於いて５
０１は半絶縁性半導体基板、例えば半絶縁性ＧａＡｓ基
板、５０２は能動層、例えばイオン注入法にて形成され
たｎ型導電性能動層、５０６は不純物高濃度層、例えば
イオン注入法にて形成されたｎ+ コンタクト層、５１０
はゲート電極、例えばＡｌにて構成されたゲート電極、
５１２は第４の絶縁膜、例えばＳｉＯ2 膜である。この
構造の場合ゲート電極５１０のショットキー接合部の幅
が小さくなってもゲート電極上方部の幅を広く形成でき
る為ゲート抵抗が増大する事なく高性能化が容易とな
る。従来この構造のＭＥＳＦＥＴは以下の様に形成され
ていた。図６は図５の構造のＭＥＳＦＥＴの形成方法を
説明する素子の断面図である。図６（ａ）に於いて、半
絶縁性半導体基板５０１に選択イオン注入法により能動
層５０２を形成する。能動層５０２の形成はＶＰＥ、Ｍ
ＢＥ、ＭＯＣＶＤ等のエピタキシャル及び選択エッチン
グにても可能である。次に図６（ｂ）に於いて半絶縁性
半導体基板５０１上に目合せ露光法に依り第１のフォト
レジストパターン５１３を形成し第１のフォトレジスト
ポターン５１３をマスクとした選択イオン注入法を用い
て不純物高濃度層５０６を形成する。然る後に第１のフ
ォトレジストパターン５１３は除去する。次に図６
（ｃ）に於いて半絶縁性半導体基板５０１上に第４の絶
縁膜５１２を形成し、更にその上に開口部が不純物高濃
度層５０６の間に入る様に第２のフォトレジストパター
ン５１４を目合せ露光法に依り形成する。次に図６
（ｄ）に於いて第２のフォトレジストパターン５１４を
マスクとした異方性選択エッチングに依り第４の絶縁膜
５１２の一部を除去し能動層５０２の一部を露出させ
る。然る後に第２のフォトレジストパターン５１４は除
去する。次に図６（ｅ）に於いて半絶縁性半導体基板５
０１上にゲート金属を被着し第４の絶縁膜５１２の除去
部を含む領域を残す様にエッチング除去してゲート電極
５１０を形成し図５に示した構造のＭＥＳＦＥＴを形成
していた。しかしこの従来例２の製造方法ではゲート電
極５１０及び不純物高濃度層５０６の相対位置が目合露
光法に依り決定されており、目合露光の位置精度に依る
目ずれの為、ゲート電極とソース電極間及びゲート電極
とドレイン電極間の耐圧やリーク電流、抵抗等にばらつ
きが生じ、ＤＣ特性及び高周波特性の歩留を低下させる
原因となった。又ゲート電極５１０を形成する際に異方
性選択エッチング、例えばドライエッチを用いる為ショ
ットキー接合形成予定位置の半絶縁性半導体基板５０１
にダメージが入り、ショットキー特性が劣化し、ＤＣ特
性及び高周波特性の劣化、ひいては信頼度を低下させて
しまうという欠点を有している。以上述べてきた問題点
を解決すべく以下の様な製造方法が提案されている。
（本製造方法の詳細は公開特許公報（Ａ）昭６０−１３
２３７６に述べられている。）図７は従来例３の製造方
法を説明するための素子の断面図である。図７（ａ）に
於いて７０１は半絶縁性半導体基板、例えば半絶縁性Ｇ
ａＡｓ基板、７０２は能動層、例えばｎ型ＧａＡｓ層、
７０３はダミーゲートである。次に図７（ｂ）に於い
て、第２の絶縁膜、７０４、例えばＳｉＯ2 膜を基板全
面に形成する。次に図７（ｃ）に於いて、半絶縁性半導
体基板７０４に対し上方から垂直な方向に異方性エッチ
ング、例えば平行電極型リアクティブイオンエッチング
を行ない、ダミーゲート７０３の両側面に側壁７０５を
形成し、更にイオン注入法に依りダミーゲート７０３及
び側壁７０５をマスクの一部としてセルフアラインで不
純物高濃度層７０６を形成する。次に図７（ｄ）に於い
てダミーゲート７０３を側壁７０５がエッチングされな
い条件下にてエッチング除去し、更に保護膜を必要とし
ない条件下にてアニールを行ない不純物高濃度層７０６
の活性化を行う。次に図７（ｅ）に於いて、半絶縁性半
導体基板７０１上全面に金属膜７１５を形成する。次に
図７（ｆ）に於いて、半絶縁性半導体基板上７０１上全
面に第３の絶縁膜７０７、例えばフォトレジストを回転
塗布にて形成する。この時側壁７０５上の第３の絶縁膜
７０７は他の部分の第３の絶縁膜７０７より薄くなる。
次に図７（ｇ）に於いて、半絶縁性半導体７０１上方よ
り全面を一様にエッチングし、側壁７０５上の金属膜７
１５を露出させる。次に図７（ｈ）に於いて、側壁７０
５上の金属膜７１５をエッチング除去した後、加熱処理
を行ない不純物高濃度層７０６上の金属膜７１５に依っ
てオーミック接合を形成する。
４に示す。図４に於いて４０１は半絶縁性半導体基板、
例えば半絶縁性ＧａＡｓ基板、４０２は能動層、例えば
イオン注入法にて形成されたｎ型導電性能動層、４０６
は不純物高濃度層、例えばイオン注入法にて形成された
ｎ+ コンタクト層、４１０はゲート電極、例えばＡｌに
て構成されたゲート電極である。本構造の場合図に示し
た様にゲート断面は矩形若しくはショットキー接合部よ
り電極上部の幅が狭い形状であり、ＭＥＳＦＥＴの高性
能化の為にゲート長を小さくしていった時ゲート抵抗が
増大し、高性能化に限度が生じる。このゲート抵抗の増
大を防止する為に図５に示す様な構造が最近用いられて
いる。図５は従来例２の断面図である。図５に於いて５
０１は半絶縁性半導体基板、例えば半絶縁性ＧａＡｓ基
板、５０２は能動層、例えばイオン注入法にて形成され
たｎ型導電性能動層、５０６は不純物高濃度層、例えば
イオン注入法にて形成されたｎ+ コンタクト層、５１０
はゲート電極、例えばＡｌにて構成されたゲート電極、
５１２は第４の絶縁膜、例えばＳｉＯ2 膜である。この
構造の場合ゲート電極５１０のショットキー接合部の幅
が小さくなってもゲート電極上方部の幅を広く形成でき
る為ゲート抵抗が増大する事なく高性能化が容易とな
る。従来この構造のＭＥＳＦＥＴは以下の様に形成され
ていた。図６は図５の構造のＭＥＳＦＥＴの形成方法を
説明する素子の断面図である。図６（ａ）に於いて、半
絶縁性半導体基板５０１に選択イオン注入法により能動
層５０２を形成する。能動層５０２の形成はＶＰＥ、Ｍ
ＢＥ、ＭＯＣＶＤ等のエピタキシャル及び選択エッチン
グにても可能である。次に図６（ｂ）に於いて半絶縁性
半導体基板５０１上に目合せ露光法に依り第１のフォト
レジストパターン５１３を形成し第１のフォトレジスト
ポターン５１３をマスクとした選択イオン注入法を用い
て不純物高濃度層５０６を形成する。然る後に第１のフ
ォトレジストパターン５１３は除去する。次に図６
（ｃ）に於いて半絶縁性半導体基板５０１上に第４の絶
縁膜５１２を形成し、更にその上に開口部が不純物高濃
度層５０６の間に入る様に第２のフォトレジストパター
ン５１４を目合せ露光法に依り形成する。次に図６
（ｄ）に於いて第２のフォトレジストパターン５１４を
マスクとした異方性選択エッチングに依り第４の絶縁膜
５１２の一部を除去し能動層５０２の一部を露出させ
る。然る後に第２のフォトレジストパターン５１４は除
去する。次に図６（ｅ）に於いて半絶縁性半導体基板５
０１上にゲート金属を被着し第４の絶縁膜５１２の除去
部を含む領域を残す様にエッチング除去してゲート電極
５１０を形成し図５に示した構造のＭＥＳＦＥＴを形成
していた。しかしこの従来例２の製造方法ではゲート電
極５１０及び不純物高濃度層５０６の相対位置が目合露
光法に依り決定されており、目合露光の位置精度に依る
目ずれの為、ゲート電極とソース電極間及びゲート電極
とドレイン電極間の耐圧やリーク電流、抵抗等にばらつ
きが生じ、ＤＣ特性及び高周波特性の歩留を低下させる
原因となった。又ゲート電極５１０を形成する際に異方
性選択エッチング、例えばドライエッチを用いる為ショ
ットキー接合形成予定位置の半絶縁性半導体基板５０１
にダメージが入り、ショットキー特性が劣化し、ＤＣ特
性及び高周波特性の劣化、ひいては信頼度を低下させて
しまうという欠点を有している。以上述べてきた問題点
を解決すべく以下の様な製造方法が提案されている。
（本製造方法の詳細は公開特許公報（Ａ）昭６０−１３
２３７６に述べられている。）図７は従来例３の製造方
法を説明するための素子の断面図である。図７（ａ）に
於いて７０１は半絶縁性半導体基板、例えば半絶縁性Ｇ
ａＡｓ基板、７０２は能動層、例えばｎ型ＧａＡｓ層、
７０３はダミーゲートである。次に図７（ｂ）に於い
て、第２の絶縁膜、７０４、例えばＳｉＯ2 膜を基板全
面に形成する。次に図７（ｃ）に於いて、半絶縁性半導
体基板７０４に対し上方から垂直な方向に異方性エッチ
ング、例えば平行電極型リアクティブイオンエッチング
を行ない、ダミーゲート７０３の両側面に側壁７０５を
形成し、更にイオン注入法に依りダミーゲート７０３及
び側壁７０５をマスクの一部としてセルフアラインで不
純物高濃度層７０６を形成する。次に図７（ｄ）に於い
てダミーゲート７０３を側壁７０５がエッチングされな
い条件下にてエッチング除去し、更に保護膜を必要とし
ない条件下にてアニールを行ない不純物高濃度層７０６
の活性化を行う。次に図７（ｅ）に於いて、半絶縁性半
導体基板７０１上全面に金属膜７１５を形成する。次に
図７（ｆ）に於いて、半絶縁性半導体基板上７０１上全
面に第３の絶縁膜７０７、例えばフォトレジストを回転
塗布にて形成する。この時側壁７０５上の第３の絶縁膜
７０７は他の部分の第３の絶縁膜７０７より薄くなる。
次に図７（ｇ）に於いて、半絶縁性半導体７０１上方よ
り全面を一様にエッチングし、側壁７０５上の金属膜７
１５を露出させる。次に図７（ｈ）に於いて、側壁７０
５上の金属膜７１５をエッチング除去した後、加熱処理
を行ない不純物高濃度層７０６上の金属膜７１５に依っ
てオーミック接合を形成する。
【０００３】
【発明が解決しようとする課題】以上述べてきた第３の
従来例に於いては、側壁を用いてセルフアラインで不純
物高濃度層を形成する為、第２の従来例で説明した様な
目合露光の目ずれに起因するゲート電極とドレイン電極
或いはソース電極間の耐圧等のばらつきを防止する事が
でき、又ショットキー接合形成予定位置がダミーゲート
に依りプロセス中保護されている為ダメージに依るショ
ットキー特性の劣化も防ぐ事ができる。又ゲートの断面
形状が側壁の内側に沿って上方にのびている為ゲート断
面積が増加し、第１の従来例にて説明した欠点を補う事
はできる。
従来例に於いては、側壁を用いてセルフアラインで不純
物高濃度層を形成する為、第２の従来例で説明した様な
目合露光の目ずれに起因するゲート電極とドレイン電極
或いはソース電極間の耐圧等のばらつきを防止する事が
でき、又ショットキー接合形成予定位置がダミーゲート
に依りプロセス中保護されている為ダメージに依るショ
ットキー特性の劣化も防ぐ事ができる。又ゲートの断面
形状が側壁の内側に沿って上方にのびている為ゲート断
面積が増加し、第１の従来例にて説明した欠点を補う事
はできる。
【０００４】しかしながら第３の従来例では側壁の内側
と外側にそれぞれ電極が垂直に残る為キャパシタが形成
されゲートとソース各電極間の容量が増加し高周波特性
を劣化させるという欠点を有している。又この容量増加
を防ぐ為に側壁を除去した場合は垂直部の金属膜の折
れ、倒壊等に依り電極間の短絡が生じ、歩留りを悪化さ
せ、更には不安定接触により信頼性を低下させるという
問題点があった。
と外側にそれぞれ電極が垂直に残る為キャパシタが形成
されゲートとソース各電極間の容量が増加し高周波特性
を劣化させるという欠点を有している。又この容量増加
を防ぐ為に側壁を除去した場合は垂直部の金属膜の折
れ、倒壊等に依り電極間の短絡が生じ、歩留りを悪化さ
せ、更には不安定接触により信頼性を低下させるという
問題点があった。
【０００５】本発明の目的は、金属ショットキー接合型
電界効果トランジスタの信頼度を低下させることなく、
安定した特性歩留を確保できる製造方法を提供すること
にある。
電界効果トランジスタの信頼度を低下させることなく、
安定した特性歩留を確保できる製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明の金属ショットキ
ー接合型電界効果トランジスタの製造方法は、ショット
キー接合型より電極上方部が幅広い断面形状のゲート電
極を有するＭＥＳＦＥＴの製造方法に於いて、一導電型
の能動層が形成された半絶縁性半導体基板上に第１の絶
縁膜からなるダミーゲートを形成する工程と、前記半絶
縁性半導体基板上に第１の絶縁膜と異なるエッチング特
性を有する第２の絶縁膜を形成する工程と、一導電型の
不純物をイオン注入する工程と、前記半絶縁性半導体基
板上に更に第３の絶縁膜を形成する工程と、第２の絶縁
膜と第３の絶縁膜のエッチングレートが等しくなる条件
にてエッチングを行ない、第１の絶縁膜からなるダミー
ゲートの頭部を露出させる工程と、第２の絶縁膜がエッ
チングされない条件下にて第１の絶縁膜からなるダミー
ゲートを除去する工程と、ダミーゲートが除去された領
域を開口部内に含む様に第１の有機膜をパターニング形
成する工程と、ゲート金属を前記半絶縁性半導体基板上
に被着する工程と、第１の有機膜を溶解し第１の有機膜
上のゲート金属をリフトオフ除去し、ゲート電極を形成
する工程と、第３の絶縁膜を除去する工程と、第２の絶
縁膜の一部を除去する工程と、オーミック接合電極を形
成する工程とを含むことを特徴として構成される。
ー接合型電界効果トランジスタの製造方法は、ショット
キー接合型より電極上方部が幅広い断面形状のゲート電
極を有するＭＥＳＦＥＴの製造方法に於いて、一導電型
の能動層が形成された半絶縁性半導体基板上に第１の絶
縁膜からなるダミーゲートを形成する工程と、前記半絶
縁性半導体基板上に第１の絶縁膜と異なるエッチング特
性を有する第２の絶縁膜を形成する工程と、一導電型の
不純物をイオン注入する工程と、前記半絶縁性半導体基
板上に更に第３の絶縁膜を形成する工程と、第２の絶縁
膜と第３の絶縁膜のエッチングレートが等しくなる条件
にてエッチングを行ない、第１の絶縁膜からなるダミー
ゲートの頭部を露出させる工程と、第２の絶縁膜がエッ
チングされない条件下にて第１の絶縁膜からなるダミー
ゲートを除去する工程と、ダミーゲートが除去された領
域を開口部内に含む様に第１の有機膜をパターニング形
成する工程と、ゲート金属を前記半絶縁性半導体基板上
に被着する工程と、第１の有機膜を溶解し第１の有機膜
上のゲート金属をリフトオフ除去し、ゲート電極を形成
する工程と、第３の絶縁膜を除去する工程と、第２の絶
縁膜の一部を除去する工程と、オーミック接合電極を形
成する工程とを含むことを特徴として構成される。
【０００７】又、第１の絶縁膜からなるゲートの頭部を
露出させる工程の後に露出した第１の絶縁膜からなるダ
ミーゲートの頭部を開口部内に含む様に第１の有機膜を
パターニング形成する工程とその後に第２の絶縁膜がエ
ッチングされない条件下にて第１の絶縁膜からなるダミ
ーゲートを除去する工程とゲート金属を前記半絶縁性半
導体基板上に被着する工程とを含んでも良い事にあり、
更には第２の絶縁膜がエッチングされない条件下にて第
１の絶縁膜からなるダミーゲートを除去する工程の後に
ダミーゲートが除去された開口部より能動層の一部をエ
ッチング除去し、リセスを形成する工程を含んでも良い
事にある。
露出させる工程の後に露出した第１の絶縁膜からなるダ
ミーゲートの頭部を開口部内に含む様に第１の有機膜を
パターニング形成する工程とその後に第２の絶縁膜がエ
ッチングされない条件下にて第１の絶縁膜からなるダミ
ーゲートを除去する工程とゲート金属を前記半絶縁性半
導体基板上に被着する工程とを含んでも良い事にあり、
更には第２の絶縁膜がエッチングされない条件下にて第
１の絶縁膜からなるダミーゲートを除去する工程の後に
ダミーゲートが除去された開口部より能動層の一部をエ
ッチング除去し、リセスを形成する工程を含んでも良い
事にある。
【０００８】
【実施例】次に本発明に就いて図面を参照して説明す
る。図１は本発明の一実施例を説明するために工程順に
示した素子の断面図である。
る。図１は本発明の一実施例を説明するために工程順に
示した素子の断面図である。
【０００９】図１（ａ）に於いて１０１は半絶縁性半導
体基板、例えば半絶縁性ＧａＡｓ基板、１０２は能動
層、例えばＳｉイオンの選択イオン注入法に依り形成さ
れたｎ型能動層、１０３は第１の絶縁膜からなるダミー
ゲート、例えば５００ｎｍの厚さのＳｉＯ2 膜を選択エ
ッチングに依り加工して得られるダミーゲートである。
本実施例に於いては能動層１０２をイオン注入法に依り
形成した場合に就いて述べるが、ＭＢＥ、ＤＰＥ、ＭＯ
ＣＶＤ等のエピキタシャル法と選択エッチング法に依り
能動層１０２を形成しても同様の効果が得られる。次に
図１（ｂ）に於いて半絶縁性半導体基板１０１上にダミ
ーゲート１０３と異なるエッチング特性を有する第２の
絶縁膜１０４、例えばＳｉＮ膜を２００ｎｍの厚さで形
成する。この時ダミーゲート１０３の側面にはステップ
カバレッジの効果に依り側壁１０５が形成される。次に
図１（ｃ）に於いて、半絶縁性半導体基板１０１上面よ
りイオン注入、例えばＳｉイオンを２４０ＫｅＶにてイ
オン注入及びアニールを行う。この場合Ｒｐ≒２１０ｎ
ｍ、ΔＲｐ≒８６ｎｍであるので注入されたＳｉイオン
は第２の絶縁膜１０４をダミーゲート１０３及び側壁１
０５を除く部分にて透過し、不純物高濃度層１０６、例
えばｎ型の不純物高濃度層を形成する一方、ダミーゲー
ト１０３及び側壁１０５の部分にては厚さが７００ｎｍ
ある為透過せず能動層１０２は保護される。ダミーゲー
ト１０３と不純物高濃度層１０６との距離でＭＥＳＦＥ
Ｔの耐圧を制御できるのでダミーゲート１０３、第２の
絶縁膜１０４、厚さを任意に設定することで所望の耐圧
を得る事ができる。次に図１（ｄ）に於いて第２の絶縁
膜１０４上に第３の絶縁膜１０７、例えばフォトレジス
トを例えば１０００ｎｍの厚さで形成する。この時回転
塗布法等用いて、第３の絶縁膜１０７の表面を平坦にか
つ第２の絶縁膜１０７の突出部も覆う様に形成する事が
肝要である。次に図１（ｅ）に於いて第２の絶縁膜１０
４と第３の絶縁膜１０７のエッチングレートが等しくな
る条件下、例えばＣＦ4 とＯ2 の混合ガスを用いたドラ
イエッチング法にてエッチングを行ないダミーゲート１
０３の頭部を露出させる。この時第３の絶縁膜１０７の
表面はドライエッチングにより硬化しており、有機溶剤
等では除去しにくい状態となっている。次に図１（ｆ）
に於いて、第２の絶縁膜１０４がエッチングされない条
件下、例えばバッファードフッ酸を用いたウェットエッ
チング法に依りダミーゲート１０３を除去する。この時
第３の絶縁膜１０７もエッチングされずに残る。次に図
１（ｇ）に於いて、ダミーゲート１０３が除去された領
域を開口部内に含む様に第１の有機膜１０８を、例えば
１０００ｎｍの厚さのフォトレジストを用いた露光・現
像法にてパターニング形成する。開口の幅はゲート抵抗
を十分低減できる程度に任意に設定できる。次に図１
（ｈ）に於いて、ゲート金属１０９、例えばＡｌを８０
０ｎｍの厚さにて半絶縁性基板上に被着する。次に図１
（ｉ）に於いて第１の有機膜１０８を例えばメチルエチ
ルエトン等の有機溶剤を用いて溶解し、第１の有機膜１
０８上のゲート金属１０９をリフトオフ除去し、ゲート
電極１１０を形成する。次に図１（ｊ）に於いて第３の
絶縁膜１０７を例えばＯ2 ガスを用いたプラズマアッシ
ング法にて除去する。次に図１（ｋ）に於いてオーミッ
ク接合予定位置にあたる第２の絶縁膜の一部を例えばド
ライエッチングに依り除去しオーミック電極を形成する
ことに依り、ショットキー接合部より電極上方部が幅広
い断面形状のゲート電極を有する金属ショットキー接合
型電界効果トランジスタを形成することができる。
体基板、例えば半絶縁性ＧａＡｓ基板、１０２は能動
層、例えばＳｉイオンの選択イオン注入法に依り形成さ
れたｎ型能動層、１０３は第１の絶縁膜からなるダミー
ゲート、例えば５００ｎｍの厚さのＳｉＯ2 膜を選択エ
ッチングに依り加工して得られるダミーゲートである。
本実施例に於いては能動層１０２をイオン注入法に依り
形成した場合に就いて述べるが、ＭＢＥ、ＤＰＥ、ＭＯ
ＣＶＤ等のエピキタシャル法と選択エッチング法に依り
能動層１０２を形成しても同様の効果が得られる。次に
図１（ｂ）に於いて半絶縁性半導体基板１０１上にダミ
ーゲート１０３と異なるエッチング特性を有する第２の
絶縁膜１０４、例えばＳｉＮ膜を２００ｎｍの厚さで形
成する。この時ダミーゲート１０３の側面にはステップ
カバレッジの効果に依り側壁１０５が形成される。次に
図１（ｃ）に於いて、半絶縁性半導体基板１０１上面よ
りイオン注入、例えばＳｉイオンを２４０ＫｅＶにてイ
オン注入及びアニールを行う。この場合Ｒｐ≒２１０ｎ
ｍ、ΔＲｐ≒８６ｎｍであるので注入されたＳｉイオン
は第２の絶縁膜１０４をダミーゲート１０３及び側壁１
０５を除く部分にて透過し、不純物高濃度層１０６、例
えばｎ型の不純物高濃度層を形成する一方、ダミーゲー
ト１０３及び側壁１０５の部分にては厚さが７００ｎｍ
ある為透過せず能動層１０２は保護される。ダミーゲー
ト１０３と不純物高濃度層１０６との距離でＭＥＳＦＥ
Ｔの耐圧を制御できるのでダミーゲート１０３、第２の
絶縁膜１０４、厚さを任意に設定することで所望の耐圧
を得る事ができる。次に図１（ｄ）に於いて第２の絶縁
膜１０４上に第３の絶縁膜１０７、例えばフォトレジス
トを例えば１０００ｎｍの厚さで形成する。この時回転
塗布法等用いて、第３の絶縁膜１０７の表面を平坦にか
つ第２の絶縁膜１０７の突出部も覆う様に形成する事が
肝要である。次に図１（ｅ）に於いて第２の絶縁膜１０
４と第３の絶縁膜１０７のエッチングレートが等しくな
る条件下、例えばＣＦ4 とＯ2 の混合ガスを用いたドラ
イエッチング法にてエッチングを行ないダミーゲート１
０３の頭部を露出させる。この時第３の絶縁膜１０７の
表面はドライエッチングにより硬化しており、有機溶剤
等では除去しにくい状態となっている。次に図１（ｆ）
に於いて、第２の絶縁膜１０４がエッチングされない条
件下、例えばバッファードフッ酸を用いたウェットエッ
チング法に依りダミーゲート１０３を除去する。この時
第３の絶縁膜１０７もエッチングされずに残る。次に図
１（ｇ）に於いて、ダミーゲート１０３が除去された領
域を開口部内に含む様に第１の有機膜１０８を、例えば
１０００ｎｍの厚さのフォトレジストを用いた露光・現
像法にてパターニング形成する。開口の幅はゲート抵抗
を十分低減できる程度に任意に設定できる。次に図１
（ｈ）に於いて、ゲート金属１０９、例えばＡｌを８０
０ｎｍの厚さにて半絶縁性基板上に被着する。次に図１
（ｉ）に於いて第１の有機膜１０８を例えばメチルエチ
ルエトン等の有機溶剤を用いて溶解し、第１の有機膜１
０８上のゲート金属１０９をリフトオフ除去し、ゲート
電極１１０を形成する。次に図１（ｊ）に於いて第３の
絶縁膜１０７を例えばＯ2 ガスを用いたプラズマアッシ
ング法にて除去する。次に図１（ｋ）に於いてオーミッ
ク接合予定位置にあたる第２の絶縁膜の一部を例えばド
ライエッチングに依り除去しオーミック電極を形成する
ことに依り、ショットキー接合部より電極上方部が幅広
い断面形状のゲート電極を有する金属ショットキー接合
型電界効果トランジスタを形成することができる。
【００１０】図２は本発明の第２の実施例を説明するた
めの一部製造工程の素子の断面図である。図２に於いて
第１の実施例の図１の後に、ダミーゲート１０３の頭部
が露出した領域を開口部内に含む様に第１の有機膜１０
８を、例えば１０００ｎｍの厚さのフォトレジストを用
いた露光現像法にてパターニング形成する。然る後に第
２の絶縁膜１０４がエッチングされない条件下、例えば
バッファードフッ酸を用いたウェットエッチング法に依
りダミーゲート１０３を除去し、第１の実施例の図１
（ｇ）の状態を形成し、以下第１の実施例と同様に工程
を実施しても同様の効果を得る事ができる。
めの一部製造工程の素子の断面図である。図２に於いて
第１の実施例の図１の後に、ダミーゲート１０３の頭部
が露出した領域を開口部内に含む様に第１の有機膜１０
８を、例えば１０００ｎｍの厚さのフォトレジストを用
いた露光現像法にてパターニング形成する。然る後に第
２の絶縁膜１０４がエッチングされない条件下、例えば
バッファードフッ酸を用いたウェットエッチング法に依
りダミーゲート１０３を除去し、第１の実施例の図１
（ｇ）の状態を形成し、以下第１の実施例と同様に工程
を実施しても同様の効果を得る事ができる。
【００１１】図３は本発明の第３の実施例を説明するた
めの一部工程の素子の断面図である。図３に於いて第１
の実施例の図１（ｆ）の後にリセス形成、例えばＨ2 Ｓ
Ｏ2系エッチングを用いたウェットエッチング法に依り
リセス１１１を形成した後、ダミーゲート１０３が除去
された領域を開口部内に含む様に第１の有機膜１０８を
形成して図１（ｇ）の状態に戻り以下第１の実施例と同
様に工程を実施しても同様の効果を得る事ができる。
めの一部工程の素子の断面図である。図３に於いて第１
の実施例の図１（ｆ）の後にリセス形成、例えばＨ2 Ｓ
Ｏ2系エッチングを用いたウェットエッチング法に依り
リセス１１１を形成した後、ダミーゲート１０３が除去
された領域を開口部内に含む様に第１の有機膜１０８を
形成して図１（ｇ）の状態に戻り以下第１の実施例と同
様に工程を実施しても同様の効果を得る事ができる。
【００１２】
【発明の効果】以上説明した様に本発明はショットキー
接合部より電極上方部が幅広いゲート電極の断面形状を
維持したまま、側壁を利用して不純物高濃度層をセルフ
アラインで形成できる為、目ずれに起因するＤＣ特性ひ
いては高周波特性のばらつきを防止することができ、歩
留を向上させることができるという利点を有する。又側
壁の厚さを制御することに依り、目合わせでは実行不可
能な短いゲート電極・ドレイン側不純物高濃度層間距
離、ゲート電極・ソース側不純物高濃度層間距離を含め
て電極と不純物高濃度層間距離を任意に設定できる為、
素子設計の自由度が大きいという利点をもつ。又ダミー
ゲートを採用することに依りショットキー界面がＭＥＳ
ＦＥＴ形成中に保護されており、ショットキー特性の劣
化を防止し、ＤＣ特性及び高周波特性の劣化、更には信
頼度の低下を防ぐことができるという利点を有する。更
には絶縁膜を介した至近距離の電極がない為電極間容量
が増加することなく、高周波特性の劣化を防止できると
いう利点を持つ。又電極間の不安定接触、短絡も生じる
ことはない。
接合部より電極上方部が幅広いゲート電極の断面形状を
維持したまま、側壁を利用して不純物高濃度層をセルフ
アラインで形成できる為、目ずれに起因するＤＣ特性ひ
いては高周波特性のばらつきを防止することができ、歩
留を向上させることができるという利点を有する。又側
壁の厚さを制御することに依り、目合わせでは実行不可
能な短いゲート電極・ドレイン側不純物高濃度層間距
離、ゲート電極・ソース側不純物高濃度層間距離を含め
て電極と不純物高濃度層間距離を任意に設定できる為、
素子設計の自由度が大きいという利点をもつ。又ダミー
ゲートを採用することに依りショットキー界面がＭＥＳ
ＦＥＴ形成中に保護されており、ショットキー特性の劣
化を防止し、ＤＣ特性及び高周波特性の劣化、更には信
頼度の低下を防ぐことができるという利点を有する。更
には絶縁膜を介した至近距離の電極がない為電極間容量
が増加することなく、高周波特性の劣化を防止できると
いう利点を持つ。又電極間の不安定接触、短絡も生じる
ことはない。
【００１３】また、第２の実施例に於いてはダミーゲー
トを除去する前に第１の有機膜を形成するのでショット
キー接合形成面は第１の有機膜等にふれることなく特に
清浄な状態でショットキー接合形成が可能であるという
利点を有する。
トを除去する前に第１の有機膜を形成するのでショット
キー接合形成面は第１の有機膜等にふれることなく特に
清浄な状態でショットキー接合形成が可能であるという
利点を有する。
【００１４】又、第３の実施例に於いては特に表面空乏
層影響を抑えることができる為、第１、第２の実施例の
効果に加えて更にＤＣ特性高周波特性の改善ができると
いう利点を持つ。
層影響を抑えることができる為、第１、第２の実施例の
効果に加えて更にＤＣ特性高周波特性の改善ができると
いう利点を持つ。
【図１】本発明の一実施例を説明するために工程順に示
した素子の断面図である。
した素子の断面図である。
【図２】本発明の第２の実施例を説明するための一部工
程の素子の断面図である。
程の素子の断面図である。
【図３】本発明の第３の実施例を説明するための一部工
程の素子の断面図である。
程の素子の断面図である。
【図４】従来の技術を説明するための金属ショットキー
接合型電界効果トランジスタの一例の断面図である。
接合型電界効果トランジスタの一例の断面図である。
【図５】第２の従来技術を説明するための金属ショット
キー接合型電界効果トランジスタの他の例の断面図であ
る。
キー接合型電界効果トランジスタの他の例の断面図であ
る。
【図６】第２の従来技術の製造方法を説明するために工
程順に示した素子の断面図である。
程順に示した素子の断面図である。
【図７】第３の従来技術の製造方法を説明するために工
程順に示した素子の断面図である。
程順に示した素子の断面図である。
１０１、４０１、５０１、７０１ 半絶縁性半導体基
板 １０２、４０２、５０２、７０２ 能動層 １０３、７０３ ダミーゲート １０４、７０４ 第２の絶縁膜 １０５、７０５ 側壁 １０６、４０６、５０６、７０６ 不純物高濃度層 １０７、７０７ 第３の絶縁膜 １０８ 第１の有機膜 １０９ ゲート金属 １１０、４１０、５１０ ゲート電極 １１１ リセス １１６ オーミック電極 ５１２ 第４の絶縁膜 ５１３ 第１のフォトレジストパターン ５１４ 第２のフォトレジストパターン ７１５ 金属膜
板 １０２、４０２、５０２、７０２ 能動層 １０３、７０３ ダミーゲート １０４、７０４ 第２の絶縁膜 １０５、７０５ 側壁 １０６、４０６、５０６、７０６ 不純物高濃度層 １０７、７０７ 第３の絶縁膜 １０８ 第１の有機膜 １０９ ゲート金属 １１０、４１０、５１０ ゲート電極 １１１ リセス １１６ オーミック電極 ５１２ 第４の絶縁膜 ５１３ 第１のフォトレジストパターン ５１４ 第２のフォトレジストパターン ７１５ 金属膜
Claims (3)
- 【請求項１】 ショットキー接合部より電極上方部が幅
広い断面形状のゲート電極を有する金属ショットキー接
合型電界効果トランジスタ（以下ＭＥＳＦＥＴと略す）
の製造方法に於いて、一導電型の能動層が形成された半
絶縁性半導体基板上に第１の絶縁膜からなるダミーゲー
トを形成する工程と、前記半絶縁性半導体基板上に第１
の絶縁膜と異なるエッチング特性を有する第２の絶縁膜
を形成する工程と、一導電型の不純物をイオン注入する
工程と、前記半絶縁性半導体基板上に更に第３の絶縁膜
を形成する工程と、第２の絶縁膜と第３の絶縁膜のエッ
チングレートが等しくなる条件下にてエッチングを行な
い第１の絶縁膜からなるダミーゲートの頭部を露出させ
る工程と、第２の絶縁膜がエッチングされない条件下に
て第１の絶縁膜からなるダミーゲートを除去する工程
と、ダミーゲートが除去された領域を開口部内に含む様
に第１の有機膜をパターニング形成する工程と、ゲート
金属を前記半絶縁性半導体基板上に被着する工程と、第
１の有機膜を溶解し、第１の有機膜上のゲート金属をリ
フトオフ除去し、ゲート電極を形成する工程と、第３の
絶縁膜を除去する工程と、第２の絶縁膜の一部を除去す
る工程と、オーミック接合電極を形成する工程とを含む
ことを特徴とする金属ショットキー接合型電界効果トラ
ンジスタの製造方法。 - 【請求項２】 第１の絶縁膜からなるダミーゲートの頭
部を露出させる工程の後に露出した第１の絶縁膜からな
るダミーゲートの頭部を開口部内に含む様に第１の有機
膜をパターニング形成する工程と、その後に第２の絶縁
膜がエッチングされない条件下にて第１の絶縁膜からな
るダミーゲートを除去する工程と、ゲート金属を前記半
導体基板上に被着する工程とを含むことを特徴とする請
求項１記載の金属ショットキー接合型電界効果トランジ
スタの製造方法。 - 【請求項３】 第２の絶縁膜がエッチングされない条件
下にて第１の絶縁膜からなるダミーゲートを除去する工
程の後に、ダミーゲートが除去された開口部より能動層
の一部をエッチング除去し、リセスを形成する工程を含
むことを特徴とする請求項１及び請求項２記載の金属接
合型電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32387992A JPH06177161A (ja) | 1992-12-03 | 1992-12-03 | 金属ショットキー接合型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32387992A JPH06177161A (ja) | 1992-12-03 | 1992-12-03 | 金属ショットキー接合型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177161A true JPH06177161A (ja) | 1994-06-24 |
Family
ID=18159624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32387992A Pending JPH06177161A (ja) | 1992-12-03 | 1992-12-03 | 金属ショットキー接合型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177161A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6305072B1 (en) | 1996-11-28 | 2001-10-23 | Kabushiki Kaisha Toshiba | Method for manufacturing thin film magnetic head |
| KR100372639B1 (ko) * | 2000-06-21 | 2003-02-17 | 주식회사 하이닉스반도체 | 모스팻 소자의 제조방법 |
-
1992
- 1992-12-03 JP JP32387992A patent/JPH06177161A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6305072B1 (en) | 1996-11-28 | 2001-10-23 | Kabushiki Kaisha Toshiba | Method for manufacturing thin film magnetic head |
| KR100372639B1 (ko) * | 2000-06-21 | 2003-02-17 | 주식회사 하이닉스반도체 | 모스팻 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0448307B1 (en) | Method of producing a conductive element | |
| JP2599381B2 (ja) | Ｆｅｔデバイスの製造方法 | |
| CA1266812A (en) | Method of fabricating a self-aligned metal- semiconductor fet | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| KR100262940B1 (ko) | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 | |
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| EP0461807B1 (en) | MESFET and manufacturing method therefor | |
| JPH06177161A (ja) | 金属ショットキー接合型電界効果トランジスタの製造方法 | |
| US4202002A (en) | Ion-implanted layers with abrupt edges | |
| JPS63227059A (ja) | 半導体装置およびその製造方法 | |
| JP2893776B2 (ja) | 半導体装置の製造方法 | |
| JPS5935479A (ja) | 半導体装置の製造方法 | |
| JP3018662B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH05235045A (ja) | 電界効果トランジスタ | |
| JP3903241B2 (ja) | 化合物電界効果型半導体装置 | |
| JP3710613B2 (ja) | 半導体装置 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04212428A (ja) | 半導体装置の製造方法 | |
| KR100232152B1 (ko) | 메스펫트의 제조방법 | |
| KR0170513B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| JP2000124228A (ja) | 半導体装置の製造方法 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP3176835B2 (ja) | 化合物半導体デバイスの形成方法 | |
| JP3153560B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990601 |