TWI708330B - 半導體結構及其製備方法 - Google Patents

半導體結構及其製備方法 Download PDF

Info

Publication number
TWI708330B
TWI708330B TW108126681A TW108126681A TWI708330B TW I708330 B TWI708330 B TW I708330B TW 108126681 A TW108126681 A TW 108126681A TW 108126681 A TW108126681 A TW 108126681A TW I708330 B TWI708330 B TW I708330B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
opening
sacrificial material
layer
semiconductor
Prior art date
Application number
TW108126681A
Other languages
English (en)
Other versions
TW202025405A (zh
Inventor
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202025405A publication Critical patent/TW202025405A/zh
Application granted granted Critical
Publication of TWI708330B publication Critical patent/TWI708330B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種半導體結構及其製備方法。該半導體結構包括一半導體基底、一氣隙區、一覆蓋層以及一絕緣層。該氣隙區配置在該半導體基底中。該覆蓋層配置在該氣隙區上。該絕緣層配置在該半導體基底上，且部分地環繞該覆蓋層。

Description

半導體結構及其製備方法
本申請案主張2018/12/27申請之美國臨時申請案第62/785,397號及2019/03/25申請之美國正式申請案第16/363,374號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構及其製備方法。特別是關於一種具有氣隙區的半導體結構及其製備方法。
二維的方式係已應用在傳統的積體電路構裝(IC integration)上。新款積體電路封裝係可滿足消費者市場的需求，例如增加功能性以及具有縮小尺寸與降低成本的優勢，而對於新款積體電路封裝的持續需求係已驅使半導體產業進行發展更創新的封裝技術，如使用垂直的三維積體電路構裝(vertical, three-dimensional integration)。
三維封裝技術的一般優點，包括尺寸架構微型化(form factor miniaturization)(即縮小尺寸與減少重量)、在一單一封裝中構裝異質技術(heterogeneous technologies)、以短且垂直互連(interconnects)取代冗長的二維互連，以及降低耗電。
一般來說，一個三維封裝半導體裝置包括介電材料，其係形成在相鄰導電結構之間。當半導體裝置的構裝(積集，integration)程度增加時，在到電結構之間的距離就變得更小。因此，會增加寄生電容(parasitic capacitance)。而寄生電容的增加係會降低半導體裝置的效能。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體結構。該半導體結構包括一半導體基底、一氣隙區、一覆蓋層以及一絕緣層。該氣隙區配置在該半導體基底中。該覆蓋層配置在該氣隙區上。該絕緣層配置在該半導體基底中，且部分地環繞該覆蓋層。
在本揭露之一些實施例中，該氣隙區具有一直徑，該直徑係朝遠離該覆蓋層的方向遞減。
在本揭露之一些實施例中，該覆蓋層的一部分接觸該半導體基底。
在本揭露之一些實施例中，該半導體基底界定有一底部、一上部以及一中間部，該覆蓋層配置在該上部上，該中間部夾置在該底部與該上部之間，以及該氣隙區的一頂邊界係高於在上部與該中間部的接合面，而該頂邊界係位在該覆蓋層未接觸該半導體基底處。
在本揭露之一些實施例中，該絕緣層係從該覆蓋層的相對兩側連接該覆蓋層。
在本揭露之一些實施例中，該絕緣層從平面視圖來看，具有一均勻厚度。
在本揭露之一些實施例中，該覆蓋層包括一周表面，且該周表面與該絕緣層相接合之一部分的一面積，係大致地大於該周表面與該半導體基底相揭合之一部分的一面積。
在本揭露之另一實施例中提供一種半導體結構的製備方法。該至被方法的步驟包括：提供一半導體基底；在該半導體基底中形成一階層開口；在該階層開口沉積一犧牲材料，其中該半導體基底的一部分係穿經該犧牲材料而暴露；在該犧牲材料與該半導體基底上沉積一覆蓋層；移除該犧牲材料；以及沉積一絕緣層以部分地填滿該階層開口。
在本揭露之一些實施例中，該階層開口的形成還包括：執行一第一蝕刻製程，以在該半導體基底中形成一初始開口；以及執行一第二蝕刻製程，以移除該半導體基底的一部分，該部分係連接一前表面並環繞該初始開口。
在本揭露之一些實施例中，該製備方法還包括在該半導體基底連接該前表面並環繞該初始開口的該部分之移除期間，移除該半導體基底位在該初始開口下方的一部分。
在本揭露之一些實施例中，在該前表面與鄰近該前表面的一內壁之間的一角度，係介於85到90度之範圍。
在本揭露之一些實施例中，該階層開口包括一第一開口及一第二開口，該第一開口連接該半導體基底的該前表面，該第二開口連通該第一開口，而在該階層開孔該犧牲材料的沉積包括：沉積一犧牲材料，以填滿該第一開口與該第二開口；以及執行一第三蝕刻製程，以從該第一開口移除該犧牲材料的部分，進而穿經該犧牲材料而暴露該半導體基底。
在本揭露之一些實施例中，該犧牲材料被移除的部分係從該覆蓋層的相對兩側被移除。
在本揭露之一些實施例中，該第一開口具有一均勻直徑，且該第二開口具有一直徑，該直徑係朝遠離該第一開口的方向遞減。
在本揭露之一些實施例中，在該犧牲材料與該半導體基底上的該覆蓋層之沉積，包括：沉積該覆蓋層，以覆蓋該犧牲材料與該半導體基底；以及執行一平坦化製程，以移除該犧牲材料的該等部分以及在該前表面上的該覆蓋層。
在本揭露之一些實施例中，氫氟酸(hydrofluoric acid)係被用來移除該犧牲材料。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。
圖1為依據本揭露一些實施例的一種半導體結構10之頂視示意圖。圖2至圖4為依據本揭露一些實施例的所述半導體結構10之剖視示意圖。請參考圖1至圖4，半導體結構10包括一半導體基底110、配置在半導體基底110中的一氣隙區120、配置在氣隙區120上的一覆蓋層(capping layer)130，以及配置在半導體基底110中並部分地環繞覆蓋層130的一絕緣層(isolating layer)140。
在一些實施例中，氣隙區120具有一直徑D，其係朝遠離覆蓋層130的方向遞減。在一些實施例中，絕緣層140延伸進氣隙區120中。在一些實施例中，覆蓋層130的一些部分接觸半導體基底110。在一些實施例中，覆蓋層130包括一頂表面132，其係與半導體基底110的一前表面112共面(coplanar)。在一些實施例中，覆蓋層130包含多晶矽(polysilicon)。在一些實施例中，絕緣層140包含氧化物(oxide)，例如二氧化矽(silicon dioxide)。
圖5為依據本揭露一些實施例的一種半導體結構10之製備方法300的流程圖。圖6至圖29為依據本揭露一些實施例的所述半導體結構10之製備方法300中不同製備階段的示意圖。在圖6至圖29所示的各階段係亦繪示在圖5中的流程圖中。在接下來的討論中，在圖6至圖29所示的各製備階段係參考圖5中之流程步驟進行討論。
請參考圖6，依據圖5的一步驟302，係提供一半導體基底110。在一些實施例中，半導體基底110係可為一塊狀基底(bulk substrate)，其係可包含矽、矽化鍺(silicon germanium)、碳化矽(silicon carbon)、III-V族化合物材料，或是其類似物。在一些實施例中，半導體基底110具有一厚度T1，舉例來說，其係可大於750μm，例如約775μm。
接下來，依據在圖5中的一步驟304，一第一光阻圖案210係塗佈在半導體基底110的一前表面112上。在一些實施例中，半導體基底110的一部分係穿經第一光阻圖案210而暴露。在一些實施例中，第一光阻圖案210係可藉由在完全覆蓋前表面112之一些光阻上，執行一曝光製程(exposure process)以及一顯影製程(developing process)來形成。
請參考圖7，在一些實施例中，依據圖5中的一步驟306，係執行一第一蝕刻製程，以移除半導體基底110的一部分。據此，係形成一初始開口(initial opening)122。在第一蝕刻製程之後，舉例來說，係以一灰化製程(ashing process)或一濕式剝除製程(wet strip process)移除第一光阻圖案210，其中所述濕式剝除製程係可在化學上改變第一光阻圖案210，以使其不再連接到半導體基底110。在一些實施例中，初始開口122不會穿透半導體基底110。在一些實施例中，在前表面112與鄰近前表面112的一內表面113之間的一角度α，係介於85到90度角範圍之間。在一些實施例中，初始開口122具有一高度H1，舉例來說，其係可在40到50μm範圍之間。在一些實施例中，係使用一乾蝕刻製程蝕刻半導體基底110。
請參考圖8，在一些實施例中，依據在圖5中的一步驟308，一第二光阻圖案220係塗佈在半導體基底110的前表面112上。在一些實施例中，初始開口122及前表面112的一部分係穿經第二光阻圖案220而暴露。
請參考圖9，在一些實施例中，依據在圖5中的一步驟310，係執行一第二蝕刻製程，再次移除半導體基底110的部分。據此，係形成一階層開口(stepping opening)124。在第二蝕刻製程之後，舉例來說，係以一灰化製程或一濕式剝除製程移除第二光阻圖案220。在一些實施例中，係移除半導體基底110連接到前表面112的一部分以及半導體基底110在初始開口122(如圖7及圖8所示)下方的一部分。
在此所造成的結構，半導體基底110係可界定有一上部(upper portion)1102、一底部(bottom portion)1104以及一中間部(middle portion)1106，上部1102連接前表面112，底部1104連接與前表面112相對設置的一後表面(back surface)114，中間部1106夾置在上部1102與底部1104之間。在一些實施例中，上部1102具有一高度H2，舉例來說，其係在10到15μm範圍之間。在一些實施例中，中間部1106具有一高度H3，其係在40到50μm範圍之間。在一些實施例中，上部1102具有一第一開口126，且中間部1106具有一第二開口128，第二開口128連通第一開口126，其中第一開口126與第二開口128建構出所述階層開口124。在一些實施例中，第一開口126的一中心線1262係重疊第二開口128的一中心線1282。在一些實施例中，第一開口126具有一第一直徑A1，其係大於第二開口128的一第二直徑A2(例如一上直徑或最大直徑)。在一些實施例中，第一直徑A1係為固定的，且第二直徑A2係朝遠離底部1102的方向遞增。在一些實施例中，上部1102包括一側壁1103，其並不與中間部1106的一側壁1107連續。在一些實施例中，舉例來說，第二蝕刻製程係為一乾蝕刻製程。
請參考圖10及圖11，在一些實施例中，依據圖5中的一步驟312，一犧牲材料(sacrificial material)230係沉積在前表面112上、沉積在第一開口126與第二開口128中。在一些實施例中，係可沉積犧牲材料230以完全地填滿第二開口128且部分地填滿第一開口126。在一些實施例中，在第一開口126中之犧牲材料230的一表面232，係低於前表面112。在一些實施例中，從平面視圖來看，犧牲材料230具有一圓形形狀。在一些實施例中，前表面112的一部分係穿經犧牲材料230而暴露。第一開口126如此的部分填滿(partial filling)係導致減少相對應的充填時間，因此增加製程的生產量。部分填滿亦節省犧牲材料230的使用。在一些實施例中，犧牲材料230包含氧化物(oxide)。在一些實施例中，犧牲材料230係可包含氧化矽(silicon oxide，SiO)或二氧化矽(silicon dioxide，SiO 2)。在一些實施例中，係使用化學氣相沉積(chemical vapor deposition，CVD)製程形成所述犧牲材料230。
請參考圖12至圖14，在一些實施例中，依據圖5中的一步驟314，係鋪設一第三光阻圖案240，以覆蓋犧牲材料230的一部分。在一些實施例中，從平面視圖來看，第三光阻圖案230具有一矩形形狀。在一些實施例中，第三光阻圖案240係可在一第一方向X延伸，以覆蓋半導體基底110的一部分以及犧牲材料230。在一些實施例中，係以第三光阻圖案240完全地保護第二開口128，且第三光阻圖案240係部分地保護第一開口126。
請參考圖15至圖17，在一些實施例中，依據圖5中的一步驟316，係執行一第三蝕刻製程，以移除穿經第三光阻圖案240而暴露的犧牲材料230。在一些實施例中，係使用第三光阻圖案240當作一蝕刻遮罩(etching mask)，蝕刻在第一開口126中之犧牲材料230的一部分。在一些實施例中，舉例來說，第三蝕刻製程係為一乾蝕刻製程。在第三蝕刻製程之後，舉例來說，係以灰化製程或一濕式剝除製程移除第三光阻圖案240。
請參考圖18至圖20，在一些實施例中，依據圖5中的一步驟318，一覆蓋層(capping layer)130係沉積在半導體基底110與犧牲材料230上。在一些實施例中，係可沉積覆蓋層130以完全地填滿第一開口126沒有配置犧牲材料230之處。在一些實施例中，覆蓋層130係完全地覆蓋餘留的犧牲材料230與半導體基底110。在一些實施例中，覆蓋層130包含多晶矽(polysilicon)。在一些實施例中，係使用化學氣相沉積(CVD)製程形成覆蓋層130。
請參考圖21至圖23，依據圖5中的一步驟320，係執行一平坦化製程(planarization process)。在一些實施例中，平坦化製程係終止在半導體基底110處。在一些實施例中，平坦化覆蓋層130與犧牲材料230，以暴露前表面112。在一些實施例中，平坦化製程包括一化學機械研磨(chemical mechanical polishing，CMP)製程。在一些實施例中，餘留的覆蓋層130包括一頂表面132，其係與前表面112共面(coplanar)。
請參考圖24至圖27，在一些實施例中，依據圖5中的一步驟322，從半導體基底110移除犧牲材料230。結果，先前填滿有犧牲材料230的一階層開口124'，係不再填滿有犧牲材料230。因為在覆蓋層130的沉積之後係移除犧牲材料230，所以階層開口124'的形狀係與犧牲材料230所占據的形狀相同。在一些實施例中，氫氟酸(hydrofluoric acid，HF)係被用來移除在階層開口124'中的犧牲材料230，以暴露半導體基底110。在一些實施例中，氫氟酸在水中的不同稀釋以及與氟化銨(ammonium fluoride)之緩衝溶液，係為標準的二氧化矽濕蝕刻劑(silicon dioxide wet etchant)。
請參考圖28及圖29，在一些實施例中，依據圖5終的一步驟324，係沉積一絕緣層(isolating layer)140，以部分地填滿階層開口124'。據此，係形成一氣隙區120，且係完全地形成圖1至圖4中所示的半導體結構10。在一些實施例中，絕緣層140係從覆蓋層130的相對兩側連接到覆蓋層130。在一些實施例中，從平面視圖來看，絕緣層140具有一均勻寬度W。在一些實施例中，覆蓋層130具有一周表面(peripheral surface)134，且周表面134與絕緣層140接合之一部分的一面積，係大致地大於周表面134接合半導體基底110之一部分的一面積。在一些實施例中，絕緣層140具有一上表面142，係與前表面112共面(coplanar)。在一些實施例中，絕緣層140還延伸到中間部1106的側壁1107以及底部1104的一上表面1105。在一些實施例中，氣隙區120的一頂邊界(top boundary) 121係高於上部1102與中間部1106之間的接合處，而所述的頂邊界121係在覆蓋層130未接觸半導體基底110處。在一些實施例中，氣隙區120具有一介電質(dielectric)，其係具有介電常數1。
在一些實施例中，舉例來說，本揭露的半導體結構10係可應用在如圖30所示之具有二或二以上個矽通孔(through silicon vias)20的一半導體裝置2。一般而言，半導體裝置2具有多個導電結構22，而在導電結構22係與隔離材料(insulating materials)24一同形成，且隔離材料24係提供在半導體基底110與導電結構22之間。由於半導體裝置2的高積集度(high integration)，在各導電結構22之間的一距離係逐漸地縮小。據此，係增加各導電結構22之間的寄生電容。因為寄生電容的增加，導致降低半導體裝置2的一操作速度。因為半導體結構10之氣隙區120的相對低之介電常數，所以降低在各導電結構22之間的寄生電容。因此，係提升經過依據本揭露之半導體結構的矽通孔20之訊號傳輸速度。
本揭露之一實施例提供一種半導體結構。該半導體結構包括一半導體基底、一氣隙區、一覆蓋層以及一絕緣層。該氣隙區配置在該半導體基底中。該覆蓋層配置在該氣隙區上。該絕緣層配置在該半導體基底中，且部分地環繞該覆蓋層。
在本揭露之另一實施例中提供一種半導體結構的製備方法。該至被方法的步驟包括：提供一半導體基底；在該半導體基底中形成一階層開口；在該階層開口沉積一犧牲材料，其中該半導體基底的一部分係穿經該犧牲材料而暴露；在該犧牲材料與該半導體基底上沉積一覆蓋層；移除該犧牲材料；以及沉積一絕緣層以部分地填滿該階層開口。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
2                           半導體裝置 10                         半導體結構 20                         矽通孔 22                         導電結構 24                         隔離材料 110                       半導體基底 112                       前表面 113                       內表面 114                       後表面 120                       氣隙區 121                       頂邊界 122                       初始開口 124                       階層開口 124'                              階層開口 126                       第一開口 128                       第二開口 130                       覆蓋層 132                       頂表面 134                       周表面 140                       絕緣層 142                       上表面 210                       第一光阻圖案 220                       第二光阻圖案 230                       犧牲材料 232                       表面 240                       第三光阻圖案 300                       製備方法 302                       步驟 304                       步驟 306                       步驟 308                       步驟 310                       步驟 312                       步驟 314                       步驟 316                       步驟 318                       步驟 320                       步驟 322                       步驟 324                       步驟 1102                      上部 1103                      側壁 1104                      底部 1105                      上表面 1106                      中間部 1107                      側壁 1262                     中心線 1282                     中心線 A1                        第一直徑 A2                        第二直徑 D                          直徑 H1                        高度 H2                        高度 H3                        高度 T1                         厚度 W                         寬度
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為依據本揭露一些實施例的一種半導體結構之頂視示意圖。 圖2為沿著圖1之2-2切線之剖視示意圖。 圖3為沿著圖1之3-3切線之剖視示意圖。 圖4為沿著圖1之4-4切線之剖視示意圖。 圖5為依據本揭露一些實施例的一種半導體結構之製備方法的流程圖。 圖6至圖9為依據本揭露一些實施例中一種半導體結構在形成中的各中間階段之剖視示意圖。 圖10為依據本揭露一些實施例中該半導體結構形成中的一中間階段之頂視示意圖。 圖11為沿著圖10之11-11切線之剖視示意圖。 圖12為依據本揭露一些實施例中該半導體結構形成中的一中間階段之頂視示意圖。 圖13為沿著圖12之13-13切線之剖視示意圖。 圖14為沿著圖12之14-14切線之剖視示意圖。 圖15為依據本揭露一些實施例中該半導體結構形成中的一中間階段之頂視示意圖。 圖16為沿著圖15之16-16切線之剖視示意圖。 圖17為沿著圖15之17-17切線之剖視示意圖。 圖18為依據本揭露一些實施例中該半導體結構形成中的一中間階段之頂視示意圖。 圖19為沿著圖18之19-19切線之剖視示意圖。 圖20為沿著圖18之20-20切線之剖視示意圖。 圖21為依據本揭露一些實施例中該半導體結構形成中的一中間階段之頂視示意圖。 圖22為沿著圖21之22-22切線之剖視示意圖。 圖23為沿著圖21之23-23切線之剖視示意圖。 圖24為依據本揭露一些實施例中該半導體結構形成中的一中間階段之頂視示意圖。 圖25為沿著圖24之25-25切線之剖視示意圖。 圖26為沿著圖24之26-26切線之剖視示意圖。 圖27為沿著圖24之27-27切線之剖視示意圖。 圖28為依據本揭露一些實施例中該半導體結構形成中的一中間階段之頂視示意圖。 圖29為沿著圖28之29-29切線之剖視示意圖。 圖30為依據本揭露一些實施例的一種半導體結構之剖視示意圖。
110                       半導體基底 112                       前表面 120                       氣隙區 121                       頂邊界 124'                      階層開口 130                       覆蓋層 132                       頂表面 134                       周表面 140                       絕緣層 142                       上表面 1102                      上部 1104                      底部 1106                      中間部 1107                      側壁

Claims (16)

  1. 一種半導體結構，包括：一半導體基底；一氣隙區，配置在該半導體基底中；一覆蓋層，配置在該氣隙區上；以及一絕緣層，配置在該半導體基底中，且部分地環繞該覆蓋層；其中該半導體基底界定有一底部、一上部以及一中間部，該覆蓋層配置在該上部上，該中間部夾置在該底部與該上部之間，以及該氣隙區的一頂邊界係高於在上部與該中間部的接合面，而該頂邊界係位在該覆蓋層未接觸該半導體基底處。
  2. 如請求項1所述之半導體結構，其中該氣隙區具有一直徑，該直徑係朝遠離該覆蓋層的方向遞減。
  3. 如請求項1所述之半導體結構，其中該覆蓋層的一部分接觸該半導體基底。
  4. 如請求項1所述之半導體結構，其中該上部具有一高度，係介於10至15μm之間，且該中間部具有一高度，係介於40至50μm之間。
  5. 如請求項1所述之半導體結構，其中該絕緣層係從該覆蓋層的相對兩側連接該覆蓋層。
  6. 如請求項1所述之半導體結構，其中該絕緣層從平面視圖來看，具有一均勻厚度。
  7. 如請求項1所述之半導體結構，其中該覆蓋層包括一周表面，且該周表面與該絕緣層相接合之一部分的一面積，係大致地大於該周表面與該半導體基底相揭合之一部分的一面積。
  8. 一種半導體結構的製備方法，包括：提供一半導體基底；在該半導體基底中形成一階層開口；在該階層開口沉積一犧牲材料，其中該半導體基底的一部分係穿經該犧牲材料而暴露；在該犧牲材料與該半導體基底上沉積一覆蓋層；移除該犧牲材料；以及沉積一絕緣層以部分地填滿該階層開口。
  9. 如請求項8所述之製備方法，其中該階層開口的形成還包括：執行一第一蝕刻製程，以在該半導體基底中形成一初始開口；以及執行一第二蝕刻製程，以移除該半導體基底的一部分，該部分係連接一前表面並環繞該初始開口。
  10. 如請求項9所述之製備方法，還包括在該半導體基底連接該前表面並環繞該初始開口的該部分之移除期間，移除該半導體基底位在該初始開口下方的一部分。
  11. 如請求項9所述之製備方法，其中在該前表面與鄰近該前表面的一內壁之間的一角度，係介於85到90度之範圍。
  12. 如請求項9所述之製備方法，其中該階層開口包括一第一開口及一第二開口，該第一開口連接該半導體基底的該前表面，該第二開口連通該第一開口，而在該階層開孔該犧牲材料的沉積包括：沉積一犧牲材料，以填滿該第一開口與該第二開口；以及執行一第三蝕刻製程，以從該第一開口移除該犧牲材料的部分，進而穿經該犧牲材料而暴露該半導體基底。
  13. 如請求項12所述之製備方法，其中該犧牲材料被移除的部分係從該覆蓋層的相對兩側被移除。
  14. 如請求項12所述之製備方法，其中該第一開口具有一均勻直徑，且該第二開口具有一直徑，該直徑係朝遠離該第一開口的方向遞減。
  15. 如請求項12所述之製備方法，其中在該犧牲材料與該半導體基底上的該覆蓋層之沉積，包括：沉積該覆蓋層，以覆蓋該犧牲材料與該半導體基底；以及 執行一平坦化製程，以移除該犧牲材料的該等部分以及在該前表面上的該覆蓋層。
  16. 如請求項8所述之製備方法，其中氫氟酸係被用來移除該犧牲材料。
TW108126681A 2018-12-27 2019-07-26 半導體結構及其製備方法 TWI708330B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862785397P 2018-12-27 2018-12-27
US62/785,397 2018-12-27
US16/363,374 US10818541B2 (en) 2018-12-27 2019-03-25 Semiconductor structure
US16/363,374 2019-03-25

Publications (2)

Publication Number Publication Date
TW202025405A TW202025405A (zh) 2020-07-01
TWI708330B true TWI708330B (zh) 2020-10-21

Family

ID=71122045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126681A TWI708330B (zh) 2018-12-27 2019-07-26 半導體結構及其製備方法

Country Status (3)

Country Link
US (1) US10818541B2 (zh)
CN (1) CN111384025B (zh)
TW (1) TWI708330B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501492A (zh) * 2002-11-15 2004-06-02 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
US20050059245A1 (en) * 2003-09-11 2005-03-17 Spencer Gregory S. Integration of ultra low K dielectric in a semiconductor fabrication process
TWI527153B (zh) * 2012-05-31 2016-03-21 愛思開海力士有限公司 具有氣隙之半導體裝置及其製造方法
TWI579998B (zh) * 2015-12-30 2017-04-21 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
TWI636551B (zh) * 2012-03-20 2018-09-21 三星電子股份有限公司 半導體元件及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
JP5898991B2 (ja) * 2012-02-10 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9496224B2 (en) * 2014-05-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof
US20170162430A1 (en) * 2015-12-03 2017-06-08 GlobalFoundries, Inc. Methods for producing integrated circuits with air gaps and integrated circuits produced from such methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501492A (zh) * 2002-11-15 2004-06-02 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
US20050059245A1 (en) * 2003-09-11 2005-03-17 Spencer Gregory S. Integration of ultra low K dielectric in a semiconductor fabrication process
TWI636551B (zh) * 2012-03-20 2018-09-21 三星電子股份有限公司 半導體元件及其製造方法
TWI527153B (zh) * 2012-05-31 2016-03-21 愛思開海力士有限公司 具有氣隙之半導體裝置及其製造方法
TWI579998B (zh) * 2015-12-30 2017-04-21 台灣積體電路製造股份有限公司 半導體裝置與其形成方法

Also Published As

Publication number Publication date
US20200211893A1 (en) 2020-07-02
CN111384025A (zh) 2020-07-07
US10818541B2 (en) 2020-10-27
TW202025405A (zh) 2020-07-01
CN111384025B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
CN108667437B (zh) 一种薄膜体声波谐振器及其制造方法和电子装置
JP5377456B2 (ja) 異なる誘電材料を用いたインター装置ｓｔｉ領域とイントラ装置ｓｔｉ領域の形成
US9758365B2 (en) Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure
US9172025B2 (en) Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure
US20210375760A1 (en) Metal Line Structure and Method
US7678696B2 (en) Method of making through wafer vias
TW202115850A (zh) 半導體元件結構及其形成方法
US8530327B2 (en) Nitride shallow trench isolation (STI) structures and methods for forming the same
US11935816B2 (en) Conductive feature with non-uniform critical dimension and method of manufacturing the same
US8692359B2 (en) Through silicon via structure having protection ring
CN111446939B (zh) 三维体声波谐振器及其制造方法
TWI708330B (zh) 半導體結構及其製備方法
CN111446940B (zh) 堆栈式体声波谐振器及其制造方法
CN111555728B (zh) 三维体声波谐振器及其制造方法
CN107895711A (zh) 半导体装置的内连结构及其制造方法
CN112397519B (zh) 一种半导体器件及其制备方法
CN114284208B (zh) 半导体器件的制造方法
TWI714423B (zh) 半導體結構及其製造方法
TWI527152B (zh) 半導體裝置及其製作方法
US20240172421A1 (en) Semiconductor devices
US8502328B2 (en) Micro electronic mechanical system structure
KR20050119412A (ko) 누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법