CN101908485B - 利用三块掩模板制作垂直双极型晶体管的方法 - Google Patents
利用三块掩模板制作垂直双极型晶体管的方法 Download PDFInfo
- Publication number
- CN101908485B CN101908485B CN201010198382.5A CN201010198382A CN101908485B CN 101908485 B CN101908485 B CN 101908485B CN 201010198382 A CN201010198382 A CN 201010198382A CN 101908485 B CN101908485 B CN 101908485B
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- layer
- mask
- base stage
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明的利用三块掩模板制作垂直双极性晶体管的方法包括以下步骤：在形成CMOS双阱的过程中，对第一导电类型的衬基的双极性晶体管区进行第一导电类型掺杂，形成集电极；在所述衬基的表面上形成多晶硅层，以第二导电类杂质对该多晶硅层进行选择性掺杂，以形成基极引出区；在所述多晶硅层的表面上依次形成氧化层和氮化层；去分氮化层、氧化层和基极引出区，形成双极性晶体管区的窗口；在所述窗口内形成第二导电类型的硅锗外延层作为基极；在所述窗口内形成侧墙；淀积第一导电类型的多晶硅填充所述窗口，再去除部分该第一导电类型的多晶硅，形成发射极；去除部分氮化层、氧化层及所述衬基表面上的部分多晶硅层，露出所述基极引出区。
Description
技术领域
本发明涉及BiCOMS工艺，尤其涉及一种利用三块掩模板制作垂直双极性晶体管的方法。
背景技术
BiCOMS技术是结合CMOS和双极性晶体管这两类半导体结构于一体的技术，它集合了CMOS和双极技术的优良性能。BiCOMS技术不仅具有CMOS结构的低功耗、高集成度的优点，还具有TTL或ECL器件结构的高电流驱动能力，具备速度优势。
随着半导体器件规模的不断扩大，对大规模和超大规模集成电路的性能要求越来越高，对BiCOMS器件的要求也越来越高。
发明内容
本发明的目的在于提供一种利用三块掩模板制作垂直双极性晶体管的方法，以硅锗半导体材料作基极，改善了BiCOMS半导体器件的性能。
为了达到上述的目的，本发明提供一种利用三块掩模板制作垂直双极性晶体管的方法，包括以下步骤：在形成CMOS双阱的过程中，对第一导电类型的衬基的双极性晶体管区进行第一导电类型掺杂，以形成双极性晶体管的集电极；在所述衬基的表面上形成多晶硅层，以第二导电类杂质对该多晶硅层进行选择性掺杂，以形成双极性晶体管的基极引出区；在所述多晶硅层的表面上依次形成氧化层和氮化层；去除所述集电极上方部分氮化层、氧化层和基极引出区，以形成双极性晶体管区的窗口；在所述窗口内形成第二导电类型的硅锗外延层作为双极性晶体管的基极；在所述窗口内形成侧墙；淀积第一导电类型的多晶硅填充所述窗口，再去除部分该第一导电类型的多晶硅，以形成双极性晶体管的发射极；去除部分氮化层和氧化层；去除所述衬基表面上的部分多晶硅层，显露出所述基极引出区。
上述利用三块掩模板制作垂直双极性晶体管的方法，其中，对所述衬基表面上的多晶硅层进行选择性掺杂的具体步骤是，在所述多晶硅层的表面上涂上光刻胶，通过曝光将第一掩模版上的图案复制到所述光刻胶上，定义双极性晶体管的基极引出区；以所述光刻胶为掩蔽，对选定区域进行N型杂质掺杂，形成基极引出区，再去除所述光刻胶。
上述利用三块掩模板制作垂直双极性晶体管的方法，其中，所述第一掩模版与CMOS工艺中定义栅极的掩模版为同一掩模版。
上述利用三块掩模板制作垂直双极性晶体管的方法，其中，形成双极性晶体管区的窗口的具体步骤是，在所述氮化硅层的表面上涂上光刻胶，通过曝光将第二掩模版上的图案复制到所述光刻胶上，定义双极性晶体管区的窗口；以所述光刻胶为掩蔽，刻蚀掉部分所述氮化硅层、氧化层和基极引出区，在所述集电极上方形成双极性晶体管区的窗口。
上述利用三块掩模板制作垂直双极性晶体管的方法，其中，所述硅锗外延层形成在所述集电极的表面以及所述基极引出区的侧壁。
上述利用三块掩模板制作垂直双极性晶体管的方法，其中，在所述窗口内形成侧墙的具体步骤是，淀积二氧化硅填充所述窗口；采用各项异性刻蚀法刻蚀所述二氧化硅，直至露出所述氮化硅层，在所述氮化硅层、氧化层和硅锗外延层的侧壁上形成侧墙。
上述利用三块掩模板制作垂直双极性晶体管的方法，其中，形成双极性晶体管的发射极的具体步骤是，淀积第一导电类型的多晶硅填充所述窗口；在所述第一导电类型的多晶硅的表面上涂上光刻胶，通过曝光将第三掩模版上的图案复制到所述光刻胶上，定义双极性晶体管的发射极；以所述光刻胶为掩蔽，刻蚀掉所述氮化层表面上的部分第一导电类型的多晶硅，形成双极性晶体管的发射极。
上述利用三块掩模板制作垂直双极性晶体管的方法，其中，去除所述衬基表面上的部分多晶硅层，显露出所述基极引出区的具体步骤是，在所述衬基表面上的多晶硅层和发射极的表面上，以及所述氧化层、氮化层和发射极的侧壁上涂上光刻胶，通过曝光将所述第一掩模版上的图案复制到所述光刻胶上；以所述光刻胶为掩蔽，刻蚀掉所述衬基表面上除所述基极引出区外的多晶硅，显露出所述基极引出区；去除所述光刻胶。
上述利用三块掩模板制作垂直双极性晶体管的方法，其中，去除所述衬基表面上的部分多晶硅层，显露出所述基极引出区的步骤与刻蚀CMOS栅极的步骤同步进行。
本发明的利用三块掩模板制作垂直双极性晶体管的方法以硅锗外延层作基极，工作频率高，放大增益大，改善了BiCOMS半导体器件的性能；
本发明的利用三块掩模板制作垂直双极性晶体管的方法充分将CMOS工艺和双极性晶体管工艺融合起来，简化了BiCOMS工艺，节省了制造成本和时间。
附图说明
本发明的利用三块掩模板制作垂直双极性晶体管的方法由以下的实施例及附图给出。
图1A～图1R是本发明利用三块掩模板制作垂直双极性晶体管的方法的流程图。
具体实施方式
以下将结合图1A～图1R对本发明的利用三块掩模板制作垂直双极性晶体管的方法作进一步的详细描述。
以制作PNP型双极性晶体管为例详细说明本发明利用三块掩模板制作垂直双极性晶体管的方法：
参见图1A，对P型衬基101进行深层N型杂质掺杂，在所述P型衬基101的下部形成N阱102，再在所述P型衬基101的表面下方形成氧化隔离槽103；
例如采用离子注入法对所述P型衬基101进行深层掺杂；
例如采用浅槽隔离(shallowtrenchisolation，STI)方法制作所述氧化隔离槽103；
参见图1B，在形成CMOS的P阱的同时，对双极性晶体管区进行P型掺杂，形成集电极104；
例如采用离子注入法进行P型杂质掺杂，对CMOS结构而言，形成P阱，对双极性晶体管结构而言，形成双极性晶体管的集电极104；
参见图1C，在所述P型衬基101的表面上形成多晶硅层105；
例如采用化学气相淀积CVD法在所述P型衬基101的表面上淀积多晶硅层105；
对CMOS结构而言，该多晶硅层105用于制作栅极，对双极性晶体管结构而言，该多晶硅层105用于形成双极性晶体管的基极引出区；
参见图1D，在所述多晶硅层105的表面上涂上光刻胶201，通过曝光将第一掩模版301上的图案复制到所述光刻胶201上，所述第一掩模版301上的图案定义了双极性晶体管的基极引出区；
所述第一掩模版301与CMOS工艺中定义栅极的掩模版为同一掩模版；
参见图1E，以光刻胶201为掩蔽，对所述多晶硅层105进行选择性N型杂质掺杂，形成双极性晶体管的基极引出区106，再去除所述光刻胶201；
所述基极引出区106覆盖在所述集电极104及氧化隔离槽103的表面上；
参见图1F，在所述多晶硅层105的表面上形成氧化层107、在所述氧化层107的表面上形成氮化硅层108；
所述氧化层107为二氧化硅；
例如采用化学气相淀积CVD法在所述多晶硅层105的表面上淀积二氧化硅；
例如采用化学气相淀积CVD法在所述氧化层107的表面上淀积氮化硅层108；
参见图1G，在所述氮化硅层108的表面上涂上光刻胶202，通过曝光将第二掩模版302上的图案复制到所述光刻胶202上，所述第二掩模版302上的图案定义了双极性晶体管区的窗口；
参见图1H，以所述光刻胶202为掩蔽，刻蚀掉部分所述氮化硅层108、氧化层107和基极引出区106，在所述集电极104上方形成双极性晶体管区的窗口109；
例如采用干法刻蚀去除掉所述集电极104上方部分所述基极引出区106、氧化层107和氮化硅层108；
参见图1I，以所述光刻胶202为掩蔽，在所述窗口109内形成N型硅锗外延层110，再去除所述光刻胶202；
所述N型硅锗外延层110为双极性晶体管的基极；
所述N型硅锗外延层110形成在所述集电极104的表面上以及所述基极引出区106的侧壁；
可以先采用化学气相淀积CVD法淀积硅锗外延层，再采用离子注入法对该硅锗外延层进行N型杂质掺杂；
也可以在淀积硅锗外延层的同时进行掺杂；
采用掺杂的硅锗半导体材料作双极性晶体管的基极可提高BiCOMS半导体器件的工作频率和放大增益；
参见图1J，以氧化物填充所述窗口109，形成氧化层111；
所述氧化物为二氧化硅；
例如采用化学气相淀积CVD法淀积二氧化硅填充所述窗口109；
所述氧化层111覆盖在所述氮化硅层108及N型硅锗外延层110的表面上；
参见图1K，去除所述氮化硅层108表面上的氧化层，在所述窗口109内形成侧墙112；
例如采用各项异性刻蚀法去除所述氮化硅层108表面上的氧化层，直至露出所述氮化硅层108；
所述侧墙112形成于所述氮化硅层108、氧化层107和N型硅锗外延层110的侧壁；
参见图1L，以P型多晶硅填充所述窗口109，形成P型多晶硅层113；
可以先采用化学气相淀积CVD法淀积多晶硅填充所述窗口109，再采用离子注入法进行P型杂质掺杂；
也可以在淀积多晶硅的同时进行掺杂；
所述P型多晶硅层113覆盖在所述氮化硅层108、侧墙112及N型硅锗外延层110的表面上；
所述P型多晶硅层113用于形成双极性晶体管的发射极；
参见图1M，在所述P型多晶硅层113的表面上涂上光刻胶203，通过曝光将第三掩模版303上的图案复制到所述光刻胶203上，该第三掩模版303上的图案定义了双极性晶体管的发射极；
参见图1N，以所述光刻胶203为掩蔽，去除掉所述氮化层108表面上的部分P型多晶硅层113，形成双极性晶体管的发射极114；
例如采用干法刻蚀去除所述氮化层108表面上的部分P型多晶硅；
参见图1O，仍以所述光刻胶203为掩蔽，去除掉部分氮化层108和氧化层107，再去除所述光刻胶203；
例如采用干法刻蚀去除部分氮化层108和氧化层107；
接下来采用CMOS工艺中刻蚀栅极的步骤刻蚀出双极性晶体管的基极引出区：
参见图1P，在所述多晶硅层105和发射极114的表面上，以及所述氧化层107、氮化层108和发射极114的侧壁上涂上光刻胶204，通过曝光将所述第一掩模版301上的图案复制到所述光刻胶204上；
该第一掩模版301在CMOS结构中用于定义栅极，在双极性晶体管结构中用于定义基极引出区；
参见图1Q，以所述光刻胶204为掩蔽，刻蚀掉所述衬基101表面上除所述基极引出区106外的多晶硅，显露出所述基极引出区106，再去除所述光刻胶204；
图1P～图1Q表示的刻蚀双极性晶体管基极引出区的步骤与CMOS工艺中刻蚀栅极的步骤同步；
接着采用CMOS工艺中轻掺杂漏LDD步骤形成双极性晶体管的集电极引出区：
参见图1R，在选定区进行轻掺杂漏LDD注入，形成双极性晶体管的集电极引出区115；
形成双极性晶体管的集电极引出区的步骤与CMOS工艺中P轻掺杂漏LDD注入步骤同步。
本发明的利用三块掩模板制作垂直双极性晶体管的方法以硅锗外延层作基极，工作频率高，放大增益大，改善了BiCOMS半导体器件的性能。
本发明的利用三块掩模板制作垂直双极性晶体管的方法充分将CMOS工艺和双极性晶体管工艺融合起来，简化了BiCOMS工艺，节省了制造成本和时间。
Claims (9)
1.一种利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，包括以下步骤：
在形成CMOS双阱的过程中，对第一导电类型的衬基的双极型晶体管区进行第一导电类型掺杂，以形成双极型晶体管的集电极；
在所述衬基的表面上形成多晶硅层，利用第一掩模版以第二导电类杂质对该多晶硅层进行选择性掺杂，以形成双极型晶体管的基极引出区；
在所述多晶硅层的表面上依次形成氧化层和氮化硅层；
利用第二掩模版通过光刻刻蚀工艺去除所述集电极上方部分氮化硅层、氧化层和基极引出区，以形成双极型晶体管区的窗口；
在所述窗口内形成第二导电类型的硅锗外延层作为双极型晶体管的基极；
在所述窗口内形成侧墙；
淀积第一导电类型的多晶硅填充所述窗口，利用第三掩模版通过光刻刻蚀工艺再去除部分该第一导电类型的多晶硅，以形成双极型晶体管的发射极；
去除部分氮化硅层和氧化层；
去除所述衬基表面上的部分多晶硅层，显露出所述基极引出区。
2.如权利要求1所述的利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，对所述衬基表面上的多晶硅层进行选择性掺杂的具体步骤是，在所述多晶硅层的表面上涂上光刻胶，通过曝光将第一掩模版上的图案复制到所述光刻胶上，定义双极型晶体管的基极引出区；以所述光刻胶为掩蔽，对选定区域进行N型杂质掺杂，形成基极引出区，再去除所述光刻胶。
3.如权利要求2所述的利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，所述第一掩模版与CMOS工艺中定义栅极的掩模版为同一掩模版。
4.如权利要求1所述的利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，形成双极型晶体管区的窗口的具体步骤是，在所述氮化硅层的表面上涂上光刻胶，通过曝光将第二掩模版上的图案复制到所述光刻胶上，定义双极型晶体管区的窗口；以所述光刻胶为掩蔽，刻蚀掉部分所述氮化硅层、氧化层和基极引出区，在所述集电极上方形成双极型晶体管区的窗口。
5.如权利要求1所述的利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，所述硅锗外延层形成在所述集电极的表面以及所述基极引出区的侧壁。
6.如权利要求1所述的利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，在所述窗口内形成侧墙的具体步骤是，淀积二氧化硅填充所述窗口；采用各项异性刻蚀法刻蚀所述二氧化硅，直至露出所述氮化硅层，在所述氮化硅层、氧化层和硅锗外延层的侧壁上形成侧墙。
7.如权利要求1所述的利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，形成双极型晶体管的发射极的具体步骤是，淀积第一导电类型的多晶硅填充所述窗口；在所述第一导电类型的多晶硅的表面上涂上光刻胶，通过曝光将第三掩模版上的图案复制到所述光刻胶上，定义双极型晶体管的发射极；以所述光刻胶为掩蔽，刻蚀掉所述氮化硅层表面上的部分第一导电类型的多晶硅，形成双极型晶体管的发射极。
8.如权利要求2所述的利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，去除所述衬基表面上的部分多晶硅层，显露出所述基极引出区的具体步骤是，在所述衬基表面上的多晶硅层和发射极的表面上，以及所述氧化层、氮化硅层和发射极的侧壁上涂上光刻胶，通过曝光将所述第一掩模版上的图案复制到所述光刻胶上；以所述光刻胶为掩蔽，刻蚀掉所述衬基表面上除所述基极引出区外的多晶硅，显露出所述基极引出区；去除所述光刻胶。
9.如权利要求8所述的利用三块掩模板制作垂直双极型晶体管的方法，其特征在于，去除所述衬基表面上的部分多晶硅层，显露出所述基极引出区的步骤与刻蚀CMOS栅极的步骤同步进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010198382.5A CN101908485B (zh) | 2010-06-11 | 2010-06-11 | 利用三块掩模板制作垂直双极型晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010198382.5A CN101908485B (zh) | 2010-06-11 | 2010-06-11 | 利用三块掩模板制作垂直双极型晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101908485A CN101908485A (zh) | 2010-12-08 |
| CN101908485B true CN101908485B (zh) | 2016-03-02 |
Family
ID=43263905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010198382.5A Active CN101908485B (zh) | 2010-06-11 | 2010-06-11 | 利用三块掩模板制作垂直双极型晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101908485B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184898B (zh) * | 2011-04-22 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 半导体器件制作方法和SiGe HBT晶体管制作方法 |
| CN105428320B (zh) * | 2015-12-17 | 2017-12-22 | 重庆中科渝芯电子有限公司 | 一种SiGe BiCMOS工艺中保护HBT有源区的方法 |
| US10593771B2 (en) | 2017-12-11 | 2020-03-17 | International Business Machines Corporation | Vertical fin-type bipolar junction transistor with self-aligned base contact |
| CN109166914B (zh) * | 2018-07-12 | 2022-12-23 | 上海朕芯微电子科技有限公司 | 场阻型igbt结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1042450A (zh) * | 1988-10-31 | 1990-05-23 | 国际商业机器公司 | 异质结双极晶体管 |
| WO2002003470A1 (en) * | 2000-07-03 | 2002-01-10 | Koninklijke Philips Electronics N.V. | Method of manufacturing a bipolar transistor semiconductor device |
| CN101057328A (zh) * | 2004-11-10 | 2007-10-17 | 国际商业机器公司 | 具有自对准硅化物和外基极的双极晶体管 |
| CN101192537A (zh) * | 2006-11-24 | 2008-06-04 | 上海华虹Nec电子有限公司 | 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管 |
-
2010
- 2010-06-11 CN CN201010198382.5A patent/CN101908485B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1042450A (zh) * | 1988-10-31 | 1990-05-23 | 国际商业机器公司 | 异质结双极晶体管 |
| WO2002003470A1 (en) * | 2000-07-03 | 2002-01-10 | Koninklijke Philips Electronics N.V. | Method of manufacturing a bipolar transistor semiconductor device |
| CN101057328A (zh) * | 2004-11-10 | 2007-10-17 | 国际商业机器公司 | 具有自对准硅化物和外基极的双极晶体管 |
| CN101192537A (zh) * | 2006-11-24 | 2008-06-04 | 上海华虹Nec电子有限公司 | 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101908485A (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102646599B (zh) | 一种大规模集成电路中FinFET的制备方法 | |
| CN102184898A (zh) | 半导体器件制作方法和SiGe HBT晶体管制作方法 | |
| CN103715258A (zh) | 用于半导体器件的源极/漏极堆叠件压力源 | |
| CN103871892B (zh) | 凹入式晶体管的制作方法 | |
| US7888194B2 (en) | Method of fabricating semiconductor device | |
| CN101728328A (zh) | 半导体装置及制作具有金属栅极堆叠的半导体装置的方法 | |
| US10297591B2 (en) | BiCMOS integration using a shared SiGe layer | |
| CN101908485B (zh) | 利用三块掩模板制作垂直双极型晶体管的方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN103730417A (zh) | 一种半导体器件及其制造方法 | |
| CN103107070A (zh) | 半导体装置及制作外延层的方法 | |
| CN102931232A (zh) | Nmos晶体管及其形成方法 | |
| CN105633000A (zh) | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 | |
| CN105575815A (zh) | 半导体器件的形成方法 | |
| CN108695158A (zh) | 一种半导体器件及其制造方法 | |
| WO2011072527A1 (zh) | 一种soi纵向双极晶体管及其制作方法 | |
| CN105609469A (zh) | 半导体器件的形成方法 | |
| US9673191B2 (en) | Efficient fabrication of BiCMOS devices | |
| US7049240B2 (en) | Formation method of SiGe HBT | |
| CN103367432B (zh) | 多栅极场效应晶体管及其制造方法 | |
| CN102412202B (zh) | 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法 | |
| CN109148580A (zh) | 一种FinFET器件及其制作方法 | |
| CN102800681A (zh) | 一种SOI SiGe BiCMOS集成器件及制备方法 | |
| CN104681608B (zh) | 一种高隔离性的n型LDMOS器件及其制造方法 | |
| CN103050493B (zh) | 锗硅多晶硅栅BiCMOS器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |