CN102412202B - 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法 - Google Patents
一种具有自对准空洞层的son互补型金属氧化物半导体制备方法 Download PDFInfo
- Publication number
- CN102412202B CN102412202B CN2011101237082A CN201110123708A CN102412202B CN 102412202 B CN102412202 B CN 102412202B CN 2011101237082 A CN2011101237082 A CN 2011101237082A CN 201110123708 A CN201110123708 A CN 201110123708A CN 102412202 B CN102412202 B CN 102412202B
- Authority
- CN
- China
- Prior art keywords
- layer
- son
- cmos
- raceway groove
- autoregistration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，具体步骤包括：于一掺杂三价元素的元素半导体衬底上形成一化合物半导体层；于所述化合物半导体层上形成一掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层，所述掺杂三价元素的元素半导体衬底及其上之所述化合物半导体层和所述掺杂有三价元素且与所述元素半导体衬底元素相同的元素半导体层组成第一复合结构；于所述第一复合结构上形成用于隔离多个有源区的浅沟槽隔离结构。本发明的有益效果是：实现栅极位置和空洞层的完全自对准，源漏区与衬底直接连接，能有效克服自加热效应，工艺制程不会对沟道区硅层质量产生影响，工艺简单，与传统体硅CMOS技术完全兼容并兼具SOI的优点。
Description
技术领域
本发明涉及一种CMOS（互补型金属氧化物半导体）的制备方法，尤其是一种具有自对准空洞层的SON（Silicon On Nothing）CMOS制备方法。
背景技术
SON是一种新的器件结构，是对SOI（Silicon On Insulator）结构器件的发展，所谓SON是指将沟道制备在空洞层上的器件结构，空洞层起到SOI结构器件中埋氧层的作用，可以保持器件良好的亚阈值特性，体现出优于SOI结构器件的性能。但是，由于SON结构器件的埋氧层为空洞层，空洞层的导热率较小使器件工作时产生的热量不能很快地通过衬底散发，形成明显的自加热效应影响器件的性能成为SON器件发展的一个阻碍，美国专利《Fabrication of Silicon-On-Nothing (SON) MOSFET Fabrication Using Selective Etching of Si1-xGex Layer》（专利号：7015147）公开的一种利用选择性刻蚀制作SON场效应管的方法，其在源漏区和衬底之间填充二氧化硅，源漏区没有和衬底连接散热效果差，无法克服自加热效应。
发明内容
为解决SON的自加热效应，本发明的目的在于提供一种源漏区和衬底直接相连的具有自对准空洞层的SON CMOS制备方法。
本发明解决技术问题所采用的技术方案为：
一种具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，具体步骤包括：
步骤a、于一掺杂三价元素的元素半导体衬底上形成一化合物半导体层；
步骤b、于所述化合物半导体层上形成一掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层，所述掺杂三价元素的元素半导体衬底及其上之所述化合物半导体层和所述掺杂有三价元素且与所述元素半导体衬底元素相同的元素半导体层组成第一复合结构；
步骤c、于所述第一复合结构上形成用于隔离多个有源区的浅沟槽隔离结构；
步骤d、于所述多个有源区中之预定位置分别形成P沟道预制备区域及其上之NMOS器件栅极和N沟道预制备区域及其上之PMOS器件栅极，并形成所述NMOS器件栅极和PMOS器件栅极侧壁之侧墙隔离层，并以上述结构同第一复合结构组成第二复合结构；
步骤e、于所述第二复合结构上形成一掩膜层，并于所述掩膜层上形成图案窗口以暴露所述P沟道预制备区域及其上之NMOS器件栅极与所述N沟道预制备区域及其上之PMOS器件栅极；
步骤f、利用所述图案化掩膜层去除所述P沟道预制备区域及所述N沟道预制备区域中预定用于形成源漏区域部分中的物质，直至所述第一复合结构上的所述化合物半导体层被部分去除为止，以形成初始P沟道和初始N沟道及二者所属之源漏预制备区域，并去除所述图案化掩膜层；
步骤g、去除所述初始P沟道和初始N沟道及二者所属源漏预制备区域下方属于第一复合结构的化合物半导体层以形成空洞状腔体；
步骤h、形成一氧化层，使所述氧化层覆盖所述空洞状腔体内表面以及所述第一复合结构表面；
步骤i、于所述第二复合结构表面形成一掩膜层，于所述掩膜层上形成图案窗口以暴露所述NMOS器件栅极与所述PMOS器件栅极、初始P沟道与初始N沟道二者所属之源漏预制备区域以及所述图案窗口紧邻的浅沟槽隔离结构之部分；
步骤j、利用所述图案化掩膜层去除所述初始P沟道与所述初始N沟道两侧以及所述初始P沟道与所述初始N沟道二者所属源漏预制备区域下方的氧化层，并去除所述图案化掩膜层；
步骤k、于所述初始P沟道与所述初始N沟道二者所属之源漏预制备区域内形成一掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层，使所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层由所述初始P沟道及所述初始N沟道二者下方两侧分别部分延伸进入所述空洞状腔体，分别形成所述初始P沟道及所述初始N沟道二者下方之空洞层。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤a中所述掺杂三价元素的元素半导体衬底为P型硅衬底。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤a中所述化合物半导体层为硅锗层。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤a中所述化合物半导体层厚度>10nm。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤b中所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层为P型硅层的厚度>10nm。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤b中所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层厚度>10nm。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤e中的所述掩膜层为光阻材料层或硬掩膜层。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤e中形成所述图案窗口的方法为光刻。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤f中去除物质的方法为干法刻蚀。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤h中的形成所述氧化层的方法为热氧化或者化学汽相淀积。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤i中形成的所述掩膜层为光阻材料掩膜层或者硬掩膜层。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤i中形成所述图案窗口的方法为光刻。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤i中形成的所述图案窗口尺寸大于步骤e所形成的所述图案窗口。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤j中去除所述氧化层的方法为等离子刻蚀。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤k中形成的所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层与所述掺杂三价元素的元素半导体衬底的掺杂剂量相同。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤k中形成所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层的方法为原位外延和回刻，即SEG（Selective Epitaxial Growth，选择性外延生长）技术。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤k之后进行半导体源漏制备工艺，对所述源漏预制备区域进行掺杂。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤k中形成的所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层为P型硅。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤g中的选择性刻蚀采用600～800℃的氢气和氯化氢混合气体，利用次常压化学气相刻蚀法进行选择性刻蚀，所述氯化氢的分压大于300Torr。
上述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，所述步骤i中形成图案窗口的方法为光刻，用于光刻的光刻版与所述步骤e中使用的为同一块。
一种SON互补型金属氧化物半导体，包括栅极、源漏区域、空洞层和掺杂三价元素的元素半导体衬底，其中，所述栅极和所述空洞层完全自对准。
上述SON互补型金属氧化物半导体，其中，所述源漏区域与所述掺杂三价元素的元素半导体衬底连接。
上述SON互补型金属氧化物半导体，其中，所述源漏区域与所述掺杂三价元素的元素半导体衬底通过与所述元素半导体衬底相同元素相同掺杂量的半导体层连接。
本发明的有益效果为：
实现栅极位置和空洞层的完全自对准；源漏区域与衬底直接连接，能有效克服自加热效应；工艺制程不会对沟道区硅层质量产生影响；工艺简单，与传统体硅CMOS技术完全兼容并兼具SOI的优点。
附图说明
参考所附附图，以更加充分的描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明一种具有自对准空洞层的SON CMOS制备方法的流程示意框图；
图2是本发明一种具有自对准空洞层的SON CMOS的结构示意图；
图3是本发明一种具有自对准空洞层的SON CMOS制备方法步骤A和步骤B完成后的状态结构示意图；
图4是本发明一种具有自对准空洞层的SON CMOS制备方法步骤C完成后的状态结构示意图；
图5是本发明一种具有自对准空洞层的SON CMOS制备方法步骤D完成后的状态结构示意图；
图6是本发明一种具有自对准空洞层的SON CMOS制备方法步骤E完成后的状态结构示意图；
图7是本发明一种具有自对准空洞层的SON CMOS制备方法步骤F完成后的状态结构示意图；
图8是本发明一种具有自对准空洞层的SON CMOS制备方法步骤G和步骤H完成后的状态结构示意图；
图9是本发明一种具有自对准空洞层的SON CMOS制备方法步骤I和步骤J完成后的状态结构示意图；
图10是本发明一种具有自对准空洞层的SON CMOS制备方法步骤K完成后的状态结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示本发明一种具有自对准空洞层的SON CMOS制备方法包括以下步骤：
如图3所示，步骤a于一掺杂三价元素的元素半导体衬底上形成一化合物半导体层，此处掺杂三价元素的元素半导体衬底是P型硅衬底1，化合物半导体层是硅锗层2，硅锗层2的厚度>10nm ；步骤b在硅锗层2上外延生长一层>10nm的P型硅3，P型硅衬底1与硅锗层2和P型硅层3组成第一复合结构11。
如图4所示，步骤c于第一复合结构11上形成用于隔离多个有源区如有源区51、有源区52的浅沟槽隔离结构4。
如图5所示，步骤d于多个有源区中之预定位置分别形成P沟道预制备区域53及其上之NMOS器件栅极55和N沟道预制备区域54及其上之PMOS器件栅极56，并形成NMOS器件栅极55和PMOS器件栅极56侧壁之侧墙隔离层，并以上述结构同第一复合结构11组成第二复合结构12。
如图6所示，步骤e于第二复合结构12上形成一掩膜层91，并于掩膜层91上形成图案窗口以暴露P沟道预制备区域53及其上之NMOS器件栅极55与N沟道预制备区54域及其上之PMOS器件栅极56，此步骤可以采用PR MASK（光阻材料掩膜）或者Hard MASK（硬掩膜），因为顶层硅较薄，可以使用PR MASK，当然也可以采用获得等同效果的其他方法，优选的方案是使用光刻胶作为充当掩膜的光阻材料。
如图6、图7所示，步骤f利用步骤e中形成的图案化掩膜层去除P沟道预制备区域53及N沟道预制备区域54中预定用于形成源漏区域部分中的物质，直至第一复合结构11上的硅锗层2被部分去除为止，以形成初始P沟道57和初始N沟道58及二者所属之源漏预制备区域61、62，并去除步骤e中形成的图案化掩膜层91，此处可采用DRY ETCH（干法刻蚀）进行去除，当然也可以采用获得等同效果的其他刻蚀方法。
如图8所示，步骤g去除初始P沟道57和初始N沟道58及二者所属源漏预制备区域61、62下方属于第一复合结构11的硅锗层2以形成空洞状腔体7，此处可采用600～800℃的H2和HCL混合气体，利用次常压化学气相刻蚀法进行选择性刻蚀，其中HCL的分压大于300Torr，当然也可以采用获得等同效果的其他选择性刻蚀技术；步骤h形成一氧化层8，使氧化层8覆盖空洞状腔体7内表面以及第一复合结构11表面，氧化层8的作用是阻止后续制程中P型硅外延时在空洞状腔体7中外延；此处可采用热氧化或者化学汽相淀积法来形成氧化膜，当然也可以采用获得等同效果的其他方法。
如图8、图9所示，步骤i于第二复合结构12表面形成一掩膜层92，于掩膜层92上形成图案窗口以暴露NMOS器件栅极55与PMOS器件栅极56、初始P沟道57与初始N沟道58二者所属之源漏预制备区域61、62以及图案窗口紧邻的浅沟槽隔离结构4之部分，此处掩膜层92为掩膜层为光阻材料掩膜层或者硬掩膜层，用于在掩膜层92上形成图案窗口的方法是光刻，所利用的光刻版与步骤e中用于形成图案窗口所利用的光刻版相同，并且步骤i中所形成的图案窗口尺寸大于步骤e所形成的图案窗口的尺寸。步骤j利用图案化掩膜层92去除初始P沟道57与初始N沟道58两侧以及初始P沟道57与初始N沟道58二者所属源漏预制备区域61、62下方的氧化层，并去除图案化掩膜层92，此处采用PLASMA ETCH（等离子刻蚀）技术，当然也可以采用获得等同效果的其他刻蚀技术。
如图10所示，步骤k于初始P沟道57与初始N沟道58二者所属之源漏预制备区域61、62内形成一P型硅层101，使P型硅层101由初始P沟道57及初始N沟道58二者下方两侧分别部分延伸进入空洞状腔体，分别形成初始P沟道57及初始N沟道58二者下方之空洞层71，当P型硅101厚度达到空洞状腔体的厚度后，空洞状腔体被封闭，P型硅101将不再侧向进入空洞状腔体，从而有效形成完全自对准的空洞层71；此处形成P型硅层可使用IN SITU（原位）外延和ETCH BACK（回刻）技术，也就是SEG（Selective Epitaxial Growth，选择性外延生长）技术，以使P型硅层101仅在源漏预制备区域61、62生长，当然也可以采用获得等同效果的其他外延方法， 此处P型硅101的掺杂剂量与P型硅衬底1的搀杂剂量相同。
步骤k之后进行半导体源漏制备工艺，对所述源漏预制备区域进行掺杂，其后续制程与传统工艺相同，可以选择各种成熟的技术方案进行。
以上制备方法工艺制程不会对沟道区硅层质量产生影响，工艺简单，与传统体硅CMOS技术完全兼容并兼具SOI的优点。
如图2所示，本发明还包括一种利用上述方法制备的具有自对准空洞层的SON CMOS，
其包括栅极5、源漏区域6、空洞层71和P型硅衬底1，其中，栅极5和空洞层71完全自对准，使器件获得良好和稳定的运行性能，同时源漏区域6与P型硅衬底1直接接触，能保持良好的散热条件以克服SON结构器件的自加热效应。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的申请专利范围，所以凡运用本发明说明书及图示内容所作出的等效结构变化、利用公知的与本发明中提到具等同作用的物质进行代替，利用公知的与本发明中提到的手段方法具等同作用的手段方法进行替换，所得到的实施方式或者实施结果均包含在本发明的保护范围内。
Claims (20)
1.一种具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，具体步骤包括：
步骤a、于一掺杂三价元素的元素半导体衬底上形成一化合物半导体层；
步骤b、于所述化合物半导体层上形成一掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层，所述掺杂三价元素的元素半导体衬底及其上之所述化合物半导体层和所述掺杂有三价元素且与所述元素半导体衬底元素相同的元素半导体层组成第一复合结构；
步骤c、于所述第一复合结构上形成用于隔离多个有源区的浅沟槽隔离结构；
步骤d、于所述多个有源区中之预定位置分别形成P沟道预制备区域及其上之NMOS器件栅极和N沟道预制备区域及其上之PMOS器件栅极，并形成所述NMOS器件栅极和PMOS器件栅极侧壁之侧墙隔离层，并以上述结构同第一复合结构组成第二复合结构；
步骤e、于所述第二复合结构上形成一掩膜层，并于所述掩膜层上形成图案窗口以暴露所述P沟道预制备区域及其上之NMOS器件栅极与所述N沟道预制备区域及其上之PMOS器件栅极；
步骤f、利用所述图案化掩膜层去除所述P沟道预制备区域及所述N沟道预制备区域中预定用于形成源漏区域部分中的物质，直至所述第一复合结构上的所述化合物半导体层被部分去除为止，以形成初始P沟道和初始N沟道及二者所属之源漏预制备区域，并去除所述图案化掩膜层；
步骤g、去除所述初始P沟道和初始N沟道及二者所属源漏预制备区域下方属于第一复合结构的化合物半导体层以形成空洞状腔体；
步骤h、形成一氧化层，使所述氧化层覆盖所述空洞状腔体内表面以及所述第一复合结构表面；
步骤i、于所述第二复合结构表面形成一掩膜层，于所述掩膜层上形成图案窗口以暴露所述NMOS器件栅极与所述PMOS器件栅极、初始P沟道与初始N沟道二者所属之源漏预制备区域以及所述图案窗口紧邻的浅沟槽隔离结构之部分；
步骤j、利用所述图案化掩膜层去除所述初始P沟道与所述初始N沟道两侧以及所述初始P沟道与所述初始N沟道二者所属源漏预制备区域下方的氧化层，并去除所述图案化掩膜层；
步骤k、于所述初始P沟道与所述初始N沟道二者所属之源漏预制备区域内形成一掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层，使所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层由所述初始P沟道及所述初始N沟道二者下方两侧分别部分延伸进入所述空洞状腔体，分别形成所述初始P沟道及所述初始N沟道二者下方之空洞层；
其中，所述步骤k中形成所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层的方法为原位外延和回刻，即选择性外延生长技术。
2.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤a中所述掺杂三价元素的元素半导体衬底为P型硅衬底。
3.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤a中所述化合物半导体层为硅锗层。
4.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤a中所述化合物半导体层厚度>10nm。
5.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法， 其特征在于，所述步骤b中所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层为P型硅层的厚度>10nm。
6.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤b中所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层厚度>10nm。
7.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤e中的所述掩膜层为光阻材料层或硬掩膜层。
8.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤e中形成所述图案窗口的方法为光刻。
9.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤f中去除物质的方法为干法刻蚀。
10.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤h中的形成所述氧化层的方法为热氧化或者化学汽相淀积。
11.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤i中形成的所述掩膜层为光阻材料掩膜层或者硬掩膜层。
12.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤i中形成所述图案窗口的方法为光刻。
13.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤i中形成的所述图案窗口尺寸大于步骤e所形成的所述图案窗口。
14.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤j中去除所述氧化层的方法为等离子刻蚀。
15.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法， 其特征在于，所述步骤k中形成的所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层与所述掺杂三价元素的元素半导体衬底的掺杂剂量相同。
16.如权利要求1所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤k之后进行半导体源漏制备工艺，对所述源漏预制备区域进行掺杂。
17.如权利要求2所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤k中形成的所述掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层为P型硅。
18.如权利要求3所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤g中的选择性刻蚀采用600～800℃的氢气和氯化氢混合气体，利用次常压化学气相刻蚀法进行选择性刻蚀，所述氯化氢的分压大于300Torr。
19.如权利要求7所述具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其特征在于，所述步骤i中形成图案窗口的方法为光刻，用于光刻的光刻版与所述步骤e中使用的为同一块。
20.一种SON互补型金属氧化物半导体，包括栅极、源漏区域、空洞层和掺杂三价元素的元素半导体衬底，其特征在于，所述栅极和所述空洞层完全自对准；
其中，所述源漏区域与所述掺杂三价元素的元素半导体衬底连接；
所述源漏区域与所述掺杂三价元素的元素半导体衬底通过与所述元素半导体衬底相同元素相同掺杂量的半导体层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101237082A CN102412202B (zh) | 2011-05-13 | 2011-05-13 | 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101237082A CN102412202B (zh) | 2011-05-13 | 2011-05-13 | 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412202A CN102412202A (zh) | 2012-04-11 |
| CN102412202B true CN102412202B (zh) | 2013-12-11 |
Family
ID=45914212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101237082A Active CN102412202B (zh) | 2011-05-13 | 2011-05-13 | 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412202B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730363B (zh) * | 2012-10-11 | 2016-08-03 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| CN118231334B (zh) * | 2024-05-24 | 2024-08-06 | 杭州积海半导体有限公司 | Son器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1897308A (zh) * | 2005-07-13 | 2007-01-17 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| CN101609842A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 半导体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7015147B2 (en) * | 2003-07-22 | 2006-03-21 | Sharp Laboratories Of America, Inc. | Fabrication of silicon-on-nothing (SON) MOSFET fabrication using selective etching of Si1-xGex layer |
-
2011
- 2011-05-13 CN CN2011101237082A patent/CN102412202B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1897308A (zh) * | 2005-07-13 | 2007-01-17 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| CN101609842A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412202A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101681842B (zh) | 具有无尖端外延源极/漏极区的半导体器件及其制造方法 | |
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US8658505B2 (en) | Embedded stressors for multigate transistor devices | |
| JP2006196549A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN102687253A (zh) | 具有掺杂的外延区域的半导体器件及其制造方法 | |
| CN101203947A (zh) | 采用抬高的源极漏极和替代金属栅极的互补型金属氧化物半导体集成电路 | |
| US20080048217A1 (en) | Semiconductor device and method of fabricating the same | |
| CN102376769A (zh) | 超薄体晶体管及其制作方法 | |
| CN100485968C (zh) | 芯片及其制造方法 | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| CN106960795A (zh) | Pmos晶体管的形成方法 | |
| CN102280411B (zh) | 制作半导体器件结构的方法 | |
| CN103915342B (zh) | 无结晶体管和互补无结晶体管的形成方法 | |
| CN104347513A (zh) | 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法 | |
| CN102412202B (zh) | 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法 | |
| CN105609469B (zh) | 半导体器件的形成方法 | |
| CN101908485B (zh) | 利用三块掩模板制作垂直双极型晶体管的方法 | |
| CN105633000A (zh) | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 | |
| CN105575815A (zh) | 半导体器件的形成方法 | |
| CN103107070A (zh) | 半导体装置及制作外延层的方法 | |
| CN106952819B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106298526B (zh) | 准绝缘体上硅场效应晶体管器件的制作方法 | |
| CN104241355A (zh) | 半导体器件及其形成方法 | |
| CN104103506A (zh) | 半导体器件制造方法 | |
| CN104465377B (zh) | Pmos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |