JPS6085563A - ゲ−ト・タ−ンオフサイリスタの製造方法 - Google Patents
ゲ−ト・タ−ンオフサイリスタの製造方法Info
- Publication number
- JPS6085563A JPS6085563A JP19554983A JP19554983A JPS6085563A JP S6085563 A JPS6085563 A JP S6085563A JP 19554983 A JP19554983 A JP 19554983A JP 19554983 A JP19554983 A JP 19554983A JP S6085563 A JPS6085563 A JP S6085563A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- type
- anode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はアノード短絡構造を有するゲート・ターンオ
フサイリスタ(GTO)の製造方法に関するものである
。
フサイリスタ(GTO)の製造方法に関するものである
。
第1図は従来のアノード短絡構造を有するGTOの構造
を示す断面図で、(1)はn形シリコン基板でn形ベー
ス(nB)層を構成する。(2)はp形ベース(p B
)層、(3)はp形エミッタ(九)層、(4)はn形エ
ミッタ(n7)層、(5)はn+形アノード短絡領域で
ある。そして、とのGTOは従来法のような方法で製造
されていた。
を示す断面図で、(1)はn形シリコン基板でn形ベー
ス(nB)層を構成する。(2)はp形ベース(p B
)層、(3)はp形エミッタ(九)層、(4)はn形エ
ミッタ(n7)層、(5)はn+形アノード短絡領域で
ある。そして、とのGTOは従来法のような方法で製造
されていた。
まず、通常、数十Ωam−故UΩcm程度の比抵抗のn
形シリコン基板(1)Kガリウム(Ga)などのp形不
純物を拡散させて一方の主面側KpB層(2)を形成す
る。次に、このときに他方の主面側にできたp影領域(
図示せず)をラッピングなどの方法で除去する。次に、
このラッピングされた主面にホウ素などの選択拡散可能
なp形不純物を選択拡散して90層(3)を形成し、さ
ら忙その後にn形不純物の選択拡散によってn塘アノー
ド短絡領域(5)をpJj(3)を取り囲むよう忙形成
し、また、pB層(2)内にn8層(4)を形成するこ
とによって、第1図に示した構造のGToを得ていた。
形シリコン基板(1)Kガリウム(Ga)などのp形不
純物を拡散させて一方の主面側KpB層(2)を形成す
る。次に、このときに他方の主面側にできたp影領域(
図示せず)をラッピングなどの方法で除去する。次に、
このラッピングされた主面にホウ素などの選択拡散可能
なp形不純物を選択拡散して90層(3)を形成し、さ
ら忙その後にn形不純物の選択拡散によってn塘アノー
ド短絡領域(5)をpJj(3)を取り囲むよう忙形成
し、また、pB層(2)内にn8層(4)を形成するこ
とによって、第1図に示した構造のGToを得ていた。
このように従来の製造方法では選択拡散の工程が多く、
その都度写真製版技術によって拡散マスクを形成する要
があシ、工程が繁雑になる欠点があった。
その都度写真製版技術によって拡散マスクを形成する要
があシ、工程が繁雑になる欠点があった。
この発明は以上のような点に鑑みてなされたもので、特
にアノード側のp8rr4およびn+形アノード知絡領
域の形成に用いる写真製版工程の故を減することによっ
て簡素化されたGTOの製造方法を提〔発明の実施例〕 第2図はこの発明の第1の実施例を説明するためにその
主要工程段階における状態を示す断面図である。まず、
n形シリコン基板(ぎの主面部KGaなどのp形不純物
を拡散させて一方の主面部にpB層(2)を形成する。
にアノード側のp8rr4およびn+形アノード知絡領
域の形成に用いる写真製版工程の故を減することによっ
て簡素化されたGTOの製造方法を提〔発明の実施例〕 第2図はこの発明の第1の実施例を説明するためにその
主要工程段階における状態を示す断面図である。まず、
n形シリコン基板(ぎの主面部KGaなどのp形不純物
を拡散させて一方の主面部にpB層(2)を形成する。
このとき、他方の主面部にもp形層(6)が形成される
〔第2図(a)〕。次に、このp形層(6)をラッピン
グまたはエツチングによって除去する〔第2図(b)〕
。次に、pB層(2ンの表面部)よび上記p形層(6)
を除去して露出した基板(1)の主表面のそれぞれの所
要部位にリンなどのn形不純物を選択的に拡散させて、
それぞれnE層(4)となるべきn影領域(4a)およ
びn+形アノード短絡領域(5)となるべきn+形領領
域5a)を形成する〔第2図(C)〕。
〔第2図(a)〕。次に、このp形層(6)をラッピン
グまたはエツチングによって除去する〔第2図(b)〕
。次に、pB層(2ンの表面部)よび上記p形層(6)
を除去して露出した基板(1)の主表面のそれぞれの所
要部位にリンなどのn形不純物を選択的に拡散させて、
それぞれnE層(4)となるべきn影領域(4a)およ
びn+形アノード短絡領域(5)となるべきn+形領領
域5a)を形成する〔第2図(C)〕。
つづいて、両主表面全面KGa拡散を行って、pE層(
3)を形成するとともにnF、層(4)およびn+形ア
ノード短絡領域(5)を完成させる〔第2図(d)〕。
3)を形成するとともにnF、層(4)およびn+形ア
ノード短絡領域(5)を完成させる〔第2図(d)〕。
この場合、pE層(3)が選択的に所望位置に形成され
るためにはpEt−(3)の表面不純物濃度Nはね+′
形アノード短絡領域(5)の表面不純物濃度Nnよりも
十分低くなければならない。通常用いられる条件として
は、Nが5×1017〜2×1O18/Cm3であるの
に対してNnは5 X 1o19/Cm3以上である。
るためにはpEt−(3)の表面不純物濃度Nはね+′
形アノード短絡領域(5)の表面不純物濃度Nnよりも
十分低くなければならない。通常用いられる条件として
は、Nが5×1017〜2×1O18/Cm3であるの
に対してNnは5 X 1o19/Cm3以上である。
N、が高くなりすぎると、pB層(2)の表面不純物濃
度をも高めることになるので、九層(4)と99層(2
)との間のカソードエミッタ接合の逆耐圧を低下させる
ことになる。
度をも高めることになるので、九層(4)と99層(2
)との間のカソードエミッタ接合の逆耐圧を低下させる
ことになる。
また、大電力GTOの場合、一般にシリコンウェーハの
機械的補強の目的で、アノード側にモリブデン(MO)
板やタングステン(W)板を合金させるため、n+形ア
ノード短絡領域(5)やpE層(3)の表面不純物濃度
が低くすぎることは好ましくない。
機械的補強の目的で、アノード側にモリブデン(MO)
板やタングステン(W)板を合金させるため、n+形ア
ノード短絡領域(5)やpE層(3)の表面不純物濃度
が低くすぎることは好ましくない。
さて、NnがN、に比して一般に2桁程度高いので、第
2図(d)に示すようにn+形アノード短絡領域(5)
が特に表面部で98層(3)の力へ横方向拡散によって
くい込む。n+形アノード短絡領域(5)の拡散深きを
X・とじたとき、アノード側主表面で0.8 x j程
度横方向拡散を生じる。従って、設計時にこの0.8
x 5の横方向拡散を考慮に入れてpE層(3)の幅(
W p、)を広く設計しておく必要がある。
2図(d)に示すようにn+形アノード短絡領域(5)
が特に表面部で98層(3)の力へ横方向拡散によって
くい込む。n+形アノード短絡領域(5)の拡散深きを
X・とじたとき、アノード側主表面で0.8 x j程
度横方向拡散を生じる。従って、設計時にこの0.8
x 5の横方向拡散を考慮に入れてpE層(3)の幅(
W p、)を広く設計しておく必要がある。
第3図はこの発明の第2の実施例を説明するために、そ
の主要工程段階における状態を示す断面図である。この
実施例ではn形シリコン基板(1)の第1の主表面のn
+形アノード知絡領域(5)を形成すべき部位にn形不
純物をデポジットしてn+形領領域5a)を形成する〔
第3図(a)〕。つづいて両主表面全面にGa拡散を行
って、第2の主表面側にpB層(2)、第1の主表面側
K p、層(3)を形成するとともにn+形アノード短
絡領域(5)を完成させる〔第3図(b)〕。
の主要工程段階における状態を示す断面図である。この
実施例ではn形シリコン基板(1)の第1の主表面のn
+形アノード知絡領域(5)を形成すべき部位にn形不
純物をデポジットしてn+形領領域5a)を形成する〔
第3図(a)〕。つづいて両主表面全面にGa拡散を行
って、第2の主表面側にpB層(2)、第1の主表面側
K p、層(3)を形成するとともにn+形アノード短
絡領域(5)を完成させる〔第3図(b)〕。
次に、pB層(2)の表面部にn形不純物を選択拡散さ
せてnゆ層(4)を形成して素子は完成する〔第3図(
C)〕。
せてnゆ層(4)を形成して素子は完成する〔第3図(
C)〕。
第3図(b)の段階での90層(3)とn+形アノード
短絡領域(5)との表面不純物濃度の関係は第2図の第
1の実施例において説明したものと全く同様であるので
、これと同様の配FJ kすべきである。第3図の第2
の実施例ではシリコン基板のラッピング工程がないので
、一層工程の簡略化が可能である。
短絡領域(5)との表面不純物濃度の関係は第2図の第
1の実施例において説明したものと全く同様であるので
、これと同様の配FJ kすべきである。第3図の第2
の実施例ではシリコン基板のラッピング工程がないので
、一層工程の簡略化が可能である。
以上説明したように、この発明ではアノード短絡構造の
G T Oを製造するに当ってアノード短絡領域を形成
すべき部位に選択的にn形不純物を高濃度にデポジット
してn+形領領域形成した後、全面にp形不純物を拡散
きせて95層を形成するとともに上記n+形領領域成長
させてn+形アノード短絡領域とするので、必要とする
写真製版工程が減少し、工程を簡素化することができる
。
G T Oを製造するに当ってアノード短絡領域を形成
すべき部位に選択的にn形不純物を高濃度にデポジット
してn+形領領域形成した後、全面にp形不純物を拡散
きせて95層を形成するとともに上記n+形領領域成長
させてn+形アノード短絡領域とするので、必要とする
写真製版工程が減少し、工程を簡素化することができる
。
第1図は従来のアノード短絡構造を有するGTOの構造
を示す断面図、第2図及び第3図はそれぞれこの発明の
第1および第2の実施例を説明するために、その主要工
程段階における状態を示す断面図である。 図において、(1)はnB層を構成するn形シリコン基
板、(2)はPR層、(3)は98層、(4)はn、層
、(5)けn+形アノード短絡領域、(5a)はn+形
領領域ある0 なお、図中同一符号は同一または相当部分を示す0 代理人 大 岩 増 雄 第1 +’4 第2図 第3シl
を示す断面図、第2図及び第3図はそれぞれこの発明の
第1および第2の実施例を説明するために、その主要工
程段階における状態を示す断面図である。 図において、(1)はnB層を構成するn形シリコン基
板、(2)はPR層、(3)は98層、(4)はn、層
、(5)けn+形アノード短絡領域、(5a)はn+形
領領域ある0 なお、図中同一符号は同一または相当部分を示す0 代理人 大 岩 増 雄 第1 +’4 第2図 第3シl
Claims (3)
- (1) アノード短絡構造を有するゲート・ターンオフ
サイリスタの製造方法において、n形ベース層を構成す
べきn形シリコン基板の第1の主表面側のアノード短絡
領域を形成すべき部位に選択的にn形不純物を高濃度に
デポジットして♂影領域を形成する第1の工程、及びこ
の第1の工程の後層を形成するとともに上記n+形領領
域成長させてn1アノード短絡領域とする第2の工程を
備えたことを特徴とするゲート・ターンオアサイリスタ
の製造方法。 - (2)n形シリコン基板の第2の主表面側にp形ベース
層およびこのp形ベース層の表面部に選択的にn形エミ
ッタ層を形成した後に第1の工程および第2の工程を施
すことを特徴とする特許請求の範囲第1項記載のゲート
・ターンオアサイリスタの製造方法。 - (3) 第2の工程によってn形シリコン基板の第2の
主表面側にはp形ペース層を形成することを特徴とする
特許請求の範囲第1項記載のゲート・ターンオフサイリ
スタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19554983A JPS6085563A (ja) | 1983-10-17 | 1983-10-17 | ゲ−ト・タ−ンオフサイリスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19554983A JPS6085563A (ja) | 1983-10-17 | 1983-10-17 | ゲ−ト・タ−ンオフサイリスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6085563A true JPS6085563A (ja) | 1985-05-15 |
Family
ID=16342944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19554983A Pending JPS6085563A (ja) | 1983-10-17 | 1983-10-17 | ゲ−ト・タ−ンオフサイリスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6085563A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6269556A (ja) * | 1985-09-20 | 1987-03-30 | Mitsubishi Electric Corp | アノ−ド短絡型ゲ−トタ−ンオフサイリスタの製造方法 |
EP0366916A2 (en) * | 1988-10-04 | 1990-05-09 | Kabushiki Kaisha Toshiba | Shorted-anode semiconductor device and methods of making the same |
US5248622A (en) * | 1988-10-04 | 1993-09-28 | Kabushiki Kashiba Toshiba | Finely controlled semiconductor device and method of manufacturing the same |
-
1983
- 1983-10-17 JP JP19554983A patent/JPS6085563A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6269556A (ja) * | 1985-09-20 | 1987-03-30 | Mitsubishi Electric Corp | アノ−ド短絡型ゲ−トタ−ンオフサイリスタの製造方法 |
EP0366916A2 (en) * | 1988-10-04 | 1990-05-09 | Kabushiki Kaisha Toshiba | Shorted-anode semiconductor device and methods of making the same |
US5148254A (en) * | 1988-10-04 | 1992-09-15 | Kabushiki Kaisha Toshiba | Finely controlled semiconductor device |
US5248622A (en) * | 1988-10-04 | 1993-09-28 | Kabushiki Kashiba Toshiba | Finely controlled semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4683487A (en) | Heterojunction bipolar transistor | |
US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
US4137109A (en) | Selective diffusion and etching method for isolation of integrated logic circuit | |
JPH01198069A (ja) | バイポーラトランジスタの製造方法 | |
US3817794A (en) | Method for making high-gain transistors | |
CA1154543A (en) | Mesh gate v-mos power fet | |
US6503808B1 (en) | Lateral bipolar transistor and method for producing the same | |
JPH065789A (ja) | 埋込みドレイン又はコレクタ領域形成方法 | |
JPS6085563A (ja) | ゲ−ト・タ−ンオフサイリスタの製造方法 | |
US4837608A (en) | Double gate static induction thyristor and method for manufacturing the same | |
JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
JPH10335630A (ja) | 半導体装置及びその製造方法 | |
JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
JPH0461346A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
JP2615657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
JPS6231165A (ja) | ヘテロ接合化合物半導体装置 | |
JP2646872B2 (ja) | バイポーラトランジスタの製造方法 | |
JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
JP2512084B2 (ja) | 半導体装置の製造方法 | |
JPH05175327A (ja) | 半導体装置およびその製法 | |
JPH0650742B2 (ja) | 半導体装置及びその製造方法 | |
JPS58210659A (ja) | 半導体装置およびその製造方法 |