JP2869653B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2869653B2 JP2869653B2 JP1183106A JP18310689A JP2869653B2 JP 2869653 B2 JP2869653 B2 JP 2869653B2 JP 1183106 A JP1183106 A JP 1183106A JP 18310689 A JP18310689 A JP 18310689A JP 2869653 B2 JP2869653 B2 JP 2869653B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- insulating film
- epitaxial layer
- conductivity type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
リ素子等に幅広く利用される絶縁ゲート型電界効果トラ
ンジスタ(以下、MOSFETと略す)に関する。
層を設けることで基板とソース・ドレインとの間の接合
容量を低減化し、トランジスタの高速動作を実現するた
めの製造方法に関して、新しい方法を提供するものであ
る。
す)を製造する場合、従来は第2図(a)に示す半導体
基板1の表面部分にゲート絶縁膜4を設ける工程と、第
2図(b)に示す前記ゲート絶縁膜4を介してゲート電
極用材料を成膜する工程と、第2図(c)に示すゲート
電極5を形成した後にイオン注入でソース6とドレイン
7を設ける工程とから成っていた。この場合に形成され
るドレイン7と半導体基板1との間はPn+接合となって
いた。
下、これをドレイン容量CDと称する)は、例えばCMOSイ
ンバータの動特性を低下させる要因であり、ドレイン容
量CDの値を小さくすることが必要となっていた。
では以下のような手段を講じている。即ち、本発明では
第1図(a)〜(c)に示すような製造工程を採用する
ことにより、第1図(c)で示すようにソース6及びド
レイン7を基板1との間に絶縁膜を埋め込んだ構造を実
現している。
り、ドレイン容量CDが大幅に低減され、インバータの動
特性が向上する。
明する。第1図(a)〜(c)は本発明を用いてMOSFET
を製造する場合の製造工程順断面図である。第1図
(a)は、半導体基板1のうえに絶縁膜2を設けた後
に、ゲートが形成される部分の直下に相当する領域のみ
絶縁膜2をエッチングし、半導体基板表面を露出させ
る。次に第1図(b)において、前記半導体基板表面が
露出した領域をシードとしてエピタキシャル成長を行
う。この場合、前記絶縁膜2の上側にもラテラルエピタ
キシャル成長により単結晶が形成される。また、エピタ
キシャル成長法として分子層エピタキシャル法(Molecu
lan Layen Epitaxy法;MLE)を用いると、前記エピタキ
シャル成長層の膜厚は、単原子層オーダーの精度で形成
され、かつ不純物濃度プロファイルも急峻となる。例え
ば分子層エピタキシャル成長法を用いて形成された場合
きエピタキシャル成長層のプロファイルは、第3図に示
すように約2000ÅのP+層と、表面側の約500ÅのP-層と
から成り、その遷移領域の幅は約200Åと急峻なものと
なっている。この場合、P+層の形成にはシリコンのソー
スガスとしてジクロルシラン(SiH2Cl2)を用い、ドー
ピングのソースとしてジボラン(B2H6)を用い、P-層の
形成にはジボランを用いずノンドープ成長を行ってい
る。次に、第1図(c)において、ゲート絶縁膜4及び
ゲート電極5を形成した後に、イオン注入法を用いてソ
ース6とドレイン7が形成される。
量CDが小さく、かつ電流駆動能力が高いという特徴を有
する。更に、チャネル直下の不純物濃度が高いため、ド
レイン空乏層がゲート直下に伸びることが抑えられ、そ
の結果、単チャネル効果を起こしにくい構造となってい
る。
ンジスタの新しい製造方法を提供する。
程順断面図、第2図は従来の方法によるMOSFETの製造工
程順断面図、第3図は第1図(c)におけるゲート直下
の半導体層のボロンの深さ方向に対する濃度プロファイ
ルを示す図である。 1……半導体基板 2……絶縁膜 3……半導体層(エピタキシャル成長層) 4……ゲート絶縁膜 5……ゲート電極 6……ソース 7……ドレイン
Claims (4)
- 【請求項1】第一導電型の半導体基板の表面部分に第一
の絶縁膜を形成する工程と、 前記第一の絶縁膜をエッチングによりパターニングして
部分的に前記半導体基板の表面を露出する工程と、 前記半導体基板の表面の露出した領域をシードとして、
前記露出した半導体基板表面及び前記第一の絶縁膜表面
に、第一導電型の不純物濃度を高濃度にした高濃度エピ
タキシヤル層を形成する工程と、 前記高濃度エピタキシヤル層の表面に第一導電型の不純
物濃度を低濃度にした前記高濃度エピタキシャル層より
薄い低濃度エピタキシヤル層を形成する工程と、 前記低濃度エピタキシヤル層の上にゲート絶縁膜を形成
する工程と、 前記ゲート絶縁購の上の前記半導体基板表面を露出させ
た位置に相当する位置にゲート電極を形成する工程と、 前記高濃度エピタキシヤル層及び前記低濃度エピタキシ
ヤル層に第二導電型の不純物領域からなるソース・ドレ
イン領域を形成する工程とから成ることを特徴とする半
導体装置の製造方法。 - 【請求項2】第一導電型の前記高濃度エピタキシヤル層
及び前記低濃度エピタキシヤル層を成長する工程は、分
子層エピタキシヤル成長法である請求項1記載の半導体
装置の製造方法。 - 【請求項3】第一導電型の半導体基板の表面部分に設け
られた第一の絶縁膜と、 前記第一の絶縁膜が除かれ、前記半導体基板表面を露出
した露出面と、 前記半導体基板の表面の露出面上に設けられた、第一導
電型の不純物濃度を高濃度にした高濃度エピタキシヤル
層と、 前記高濃度エピタキシャル層の表面に設けられた、第一
導電型の不純物濃度を低濃度にした前記高濃度エピタキ
シヤル層より薄い低濃度エピタキシヤル層と、 前記低濃度エピタキシヤル層の上に設けられたゲート絶
縁膜と、 前記ゲート絶縁膜の上で、前記第一の絶縁膜が取り除か
れ前記半導体基板表面を露出させた位置に相当する位置
に設けられたゲート電極と、前記高濃度エピタキシヤル
層及び前記低濃度エピタキシヤル層に互いに離れ、前記
第一の絶縁膜上に設けられた第二導電型の不純物領域か
ら成るソース・ドレイン領域とから成ることを特徴とす
る半導体装置。 - 【請求項4】前記低濃度エピタキシヤル層が500Åであ
る請求項3記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1183106A JP2869653B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置およびその製造方法 |
EP19900910930 EP0436038A4 (en) | 1989-07-14 | 1990-07-11 | Semiconductor device and method of producing the same |
PCT/JP1990/000889 WO1991001569A1 (en) | 1989-07-14 | 1990-07-11 | Semiconductor device and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1183106A JP2869653B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0346338A JPH0346338A (ja) | 1991-02-27 |
JP2869653B2 true JP2869653B2 (ja) | 1999-03-10 |
Family
ID=16129880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1183106A Expired - Lifetime JP2869653B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2869653B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2672231C (en) | 2007-01-03 | 2015-04-21 | Firefly Medical, Inc. | Integrated infusion management system |
US10299875B2 (en) | 2013-07-19 | 2019-05-28 | Firefly Medical, Inc. | Devices for mobility assistance and infusion management |
WO2016160344A1 (en) | 2015-03-27 | 2016-10-06 | Firefly Medical, Inc. | Patient mobility assessment device |
-
1989
- 1989-07-14 JP JP1183106A patent/JP2869653B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0346338A (ja) | 1991-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
JPS5837949A (ja) | 集積回路装置 | |
JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP3172031B2 (ja) | 半導体装置の製造方法 | |
KR100321889B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
JP3022714B2 (ja) | 半導体装置およびその製造方法 | |
JPH06342804A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
US4202002A (en) | Ion-implanted layers with abrupt edges | |
EP0436038A1 (en) | Semiconductor device and method of producing the same | |
JPH0350771A (ja) | 半導体装置 | |
JPS63278273A (ja) | 半導体装置 | |
JP3233690B2 (ja) | バイポーラトランジスタの製法 | |
JPS63142677A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
JP2797774B2 (ja) | 半導体装置およびその製造方法 | |
KR0135051B1 (ko) | 이종접합 측면 쌍극자 트랜지스터 장치의 제조방법 | |
JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
KR100394747B1 (ko) | 이종접합 바이폴라 소자 | |
JP3183468B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2629162B2 (ja) | 半導体装置及びその製造方法 | |
JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
JP3186265B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2671553B2 (ja) | 電界効果半導体装置 | |
JP3351661B2 (ja) | 半導体装置およびその製造方法 | |
JP2524079B2 (ja) | 上向構造型バイポ―ラトランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |