JPH0346338A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0346338A JPH0346338A JP18310689A JP18310689A JPH0346338A JP H0346338 A JPH0346338 A JP H0346338A JP 18310689 A JP18310689 A JP 18310689A JP 18310689 A JP18310689 A JP 18310689A JP H0346338 A JPH0346338 A JP H0346338A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- drain
- gate
- epitaxial growth
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 239000002052 molecular layer Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータのスイッチング素子、メモリ
素子等に幅広く利用される絶縁ゲート型電界効果トラン
ジスタ（以下、ＭＯＳＦＥＴと略す）に関する。
素子等に幅広く利用される絶縁ゲート型電界効果トラン
ジスタ（以下、ＭＯＳＦＥＴと略す）に関する。
この発明は、ソース及びドレイン領域の下側に絶縁膜層
を設けることで基板とソース・ドレインとの間の接合容
量を低減化し、トランジスタの高速動作を実現するため
の製造方法に関して、新しい方法を提供するものである
。
を設けることで基板とソース・ドレインとの間の接合容
量を低減化し、トランジスタの高速動作を実現するため
の製造方法に関して、新しい方法を提供するものである
。
絶縁ゲート電界効果トランジスタ（以下、ＭＯＳＦＥＴ
と略す）を製造する場合、従来は第２図ｆａｔに示す半
導体基板ｌの表面部分にゲート絶縁膜４を設ける工程と
、第２開山）に示す前記ゲート絶縁膜４を介してゲート
電極用材料を底膜する工程と、第２図ｔｅｌに示すゲー
ト電極５を形成した後にイオン注入でソース６とドレイ
ン７を設ける工程とから戒っていた。この場合に形成さ
れるドレイン７と半導体基板１との間はＰｎ”接合とな
っていた。
と略す）を製造する場合、従来は第２図ｆａｔに示す半
導体基板ｌの表面部分にゲート絶縁膜４を設ける工程と
、第２開山）に示す前記ゲート絶縁膜４を介してゲート
電極用材料を底膜する工程と、第２図ｔｅｌに示すゲー
ト電極５を形成した後にイオン注入でソース６とドレイ
ン７を設ける工程とから戒っていた。この場合に形成さ
れるドレイン７と半導体基板１との間はＰｎ”接合とな
っていた。
しかしながら、ドレインと基板との間の接合容Ｍ（以下
、これをドレイン容ＩＣゎと称する）は、例えばＣＭＯ
Ｓインバータの動特性を低下させる要因であり、ドレイ
ン容量Ｃ０の値を小さくすることが必要となっていた。
、これをドレイン容ＩＣゎと称する）は、例えばＣＭＯ
Ｓインバータの動特性を低下させる要因であり、ドレイ
ン容量Ｃ０の値を小さくすることが必要となっていた。
〔課題を解決するための手段〕
上記従来技術のもつ問題点を克服するために、本発明で
は以下のような手段を講している。即ち、本発明では第
１図ｔａｌ〜（Ｃ１に示すような製造工程を採用するこ
とにより、第１図ｔｅｌで示すようにソース６及びドレ
イン７を基板■との間に絶縁膜を埋め込んだ構造を実現
している。
は以下のような手段を講している。即ち、本発明では第
１図ｔａｌ〜（Ｃ１に示すような製造工程を採用するこ
とにより、第１図ｔｅｌで示すようにソース６及びドレ
イン７を基板■との間に絶縁膜を埋め込んだ構造を実現
している。
第１図（Ｃ１に示すような構造を実現することにより、
ドレイン容！ｃ、ｏが大幅に低減され、インバータの動
特性が向上する。
ドレイン容！ｃ、ｏが大幅に低減され、インバータの動
特性が向上する。
以下、第１図及び第３図を用いて本発明の詳細な説明す
る。第１図［ａｌ〜（ｃｌは本発明を用いてＭＯＳＦＥ
Ｔを製造する場合の製造工程順断面図である。第１図ｔ
ａ＋は、半導体基板ｌのうえに絶縁膜２を設けた後に、
ゲートが形成される部分の直下に相当する領域のみ絶縁
膜２をエツチングし、半導体基板表面を露出させる。次
に第１図（′ｂ）において、前記半導体基板表面が露出
した領域をシードとしてエピタキシャル成長を行う。こ
の場合、前記絶縁膜２の上側にもラテラルエピタキシャ
ル成長により単結晶が形成される。また、エピタキシャ
ル成長法として分子層工゛ピタキシャル法（Ｍｏｌｅｃ
ｕｌａｎ Ｌａｙｅｎ ［！ｐｉｔａｘｙ法； ＭＬＥ
）を用いると、前記エピタキシャル成長層の膜厚は、単
原子層オーダーの精度で形成され、かつ不純物濃度プロ
ファイルも急峻となる０例えば分子層エピタキシャル成
長法を用いて形成された場合きエピタキシャル成長層の
プロファイルは、第３図に示すように約２０００人のＰ
°層と、表面側の約５０ＯＡのＰ−層とから成り、その
遷移領域の幅は約２００人と急峻なものとなっている。
る。第１図［ａｌ〜（ｃｌは本発明を用いてＭＯＳＦＥ
Ｔを製造する場合の製造工程順断面図である。第１図ｔ
ａ＋は、半導体基板ｌのうえに絶縁膜２を設けた後に、
ゲートが形成される部分の直下に相当する領域のみ絶縁
膜２をエツチングし、半導体基板表面を露出させる。次
に第１図（′ｂ）において、前記半導体基板表面が露出
した領域をシードとしてエピタキシャル成長を行う。こ
の場合、前記絶縁膜２の上側にもラテラルエピタキシャ
ル成長により単結晶が形成される。また、エピタキシャ
ル成長法として分子層工゛ピタキシャル法（Ｍｏｌｅｃ
ｕｌａｎ Ｌａｙｅｎ ［！ｐｉｔａｘｙ法； ＭＬＥ
）を用いると、前記エピタキシャル成長層の膜厚は、単
原子層オーダーの精度で形成され、かつ不純物濃度プロ
ファイルも急峻となる０例えば分子層エピタキシャル成
長法を用いて形成された場合きエピタキシャル成長層の
プロファイルは、第３図に示すように約２０００人のＰ
°層と、表面側の約５０ＯＡのＰ−層とから成り、その
遷移領域の幅は約２００人と急峻なものとなっている。
この場合、１０層の形成にはシリコンのソースガスとし
てジクロルシランＣ３ｋＨｚＣ１ｇ）を用い、ドーピン
グのソースとしてジポラン（ＢＪｈ）を用い、Ｐ−層の
形成にはジボランを用いずノンドープ成長を行っている
０次に、第１図（Ｃ）において、ゲート絶縁膜４及びゲ
ート電極５を形成した後に、イオン注入法を用いてソー
ス６とドレイン７が形成される。
てジクロルシランＣ３ｋＨｚＣ１ｇ）を用い、ドーピン
グのソースとしてジポラン（ＢＪｈ）を用い、Ｐ−層の
形成にはジボランを用いずノンドープ成長を行っている
０次に、第１図（Ｃ）において、ゲート絶縁膜４及びゲ
ート電極５を形成した後に、イオン注入法を用いてソー
ス６とドレイン７が形成される。
以上のような方法で製造されたＭＯＳＦＥＴは、ドレイ
ン容ｆｃａが小さく、かつ電流駆動能力が高いという特
徴を有する。更に、チャネル直下の不純物濃度が高いた
め、ドレイン空乏層がゲート直下に伸びることが抑えら
れ、その結果、単チャネル効果を起こしにくい構造とな
っている。
ン容ｆｃａが小さく、かつ電流駆動能力が高いという特
徴を有する。更に、チャネル直下の不純物濃度が高いた
め、ドレイン空乏層がゲート直下に伸びることが抑えら
れ、その結果、単チャネル効果を起こしにくい構造とな
っている。
ドレイン容量が低減化され、電流駆動能力の高いトラン
ジスタの新しい製造方法を提供する。
ジスタの新しい製造方法を提供する。
第１図は本発明を用いてＭＯＳＦＥＴを製造する場合の
製造工程順断面図、第２図は従来の方法によるＭＯＳＦ
ＥＴの製造工程順断面図、第３図は第１図（Ｃ１におけ
るゲート直下の半導体層のボロンの深さ方向に対する濃
度プロファイルを示す図である。 ｌ・・・半導体基板 ２・・・絶縁膜 ３・・・半導体１ｉ（エピタキシャル成長層）４・・・
ゲート絶縁膜 ５ ・ゲート電極 ・ソース ・ドレイン 以上
製造工程順断面図、第２図は従来の方法によるＭＯＳＦ
ＥＴの製造工程順断面図、第３図は第１図（Ｃ１におけ
るゲート直下の半導体層のボロンの深さ方向に対する濃
度プロファイルを示す図である。 ｌ・・・半導体基板 ２・・・絶縁膜 ３・・・半導体１ｉ（エピタキシャル成長層）４・・・
ゲート絶縁膜 ５ ・ゲート電極 ・ソース ・ドレイン 以上
Claims (3)
- （１）第１導電型の半導体基板表面の一部に絶縁膜を設
ける第１の工程と、前記絶縁膜が設けられず前記半導体
基板表面が露出している領域をシードとしてラテラルエ
ピタキシャル成長を行って前記第１導電型と同じ導電型
の半導体層を設ける第２の工程と、前記半導体層の上に
ゲート絶縁膜を介してゲート電極を設けた後に、イオン
注入を行って前記第１導電型と異なる第２導電型のソー
ス及びドレインを形成する第３の工程とから成る半導体
装置の製造工程において、前記第１の工程において、少
なくとも前記絶縁膜がソース及びドレインの下側部分に
設けられ、かつ少なくともゲート直下の一部は前記半導
体基板表面が露出していることを特徴とする半導体装置
の製造方法。 - （２）前記第２の工程において形成される半導体層の不
純物濃度がゲート絶縁膜から離れるにつれて高くなって
いることを特徴とする請求項１記載の半導体装置の製造
方法。 - （３）前記第２の工程において半導体層を形成する方法
が分子層エピタキシャル成長法（ＭＬＥ法）あるいは分
子線エピタキシャル成長法（ＭＢＥ法）であることを特
徴とする請求項１、あるいは２記載の半導体装置の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1183106A JP2869653B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置およびその製造方法 |
| EP19900910930 EP0436038A4 (en) | 1989-07-14 | 1990-07-11 | Semiconductor device and method of producing the same |
| PCT/JP1990/000889 WO1991001569A1 (en) | 1989-07-14 | 1990-07-11 | Semiconductor device and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1183106A JP2869653B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0346338A true JPH0346338A (ja) | 1991-02-27 |
| JP2869653B2 JP2869653B2 (ja) | 1999-03-10 |
Family
ID=16129880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1183106A Expired - Lifetime JP2869653B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869653B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8534616B2 (en) | 2007-01-03 | 2013-09-17 | Firefly Medical, Inc. | Integrated infusion management system |
| US10299875B2 (en) | 2013-07-19 | 2019-05-28 | Firefly Medical, Inc. | Devices for mobility assistance and infusion management |
| US10758161B2 (en) | 2015-03-27 | 2020-09-01 | Firefly Medical, Inc. | Patient mobility assessment device |
-
1989
- 1989-07-14 JP JP1183106A patent/JP2869653B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8534616B2 (en) | 2007-01-03 | 2013-09-17 | Firefly Medical, Inc. | Integrated infusion management system |
| US9173803B2 (en) | 2007-01-03 | 2015-11-03 | Firefly Medical, Inc. | Integrated infusion management system |
| US10299875B2 (en) | 2013-07-19 | 2019-05-28 | Firefly Medical, Inc. | Devices for mobility assistance and infusion management |
| US11026760B2 (en) | 2013-07-19 | 2021-06-08 | Firefly Medical, Inc. | Devices and mobility assistance and infusion management |
| US10758161B2 (en) | 2015-03-27 | 2020-09-01 | Firefly Medical, Inc. | Patient mobility assessment device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2869653B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3544833B2 (ja) | 半導体装置及びその製造方法 | |
| JP2929291B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| US20080048254A1 (en) | Semiconductor device and manufacturing method of the semiconductor device | |
| JP3319215B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH0456471B2 (ja) | ||
| US6232186B1 (en) | Method for fabricating a radio frequency power MOSFET device having improved performance characteristics | |
| JP2007123469A (ja) | 半導体装置とその製造方法 | |
| JPH0346338A (ja) | 半導体装置およびその製造方法 | |
| JP3415340B2 (ja) | 炭化珪素半導体装置 | |
| JPH0350771A (ja) | 半導体装置 | |
| JP2515524B2 (ja) | 絶縁ゲ―ト電界効果トランジスタの製造方法 | |
| EP0436038A1 (en) | Semiconductor device and method of producing the same | |
| JPH0758785B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH04294585A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPS63278273A (ja) | 半導体装置 | |
| CN116581161A (zh) | 一种带有非连续型P+屏蔽层的SiC UMOSFET及其制备方法 | |
| JPH043433A (ja) | 化合物半導体接合型ｆｅｔ | |
| JPH0350743A (ja) | 半導体装置 | |
| JPH0335534A (ja) | 半導体装置の製造方法 | |
| KR930017203A (ko) | 화합물 반도체 장치 및 그 제조방법 | |
| JPS63204651A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| JPH03201485A (ja) | 縦形二重拡散ｍｏｓトランジスタの製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JP2020119940A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |