KR930017203A - 화합물 반도체 장치 및 그 제조방법 - Google Patents
화합물 반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930017203A KR930017203A KR1019920000380A KR920000380A KR930017203A KR 930017203 A KR930017203 A KR 930017203A KR 1019920000380 A KR1019920000380 A KR 1019920000380A KR 920000380 A KR920000380 A KR 920000380A KR 930017203 A KR930017203 A KR 930017203A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- compound semiconductor
- buffer layer
- gate electrode
- epimask
- Prior art date
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
반도체 기판의 결정면과 그 표면에 형성된 에피마스크의 형성방향에 의해 결정성장된 버퍼층의 내부에 삼각형의 보이드를 가지는 δ- MESFET에서 게이트 전극의 양측에 측벽들을 형성한후 상기 게이트 전극과 측벽들을 이온주입 마스크로 하여 N+형의 웰영역을 형성하므로 채널상부의 스페이서층이 노출되지 않도록 한다. 따라서, 게이트 전극 양측의 측벽들이 상기 채널 상부의 스페이서층이 노출되지 않도록 하므로 전류-전압곡선의 이상특성과 짧은 채널효과를 방지하며, 또한 웰영역을 형성하기 위한 이온주입시 별도의 이온주입 마스크없이 게이트 전극과 측벽들을 이용하므로 디스크 공정이 줄어들어 제조공정이 간단하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명에 따른 화합물 반도체 장치의 단면도, 제3(A) ~ (D)도는 이 발명에 따른 화합물 반도체장치의 제조공정도이다.
Claims (12)
- 화합물 반도체 장치에 있어서, 소정의 결정면을 가지는 반절연성 반도체 기판과, 상기 반도체기판의 표면에 주플레이트와 소정각을 이루며 길게 형성된 에피마스크와 상기 에피마스크가 형성되지 않은 반도체 기판의 표면에 역경사면을 가지며 이 역경사면이 합쳐져 표면이 형성된 제1도전형의 버퍼층과, 상기 절연막의 상부에 상기 버퍼층의 역경사면에 의해 형성된 삼각형의 보이드와, 상기 버퍼층의 상부에 제2도전형의 불순물이 한 원자층으로 형성된 채널과, 상기 채널의 상부에 형성된 제1도전형의 스페이서층과, 상기 보이드 상부의 스페이서층 표면에 형성된 게이트 전극과, 상기 게이트 전극의 양측에 형성된 측벽들과, 상기 측벽들 외측의 스페이서층에 상기 버퍼층과 겹치도록 형성된 고농도의 제2도전형의 웰영역들과, 상기 웰영역들의 표면에 형성된 소오스 및 드레인 전극들을 구비한 화합물 반도체 장치.
- 제1항에 있어서, 상기 반도체 기판이 GaAs, InP 또는 GaP중 어느 하나인 화합물 반도체 장치.
- 제1항에 있어서, 상기 제1도전형이 I형이고, 제2도전형의 N형인 화합물 반도체 장치.
- 제1항에 있어서, 상기 반도체 기판의 결정면이 {100}인 화합물 반도체 장치.
- 제1항에 있어서, 상기 에피마스크가 절연체인 화합물 반도체 장치.
- 제1항에 있어서, 상기 에피마스크가 주플래트와 20 ~ 30°정도의 각도를 가지는 화합물 반도체 장치.
- 제1항에 있어서, 상기 측벽이 SiO2, Si3N4및 PSG4등과 같은 절연막으로 형성된 화합물 반도체 장치.
- 화합물 반도체 장치의 제조방법에 있어서, 소정의 결정면을 가지는 반절연성 반도체 기판의 표면에 주플래이트와 소정각을 이루는 줄무늬 형태의 에피마스크를 형성하는 제1공정과, 상기 에피마스크가 형성되어 있지 않은 반도체 기판상에 역경사면을 가지고 이 역경사면들이 겹쳐 표면이 평탄해지도록 제1도전형의 버퍼층을 형성하는 제2공정과, 상기 버퍼층상에 제2도전형의 불순물이 수원자 두께로 이루어진 채널을 형성하는 제3공정과, 상기 채널상에 제1도전형의 스페이서층을 형성하는 제4공정과, 상기 에피마스크 상부의 스페이서층 표면에 게이트전극을 형성하는 제5공정과, 상기 게이트 전극의 양측에 측벽들을 형성하는 제6공정과, 상기 측별들 외측의 스페이서층에 상기 버퍼층과 겹치는 고농도의 제2도전형의 웰영역을 형성하는 제7공정과, 상기 웰영역의 표면에 소오스 및 드레인 영역을 형성하는 제8공정을 구비한 화합물 반도체 장치의 제조방법.
- 제8항에 있어서, 상기 제2공정에서 제5공정까지 MOCVD 또는 MBE중 어느 하나로 한번의 스텝으로 형성하는 화합물 반도체 장치의 제조방법.
- 제8항에서 있어서, 상기 제3공정에서 상기 버퍼층의 역경사면들이 겹쳐짐과 동시에 보이드가 형성되는 화합물 반도체 장치의 제조방법.
- 제8항에 있어서, 상기 제6공정은 전표면에 절연막을 침적하는 과정과 에치백하는 과정으로 이루어진 화합물 반도체 장치의 제조방법.
- 제8항에 있어서, 상기 제8공정은 상기 게이트 전극과 측별들을 이온주입 마스크로 이용하여 이온 주입하는 과정과 상기 이온주입된 불순믈을 열처리하는 과정으로 이루어지는 화합물 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000380A KR930017203A (ko) | 1992-01-14 | 1992-01-14 | 화합물 반도체 장치 및 그 제조방법 |
| JP4326712A JPH05291307A (ja) | 1991-12-05 | 1992-12-07 | 化合物半導体装置及びその製造方法 |
| US08/071,993 US5413947A (en) | 1991-12-05 | 1993-06-07 | Method for manufacturing a semiconductor device with an epitaxial void |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000380A KR930017203A (ko) | 1992-01-14 | 1992-01-14 | 화합물 반도체 장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930017203A true KR930017203A (ko) | 1993-08-30 |
Family
ID=65515391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000380A KR930017203A (ko) | 1991-12-05 | 1992-01-14 | 화합물 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930017203A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293460B1 (ko) * | 1994-05-31 | 2001-11-30 | 구자홍 | 반도체소자제조방법 |
| KR100743647B1 (ko) * | 2006-03-17 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1992
- 1992-01-14 KR KR1019920000380A patent/KR930017203A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293460B1 (ko) * | 1994-05-31 | 2001-11-30 | 구자홍 | 반도체소자제조방법 |
| KR100743647B1 (ko) * | 2006-03-17 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0257875B1 (en) | Vertical enhancement-mode group iii-v compound misfets | |
| EP0181091B1 (en) | Schottky gate field effect transistor and manufacturing method thereof | |
| US4546375A (en) | Vertical IGFET with internal gate and method for making same | |
| US4505023A (en) | Method of making a planar INP insulated gate field transistor by a virtual self-aligned process | |
| US4771324A (en) | Heterojunction field effect device having an implanted region within a device channel | |
| KR930017203A (ko) | 화합물 반도체 장치 및 그 제조방법 | |
| JPH0548117A (ja) | 静電誘導半導体装置 | |
| JPH0350771A (ja) | 半導体装置 | |
| US4824804A (en) | Method of making vertical enhancement-mode group III-V compound MISFETS | |
| KR930020731A (ko) | 듀얼 게이트 금속 반도체 전계효과 트랜지스터 및 그 제조방법 | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| KR930017200A (ko) | 접합전계효과 트랜지스터 및 그 제조방법 | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS54161889A (en) | Insulated gate type field effect transistor | |
| KR940007665B1 (ko) | 화합물 반도체장치 및 그 제조방법 | |
| JPH0346338A (ja) | 半導体装置およびその製造方法 | |
| KR940003096A (ko) | 고전자 이동도 트랜지스터 및 그의 제조방법 | |
| KR940022919A (ko) | 모스펫(mosfet)구조 및 제조방법 | |
| JPH05291307A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0644575B2 (ja) | 電界効果トランジスタ | |
| GB2069754A (en) | Field effect transistor | |
| JPH043102B2 (ko) | ||
| KR970030794A (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
| JPS6395675A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |