JP2671553B2 - 電界効果半導体装置 - Google Patents
電界効果半導体装置Info
- Publication number
- JP2671553B2 JP2671553B2 JP2070191A JP7019190A JP2671553B2 JP 2671553 B2 JP2671553 B2 JP 2671553B2 JP 2070191 A JP2070191 A JP 2070191A JP 7019190 A JP7019190 A JP 7019190A JP 2671553 B2 JP2671553 B2 JP 2671553B2
- Authority
- JP
- Japan
- Prior art keywords
- heterojunction
- semiconductor
- intrinsic semiconductor
- type semiconductor
- intrinsic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に電界効果半導体装置
に関する。
に関する。
量子細線は、一次元性ゆえに電子の散乱確率が極めて
小さくなり、平均自由工行程はデバイス寸法（10μ
ｍ）よりはるかに長くなり高い移動度をもつ高速FETの
期待が持たれている。従来のこの量子細線は、高度なエ
ッチング技術や、薄膜技術に依っていた。実例を第４図
に示す。ｐ−GaAlAs基板5b上にｐ−GaAs層６を厚さ10nm
程エピタキシャル成長させ、更にその上にｐ−GaAlAs層
5aをエピタキシャル成長させる。そしてゲート電圧によ
ってｐ−GaAs層６端にｎ型反転層７を形成し、量子細線
を実現している。
小さくなり、平均自由工行程はデバイス寸法（10μ
ｍ）よりはるかに長くなり高い移動度をもつ高速FETの
期待が持たれている。従来のこの量子細線は、高度なエ
ッチング技術や、薄膜技術に依っていた。実例を第４図
に示す。ｐ−GaAlAs基板5b上にｐ−GaAs層６を厚さ10nm
程エピタキシャル成長させ、更にその上にｐ−GaAlAs層
5aをエピタキシャル成長させる。そしてゲート電圧によ
ってｐ−GaAs層６端にｎ型反転層７を形成し、量子細線
を実現している。
上述した従来の一次元電子FETは、一次元という量子
極限状態の散乱確立の低さを利用して高いキャリア移動
を実現しているが、不純物による電子の散乱があるため
おのずと高速化には限界があるという欠点を持つ。
極限状態の散乱確立の低さを利用して高いキャリア移動
を実現しているが、不純物による電子の散乱があるため
おのずと高速化には限界があるという欠点を持つ。
本発明の電界効果半導体装置は、真性半導体と前記真
性半導体の一主面に接合して設けられた前記真性半導体
よりバンド幅の大きなｎ型半導体とでなるシングルヘテ
ロ接合構造体と、前記シングルヘテロ接合構造体のヘテ
ロ接合面と実質的に直交する面上に設けられた絶縁膜
と、前記ヘテロ接合とその前記真性半導体側近傍のみに
対応する位置にかけて前記絶縁膜上に設けられたゲート
電極とを有し、前記ｎ型半導体にドーピングされた不純
物のドナー準位が前記真性半導体の伝導帯下端の下方に
位置し、伝導キャリアが前記ヘテロ接合の前記真性半導
体側近傍にのみ形成されるというものである。
性半導体の一主面に接合して設けられた前記真性半導体
よりバンド幅の大きなｎ型半導体とでなるシングルヘテ
ロ接合構造体と、前記シングルヘテロ接合構造体のヘテ
ロ接合面と実質的に直交する面上に設けられた絶縁膜
と、前記ヘテロ接合とその前記真性半導体側近傍のみに
対応する位置にかけて前記絶縁膜上に設けられたゲート
電極とを有し、前記ｎ型半導体にドーピングされた不純
物のドナー準位が前記真性半導体の伝導帯下端の下方に
位置し、伝導キャリアが前記ヘテロ接合の前記真性半導
体側近傍にのみ形成されるというものである。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示す平面レイアウ
ト図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ線相当部で
切断した半導体チップの断面図である。
ト図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ線相当部で
切断した半導体チップの断面図である。
この実施例はGaAsなどの真性半導体基板２と真性半導
体基板２の一主面に接合して設けられた真性半導体基板
よりバンド幅の大きなAlAs、AlGaAsなどのｎ型半導体層
１とでなるシングルヘテロ接合構造体と、このシングル
ヘテロ接合構造体のヘテロ接合面と実質的に直交する面
上に設けられたSiO2などの絶縁膜４と、前述ヘテロ接合
とその真性半導体基板２側近傍にのみ対応する位置にか
けて絶縁膜４上に設けられたAlなどのゲート電極３とを
有し、ｎ型半導体層１にドーピングされた不純物のドナ
ー準位が真性半導体基板２と伝導帯下端の下方に位置
し、伝導キャリアが前述ヘテロ接合の前記真性半導体基
板２側近傍にみに形成されるというものである。なお、
８−１〜８−４はｎ型半導体層１の表面からヘテロ接合
面下方迄不純物を拡散したn+型拡散層であり、ソース領
域又はドレイン領域の役割をもっている。又、ゲート電
極はヘテロ接合面と同じ高さにする。
体基板２の一主面に接合して設けられた真性半導体基板
よりバンド幅の大きなAlAs、AlGaAsなどのｎ型半導体層
１とでなるシングルヘテロ接合構造体と、このシングル
ヘテロ接合構造体のヘテロ接合面と実質的に直交する面
上に設けられたSiO2などの絶縁膜４と、前述ヘテロ接合
とその真性半導体基板２側近傍にのみ対応する位置にか
けて絶縁膜４上に設けられたAlなどのゲート電極３とを
有し、ｎ型半導体層１にドーピングされた不純物のドナ
ー準位が真性半導体基板２と伝導帯下端の下方に位置
し、伝導キャリアが前述ヘテロ接合の前記真性半導体基
板２側近傍にみに形成されるというものである。なお、
８−１〜８−４はｎ型半導体層１の表面からヘテロ接合
面下方迄不純物を拡散したn+型拡散層であり、ソース領
域又はドレイン領域の役割をもっている。又、ゲート電
極はヘテロ接合面と同じ高さにする。
第２図（ａ）はヘテロ接合を示すバンド図、第２図
（ｂ）はゲート電圧印加時のバンド図である。ｎ型半導
体層１のドナー準位Edは真性半導体層２の伝導帯下端E
C2よりも低い（Δ＞０）ため２次元電子ガスは実現され
ない。しかし、ゲート電極３の仕事関数φＭと電位によ
って表面近傍の真性半導体層２の伝導帯が引き下げられ
ると、その接合端に一次元電子ガスが形成される。
（ｂ）はゲート電圧印加時のバンド図である。ｎ型半導
体層１のドナー準位Edは真性半導体層２の伝導帯下端E
C2よりも低い（Δ＞０）ため２次元電子ガスは実現され
ない。しかし、ゲート電極３の仕事関数φＭと電位によ
って表面近傍の真性半導体層２の伝導帯が引き下げられ
ると、その接合端に一次元電子ガスが形成される。
一次元電子ガスが形成される条件は式 VG＞Δ−φ２＋φＭ＋Ａ によって与えられる。ここで、VGはゲート電圧、Δはｎ
型半導体のドナー準位（Ed）と真性半導体の伝導帯下端
（EC2）の差、φ２は真性半導体の仕事関数、φＭはゲ
ートの仕事関数、Ａは絶縁膜厚等のデバイス形状や界面
準位，固定電荷等のプロセス依存性の要因に依存する定
数である。
型半導体のドナー準位（Ed）と真性半導体の伝導帯下端
（EC2）の差、φ２は真性半導体の仕事関数、φＭはゲ
ートの仕事関数、Ａは絶縁膜厚等のデバイス形状や界面
準位，固定電荷等のプロセス依存性の要因に依存する定
数である。
このようにして、不純物を含まない完全結晶中に量子
細線を実現し、不純物による電子の散乱を零にし、高い
移動度を得ることができるので、高速動作をする電界効
果半導体装置を提供することができる。また低温に於い
てパイエルス転移によって電気抵抗が零になる可能性も
ある。
細線を実現し、不純物による電子の散乱を零にし、高い
移動度を得ることができるので、高速動作をする電界効
果半導体装置を提供することができる。また低温に於い
てパイエルス転移によって電気抵抗が零になる可能性も
ある。
以上の説明において、真性半導体の語は広義のものと
して、すなわち不純物を殆んど含まず実質上真性とみな
せるノンドーブ半導体を含めて用いた。
して、すなわち不純物を殆んど含まず実質上真性とみな
せるノンドーブ半導体を含めて用いた。
以上説明したように本発明は、真性半導体とｎ型半導
体のヘテロ接合構造を持つが、ｎ型半導体の不純物準位
が真性半導体の伝導帯下端EC2よりも低く、そのため、
ヘテロ接合だけでは２次元電子ガスは実現しない。そし
てゲートの仕事関係φＭと真性半導体の仕事関係φ２の
差と、ゲート電圧によって、絶縁膜界面近傍の伝導帯端
が引き下げられ、初めて一次元電子状態＝量子細線が実
現される。この細線は、その一次元性と、完全結晶中に
依存することの２点によって、電子はいまだかつてない
高速移動度を得ることができ、さらにパイエルス転移に
よる電気抵抗、“零”状態を低温で実現することも期待
できる。本発明は、この量子細線をトランジスタのチャ
ネルとして使うことにより、高速動作する電界効果半導
体装置を実現できる効果がある。
体のヘテロ接合構造を持つが、ｎ型半導体の不純物準位
が真性半導体の伝導帯下端EC2よりも低く、そのため、
ヘテロ接合だけでは２次元電子ガスは実現しない。そし
てゲートの仕事関係φＭと真性半導体の仕事関係φ２の
差と、ゲート電圧によって、絶縁膜界面近傍の伝導帯端
が引き下げられ、初めて一次元電子状態＝量子細線が実
現される。この細線は、その一次元性と、完全結晶中に
依存することの２点によって、電子はいまだかつてない
高速移動度を得ることができ、さらにパイエルス転移に
よる電気抵抗、“零”状態を低温で実現することも期待
できる。本発明は、この量子細線をトランジスタのチャ
ネルとして使うことにより、高速動作する電界効果半導
体装置を実現できる効果がある。
第１図（ａ）は本発明の一実施例を示す平面レイアウト
図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ線相当部で切
断した半導体チップの断面図、第２図（ａ）は一実施例
のヘテロ接合のバンド図、第２図（ｂ）は一実施例にゲ
ート電圧を印加した状態のバンド図、第３図は従来例を
示す斜視図である。 1,1a…ｎ型半導体層、２……真性半導体基板、３……ゲ
ート電極、４……絶縁膜、5a……ｐ−GaAsAs層、5b……
ｐ−GaAlAs基板、６……ｐ−GaAs層、７……ｎ型反転
層、８−１〜８−４……n+型拡散層、D1,D2……ドレイ
ン電極、S1,S2……ソース電極。
図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ線相当部で切
断した半導体チップの断面図、第２図（ａ）は一実施例
のヘテロ接合のバンド図、第２図（ｂ）は一実施例にゲ
ート電圧を印加した状態のバンド図、第３図は従来例を
示す斜視図である。 1,1a…ｎ型半導体層、２……真性半導体基板、３……ゲ
ート電極、４……絶縁膜、5a……ｐ−GaAsAs層、5b……
ｐ−GaAlAs基板、６……ｐ−GaAs層、７……ｎ型反転
層、８−１〜８−４……n+型拡散層、D1,D2……ドレイ
ン電極、S1,S2……ソース電極。
Claims (1)
- 【請求項１】真性半導体と前記真性半導体の一主面に接
合して設けられ前記真性半導体よりバンド幅の大きなｎ
型半導体とでなるシングルヘテロ接合構造体と、前記シ
ングルヘテロ接合構造体のヘテロ接合面と実質的に直交
する面上に設けられた絶縁膜と、前記ヘテロ接合とその
前記真性半導体側近傍のみに対応する位置にかけて前記
絶縁膜上に設けられたゲート電極とを有し、前記ｎ型半
導体にドーピングされた不純物のドナー準位が前記真性
半導体の伝導帯下端の下方に位置し、伝導キャリアが前
記ヘテロ接合の前記真性半導体側近傍にのみ形成される
ことを特徴とする電界効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070191A JP2671553B2 (ja) | 1990-03-19 | 1990-03-19 | 電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070191A JP2671553B2 (ja) | 1990-03-19 | 1990-03-19 | 電界効果半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03270077A JPH03270077A (ja) | 1991-12-02 |
| JP2671553B2 true JP2671553B2 (ja) | 1997-10-29 |
Family
ID=13424387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2070191A Expired - Lifetime JP2671553B2 (ja) | 1990-03-19 | 1990-03-19 | 電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671553B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6317562A (ja) * | 1986-07-10 | 1988-01-25 | Toshiba Corp | 超格子素子及びその製造方法 |
| JPS63205967A (ja) * | 1987-02-23 | 1988-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子およびその製造方法 |
-
1990
- 1990-03-19 JP JP2070191A patent/JP2671553B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03270077A (ja) | 1991-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| US5986287A (en) | Semiconductor structure for a transistor | |
| JP2773474B2 (ja) | 半導体装置 | |
| JPS6342864B2 (ja) | ||
| JPH0624208B2 (ja) | 半導体装置 | |
| US5391897A (en) | Status induction semiconductor device | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JP2868780B2 (ja) | ダブルヘテロ接合・反転ベーストランジスタ | |
| JP2671553B2 (ja) | 電界効果半導体装置 | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JP2569626B2 (ja) | 半導体集積回路装置 | |
| JP3090451B2 (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPH05275453A (ja) | 接合ｆｅｔ及びその製造方法 | |
| JP3053862B2 (ja) | 半導体装置 | |
| EP0082325A2 (en) | Semiconductor device comprising a metallic conductor | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2001127281A (ja) | 半導体装置 | |
| JP2530806B2 (ja) | 相補型論理構造 | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ |