CN100463121C - 异质结构双极型晶体管 - Google Patents
异质结构双极型晶体管 Download PDFInfo
- Publication number
- CN100463121C CN100463121C CNB2005800004177A CN200580000417A CN100463121C CN 100463121 C CN100463121 C CN 100463121C CN B2005800004177 A CNB2005800004177 A CN B2005800004177A CN 200580000417 A CN200580000417 A CN 200580000417A CN 100463121 C CN100463121 C CN 100463121C
- Authority
- CN
- China
- Prior art keywords
- layer
- bipolar transistor
- heterojunction bipolar
- base layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
重掺杂了硅(Si)的n型InP副集电极层2、InP集电极层3、重掺杂了碳(C)的p型GaAs(0.51)Sb(0.49)基极层4、掺杂了Si的n型In(1-y)Al(y)P发射极层7、重掺杂了Si的n型InP盖帽层8、以及重掺杂了Si的n型In(0.53)Ga(0.47)As接触层9堆叠在InP衬底1上。
Description
技术领域
本发明涉及一种具有由GaAsSb构成的基极的异质结构双极型晶体管。
背景技术
作为用作InP基异质结构双极型晶体管(HBT)的基极层材料的一种化合物半导体，GaAsSb正在吸引人们的注意。GaAsSb通过混合物GaAs(0.51)Sb(0.49)与InP衬底晶格匹配。使用GaAsSb作为基极的InP/GaAs(0.51)Sb(0.49)/InP基HBT可以同时实现良好的高频特性和高击穿电压特性(参考文献1：＂300GHz InP/GaAsSb/InP Double HBTs with HighCurrent Capability and BVceo≥6V＂，M.W.Dvorak，Student Member，IEEE，C.R.Bolognesi，Member，IEEE，0.J.Pitts，and S.P.Watkins，Member，IEEE，：IEEE ELECTRON DEVICE LETTERS，VOL.22，N0.8，AUGUST 2001 p.361)。异质结构包括I型异质结构以及II型异质结构，在I型异质结构中，半导体A的导带ECA和价带EVA以及半导体B的导带ECB和价带EVB的势能(能量势)由“ECA>ECB”以及“EVA>EVB”表示，如图14所示；而在II型异质结构中，ECA<ECB”并且“EVA<EVB”，如图15所示。上述异质结构双极型晶体管由II型异质结构构成。
当GaAs(0.51)Sb(0.49)用作基极时，其导带边缘的势能变为高于InP集电极层中导带边缘的势能，并且这消除了集电极中的电流阻挡效应，而这在InGaAs/InP基HBT中是一个问题。因此，如上所述，可以同时获得良好的高频特性和高击穿电压特性。另外，当GaAsSb应用于基极层时，可以高浓度掺杂小扩散系数的碳原子，并且这对于减小基极寄生电阻是有利的。
即使在InGaAs应用于基极层时，也可以使用碳原子作为p型掺杂物，但是难以达到5×1019cm-3或更高的超高浓度掺杂。还要指出，当要通过金属有机物化学气相沉积(MOCVD)(这是一种常见的生长方法)来形成InGaAs层时，碳受主被氢原子钝化。氢对碳受主的这种钝化不仅由于增加了基极层电阻而恶化器件性能，并且还导致老化(burn-in)效应，由于这种效应，电阻值波动，因为被氢钝化的碳受主的比例在施加电流时改变，由此还恶化器件的可靠性。GaAsSb对于这种氢钝化具有非常高的抵抗力。
不幸的是，InP/GaAsSb/InP基HBT仍然具有尚未解决的问题。一个问题是由于发射极/基极导带边缘的不连续引起的发射极注入电子的过度积累，以及由此带来的发射极结电容增加。在InP发射极层和GaAsSb基极层的异质结构的导带边缘中，如图16的能带图所示，由p型GaAsSb构成的基极层的势能高于由InP构成的发射极层的势能。这种能带不连续可能导致电子在发射极空间电荷区域中过度积累。另外，如果增加正向电压来提供高电流，则在接近发射极/基极界面的导带边缘中出现局部的势能落差，并且这进一步增加电子积累。这些问题中任何一个相对于器件操作都相当于电容性元件，并且妨碍器件的高速操作。这些问题还增加了通过发射极/基极界面附近的缺陷态(defectlevel)的隧穿复合电流，由此降低了电流增益。
为了解决这些问题，在InP/GaAsSb基HBT结构中，必须减小发射极/基极导带边缘的不连续性(ΔEc)，并且反转关系(发射极的导带边缘中的势能>基极的导带边缘中的势能)。作为这种方法，已经进行了如下两种尝试。
(1)使基极层的导带边缘中的势能低于GaAs(0.51)Sb(0.49)的导带边缘中的势能。
(2)使用这样的材料，这种材料使导带边缘中的势能高于作为发射极层的InP的导带边缘中的势能。
通过使GaAs(x)Sb(1-x)基极层中As的含量x大于0.51，可以实现上述方法(1)(例如，参考文献2：日本专利早期公开No.2002-270616)。基本上仅通过改变GaAsSb模的形成条件就可以容易地实现这种方法，但是出现拉伸应变，因为GaAsSb的晶格常数变为小于InP的晶格常数。因此，在增加As含量时，GaAsSb层的临界膜厚(超过应力的积累限制的膜厚，例如，根据衬底与生长层之间的晶格失配度以及生长层材料的弹性系数获得)减小，如果超过临界膜厚，就会在GaAsSb层中形成微小裂纹。这限制了As含量的增加，并且使得不能很好地减小ΔEc。同样，当要通过金属有机物化学气相沉积(MOCVD)来形成分层结构时，上述拉伸应力的增加带来了新的问题：碳掺杂的GaAsSb中的碳受主的氢钝化抵抗力大大减小。
上述方法(2)要使用与InP晶格匹配的In(0.52)Al(0.48)As(例如，参考文献3：日本专利早期公开No.2002-270615)。然而，在这种材料系统中，Al含量有0.48这么大，因此对自然氧化的抵抗力远小于InP。除了InAlAs层的n型掺杂效率低的问题之外，这种材料系统还带来了这样的问题：载流子易于被掺杂了Si(通常用作n型掺杂物)的InAlAs中的氟(F)钝化。另外，当要通过晶体生长来形成包含大量Al的膜时，通常必须增加生长温度，以便获得高晶体质量的膜(当通过金属有机物化学气相沉积来执行晶体生长时，温度通常为600℃或更高)。这增加了与基极层的生长温度(在相同条件下大约为500℃)之间的温度差异，由此恶化了基极层和基极/集电极截面的晶体质量。另外，如参考文献2中所述，难以获得满意的InAlAs/GaAsSb界面。
做出了本发明来解决上述问题，并且本发明的目的是允许使用GaAsSb作为基极的异质结构双极型晶体管例如通过减小发射极/基极界面附近的电容性元件，来抑制电流增益下降并增加操作速度，同时抑制制造过程中诸如杂质钝化以及界面恶化之类的问题。
发明内容
基本上，根据本发明的异质结构双极型晶体管作为使用GaAsSb基材料作为基极层的异质结构双极型晶体管结构，具有这样的结构：在发射极层中具有至少一个由包含In、Al和P的材料构成的层。形成基极层的化合物半导体的组成器件至少包含Ga、As和Sb，并且形成发射极层的化合物半导体的组成器件至少包含In、Al和P。结果，可以提高发射极层与基极层之间的界面处导带边缘中发射极层的势能。
此外，根据本发明的异质结构双极型晶体管至少包括：由InP构成的衬底；在所述衬底上形成并且由包含铟和磷的化合物半导体构成的集电极层；在所述集电极层上形成并且由包含镓、砷和锑的p型化合物半导体构成的基极层；以及在所述基极层上形成并且由包含铟、铝和磷的n型化合物半导体构成的发射极层，其中所述发射极层中铟与铝的成分比例在如下范围中：在该范围内，所述发射极层在所述基极层一侧的导带边缘中的势能等于或高于所述基极层的导带边缘中的势能。
在上述异质结构双极型晶体管中，在所述基极层中至少使用一个GaAs(x)Sb(1-x)层，在所述发射极层中使用至少一个In(1-y)Al(y)P层，并且x和y代表混合晶体成分，并且分别落在0<x<1和0<y<1的范围内。此外，成分x的范围优选地是0.2≤x≤0.8，并且成分y的范围优选地是0<y≤0.5。x与y之间的关系是0.49x+1.554y≥0.25。另外，成分x和y的范围优选地分别是0.45≤x≤0.55和0<y≤0.25，并且x与y之间的关系优选地是0.49x+1.554y≥0.36。
在上述异质结构双极型晶体管中，所述发射极层中Al的成分比例还可以是渐变成分，即，还可以沿着离开所述基极层的方向减小。类似地，所述基极层中As的成分比例还可以是渐变成分，即，还可以沿着离开所述基极层的方向减小。
在上述异质结构双极型晶体管中，所述集电极层还可以由包含铟、铝和磷的化合物半导体构成。在这种情形中，所述基极层由GaAs(x)Sb(1-x)构成，所述集电极层由In(1-z)Al(z)P构成，并且x和z代表混合晶体成分，并且优选地分别落在0<x<1和0<z<1的范围内。此外，成分z的范围优选地是0<z≤0.18，并且成分x和z之间的关系是0.49x+1.554z≤0.36。另外，所述集电极层中Al的成分比例还可以是渐变成分，即，还可以沿着离开所述基极层的方向减小。
注意，在上述异质结构双极型晶体管中，优选地利用金属有机物化学气相沉积来形成各层，并且优选地向所述基极层掺杂碳作为掺杂物。还要注意，如果以480℃或更高的生长温度来形成基极层，则被氢钝化的碳受主的比例下降到15％或更低。
在如上所述的本发明中，在使用GaAsSb基材料作为基极层的异质结构双极型晶体管中，发射极层由包含铟、铝和磷的化合物半导体构成，因此可以减小或反转发射极/基极ΔEc。这例如通过减小基极-发射极电容并增加电流增益，而不减小GaAsSb对氢的抵抗力以及器件可靠性，获得了允许使用GaAsSb作为基极的异质结构双极型晶体管抑制电流增益下降并增加操作速度的显著效果。
附图说明
图1是示出了根据本发明实施例的异质结构双极型晶体管的布置示例的示意性截面图；
图2是从发射极层7到基极层4的带阶(band lineup)的图；
图3是以gummel图的形式比较使用In(0.85)Al(0.15)P发射极层的异质结构双极型晶体管的基极电流IB与使用InP发射极层的异质结构双极型晶体管的基极电流的图表；
图4是用于解释通过本发明的In(1-y)Al(y)P/GaAs(x)Sb(1-x)中的成分x和y所获得的本发明的有效范围的图表；
图5A是示出了根据本发明实施例的另一异质结构双极型晶体管的布置示例的截面图；
图5B是示出了根据本发明实施例的图5A中的异质结构双极型晶体管的布置示例的俯视图；
图6是比较使用由In(0.85)Al(0.15)P构成的发射极层的异质结构双极型晶体管的gummel图与使用由InP构成的发射极层的异质结构双极型晶体管的gummel图的图表；
图7是示出了集电极电流Ic-电流增益特性的图表；
图8是示出了根据本发明实施例的另一异质结构双极型晶体管的布置示例的截面图；
图9是比较使用由InAlP构成的发射极层的异质结构双极型晶体管的gummel图与使用由InP构成的发射极层的异质结构双极型晶体管的gummel图的图表；
图10是示出了图8所示的异质结构双极型晶体管的电流增益特性的图表；
图11是示出了根据本发明实施例的另一异质结构双极型晶体管的布置示例的截面图；
图12是当在GaAsSb/InP界面处形成主要包含InSb的边界层时从基极层到集电极层的带阶的示意图；
图13是在图11所示的异质结构双极型晶体管中从基极层到集电极层的带阶的示意图；
图14是由两种类型的半导体构成的I型带阶的示意图；
图15是由两种类型的半导体构成的II型带阶的示意图；
图16是在InP发射极层以及GaAsSb基极层的异质结构中的带阶的示意图。
具体实施方式
下面将参考附图描述本发明的实施例。
图1是示出了根据本发明实施例的异质结构双极型晶体管的布置示例的示意截面图。在图1所示的这种异质结构双极型晶体管中，重掺杂了硅(Si)的n型InP副集电极层2、InP集电极层3、重掺杂了碳(C)的p型GaAs(0.51)Sb(0.49)基极层4、掺杂了Si的n型In(1-y)Al(y)P发射极层7、重掺杂了Si的n型InP盖帽层8、以及重掺杂了Si的n型In(0.53)Ga(0.47)As接触层9堆叠在InP衬底1上，其中衬底1由于掺杂了铁(Fe)作为杂质而增加了电阻，并且具有(100)主表面。
另外，在副集电极层2中没有形成集电极层3的区域上形成欧姆接触集电极电极6，在基极层4中没有形成发射极层7的区域上形成欧姆接触基极电极5，并且在接触层9上形成欧姆接触发射极电极10。
副集电极层2例如掺杂了浓度为2×1019cm-3的Si，基极层4例如掺杂了浓度为1.1×1020cm-3的C，发射极层7例如掺杂了浓度为5×1017cm-3的Si，盖帽层8例如掺杂了浓度为2×1019cm-3的Si，并且接触层9例如掺杂了浓度为3×1019cm-3的Si。
注意，只要不妨碍解释，省略了图1所示的异质结构双极型晶体管的结构的细节。还要注意，各层的掺杂物和组成材料不限于上述这些，还可以使用其他材料，只要可以实现预定的器件操作。例如，可以应用Sn而不是Si作为n型掺杂物，并且可以应用Zn或Be而不是C(碳)作为p型掺杂物。
下面将简单解释制造图1所示的异质结构双极型晶体管的方法的示例。首先，通过诸如MBE(分子束外延)或MOCVD(金属有机物化学气相沉积)之类的公知晶体生长技术(装置)，获得衬底1上依次形成了(堆叠)上述化合物半导体层的结构。然后，通过公知的光刻技术和刻蚀技术，形成图1所示的台面结构。然后通过光刻，形成在电极形成部分中具有孔的掩模图案，并且在该掩模图案上沉积Ti/Pt/Au。此后，去除(揭去)掩模图案，以形成基极电极5、集电极电极6、和发射极电极10。
在如上形成的图1所示的异质结构双极型晶体管中，发射极层7由In(1-y)Al(y)P(y>0)构成。因此，如图2的能带图所示，在导带边缘中，在发射极层7与基极层4之间的界面处发射极层7的势能高于基极层4的势能。相反，在传统的InP/GaAsSb基晶体管的发射极/基极界面附近的带阶(band lineup)中，如图16所示，InP发射极一侧导带边缘中的势能低于GaAsSb基极一侧。
在图1所示的异质结构双极型晶体管中，这种差异消除了传统器件的发射极/基极界面附近存在的势垒。结果，在图1所示的异质结构双极型晶体管中，抑制了发射极/基极界面附近的电子积累，并且这减小了基极-发射极电容。同时，发射极层7一侧的导带与基极层4一侧的价带之间的差异增加，因此发射极/基极界面处的隧穿复合电流减小。作为这些效应的结果，图1所示的异质结构双极型晶体管的电流增益变为大于传统器件的增益。
如图3所示，与表示传统器件(发射极由InP构成)的虚线相比较，当发射极层由In(0.85)Al(0.15)P构成时特性大大改进，如实线所示，但是Al含量低，为15％。注意，图3以gummel图的形式比较了使用由In(0.85)Al(0.15)P构成的发射极层的异质结构双极型晶体管的基极电流IB与使用由InP构成的发射极层的异质结构双极型晶体管的基极电流。
下面将解释形成发射极层的InAlP的成分以及形成基极层的GaAsSb的成分。在下面的解释中，将从如下的(a)、(b)、(c)和(d)所表示的观点出发，来描述用来更有效地获得上述特性的成分。
(a)由于使成分偏离晶格匹配点而导致的临界膜厚减小与器件特性所需的膜厚之间的关系。
(b)减小ΔEc的成分的组合。
(c)GaAsSb的氢钝化抵抗力与应变之间的关系。
(d)由于发生应变的层之间的相互作用而导致的临界膜厚的减小，以及界面中缺陷的生成。
首先，下面将解释观点(a)。由于晶格常数的失配，InP衬底上形成的GaAs(x)Sb(1-x)在0.51<x≤1时经历拉伸应变，并且在0≤x<0.5时经历压缩应变。同样，只要y>0，In(1-y)Al(y)P就经历拉伸应变。通常不能使发生应变的层的膜厚大于临界膜厚。另一方面，由于下述原因，不能无限制地使各层减薄。在GaAs(x)Sb(1-x)基极层中，如果掺杂碳，则不会恶化晶体质量的掺杂浓度高达大约4×1020cm3。因此，当减小基极电阻以增加异质结构双极型晶体管的速度时，例如，当基极电阻为600Ω/(cm2)时，膜厚大约是15nm。
同样，当减薄In(1-y)Al(y)P发射极层时，其能带弯曲变得陡峭。因此，In(1-y)Al(y)P层的导带接近GaAsSb基极层的价带边缘以及发射极/基极界面，并且隧穿复合电流的增加变得严重。因此，还是不可以无限制地减薄In(1-y)Al(y)P发射极层。如上所述，由GaAs(x)Sb(1-x)构成的基极层以及由In(1-y)Al(y)P构成的发射极层所形成的厚度都必须等于或小于临界膜厚，由此器件特性不会恶化。作为满足这一要求的条件，成分x和y的范围分别只能是0.2≤x≤0.8以及0<y≤0.5。
接着，下面将解释观点(b)。为了获得本发明的前述效果，ΔEc必须小于GaAs(0.51)Sb(0.49)/InP情形中的ΔEc。利用成分x和y，可以估计InP的导带的势能与GaAs(x)Sb(1-x)以及In(1-y)Al(y)P的导带的势能之间的差异。因为GaAs(0.51)Sb(0.49)/InP的ΔEc估计为大约0.18eV，所以在成分x和y的基础上ΔEc为0.18eV或更小的条件是0.49x+1.554y≥0.25。
除了上述观点(a)和(b)之外，为了获得本发明的效果，尤其希望使用条件(0.49x+1.554y≥0.36)，在此条件之下，ΔEc接近0或者发射极层一侧的导带势能较高。在该条件之下，下面将从观点(c)和(d)来进一步研究不会对异质结构双极型晶体管的高速操作造成不利影响的成分范围。
首先解释观点(c)。如果As含量x是x≥0.51，则GaAs(x)Sb(1-x)层经历拉伸应变，并且氢钝化抵抗力减小。当被氢钝化的碳受主与碳掺杂的GaAs(x)Sb(1-x)层中存在的所有碳受主的比例大约为5％或更小时，氢钝化实际上可以忽略不计。作为GaAs(x)Sb(1-x)层的成分，这一条件的允许范围是x<0.55。这是从氢钝化抵抗力的角度得到的GaAs(x)Sb(1-x)层的成分的上限。
接着，将解释观点(d)。首先，在0≤x<0.51的范围内，当x减小时，In(1-y)Al(y)P/GaAs(x)Sb(1-x)的ΔEc增加，因为GaAsSb的导带的势能上升。这可以通过增加y来补偿。在这种状态中，GaAs(x)Sb(1-x)层中的压缩应变与In(1-y)Al(y)P层中的拉伸应变的相互作用使临界膜厚小于InP衬底上的临界膜厚，并且增加了发射极/基极界面处的缺陷密度。这是从发生应变的层之间的相互作用的角度得到的GaAs(x)Sb(1-x)层的成分的下限以及In(1-y)Al(y)P层的成分的上限。
图4一起示出了从上述观点(a)、(b)、(c)和(d)得到的条件。如图4所示，区域401所表示的条件范围是本发明的效果明显显现的区域。区域402是获得本发明的效果的区域。区域403是发射极/基极导带边缘的不连续性(ΔEc)变为大于发射极由InP时的ΔEc的区域。区域404是由于所形成的膜的应变严重而不能设计出具有实际可行的膜厚的器件(异质结构双极型晶体管)的区域。
作为进一步减小应变的影响并且提高发射极层一侧的导带势能的方法，还可以应用成分渐变(compositionally-graded)层，其中In(1-y)Al(y)P发射极层的Al含量沿离开基极-发射极结的方向减小(基极层一侧)，以使InAlP接近InP。
另一方面，还可以沿着离开发射极层一侧的方向减小GaAsSb基极层中的As含量。在这种情形中，基极层中导带边缘的势能相对于发射极层降低，并且由这种倾斜所产生的内电场加速了基极层中的少数载流子。这使得可以减小基极层中少数载流子的复合概率，进一步增加了电流增益，并且还增加了器件的操作速度。
下面将参考图5A和5B描述根据本发明实施例的另一异质结构双极型晶体管。图5A是示出了根据本发明实施例的其他异质结构双极型晶体管的布置示例的截面图，并且图5B是俯视图。在图5A和5B所示的这种异质结构双极型晶体管中，重掺杂了硅(Si)的n型InP副集电极层502、InP集电极层503、重掺杂了碳(C)的p型GaAs(0.51)Sb(0.49)基极层504、掺杂了Si的n型In(0.85)Al(0.15）P发射极层507、重掺杂了Si的n型InP盖帽层508、以及重掺杂了Si的n型In(0.53)Ga(0.47)As接触层509堆叠在InP衬底501上，其中衬底501由于掺杂了铁(Fe)作为杂质而增加了电阻，并且具有(100)主表面。
另外，在副集电极层502中没有形成集电极层503的区域上形成欧姆接触集电极电极506，在基极层504中没有形成发射极层507的区域上形成欧姆接触基极电极505，并且在接触层509上形成欧姆接触发射极电极510。
副集电极层502例如掺杂了浓度为2×1019cm-3的Si，基极层504例如掺杂了浓度为1.1×1020cm-3的C，发射极层507例如掺杂了浓度为5×1017cm-3的Si，盖帽层508例如掺杂了浓度为2×1019cm-3的Si，并且接触层509例如掺杂了浓度为3×1019cm-3的Si。集电极层503、基极层504、以及发射极层507的膜厚分别是大约150、20、和30nm。
注意，只要不妨碍解释，省略了图5A和5B所示的异质结构双极型晶体管的结构的细节。还要注意，各层的掺杂物和组成材料不限于上述这些，还可以使用其他材料，只要可以实现预定的器件操作。
下面将简单解释制造图5A和5B所示的异质结构双极型晶体管的方法的示例。首先，通过诸如MBE或MOCVD之类的公知晶体生长技术(装置)，获得衬底501上依次形成了(堆叠)上述化合物半导体层的结构。特别在利用MOCVD形成从基极层504开始的各层时，在膜形成期间的衬底温度希望是480℃，以便最小化氢对C受主的钝化。注意，如果抑制了基极层504中C受主的钝化，例如，如果在利用MOCVD形成了直至集电极层503的各层之后利用MBE来形成从基极层504开始的各层，则衬底温度开可以低于上述值。
然后，通过公知的光刻技术和刻蚀技术，形成图5A所示的台面结构。在形成这种台面结构时，只要不脱离本发明的精神和范围，在刻蚀过程期间还可以使用刻蚀阻止层之类来获得高选择性。
然后通过光刻，形成在电极形成部分中具有孔的掩模图案，并且在该掩模图案上沉积Ti/Pt/Au。此后，去除(揭去)掩模图案，以形成基极电极505、集电极电极506、和发射极电极510。这些电极的层叠结构还可以由其他材料构成，或者可以采取不同的形状，只要在每个电极中可以获得与下层的欧姆接触。
在如上形成的图5A和5B所示的异质结构双极型晶体管中，发射极层507由InAlP构成。因此，与图1所示的异质结构双极型晶体管中一样，在导带边缘中，在发射极层507与基极层504之间的界面处发射极层507的势能高于基极层504的势能。在图5A和5B所示的异质结构双极型晶体管中，这消除了传统器件的发射极/基极界面附近存在的势垒。
结果，在图5A和5B所示的异质结构双极型晶体管中，抑制了发射极/基极界面附近的电子积累，并且这减小了基极-发射极电容。同时，发射极层507一侧的导带与基极层504一侧的价带之间的差异增加，因此发射极/基极界面处的隧穿复合电流减小。作为这些效应的结果，图5A和5B所示的异质结构双极型晶体管的电流增益与传统器件的增益相比也增大。
如图6所示，与表示传统器件(发射极由InP构成)的虚线相比较，当发射极层由InAlP构成时特性大大改进，如实线所示，但是Al含量降低为15％。注意，图6以gummel图的形式比较了使用由In(0.85)Al(0.15)P构成的发射极层的异质结构双极型晶体管的基极电流IB与使用由InP构成的发射极层的异质结构双极型晶体管的基极电流。
另外，如图7所示，在图5A和5B所示的异质结构双极型晶体管中，与使用InP作为发射极的传统器件相比，电流增益整体改进，并且异质结构双极型晶体管的特性大大改进。注意，图7示出了集电极电流Ic-电流增益特性。
下面将参考图8描述根据本发明实施例的另一异质结构双极型晶体管。图8是示出了根据本发明实施例的异质结构双极型晶体管的布置示例的截面图。在图8所示的这种异质结构双极型晶体管中，重掺杂了硅(Si)的n型InP副集电极层802、InP集电极层803、重掺杂了碳(C)的p型GaAs(0.51)Sb(0.49)基极层804、掺杂了Si的n型InAlP发射极层807(其中In和Al的成分在厚度方向改变)、重掺杂了Si的n型InP盖帽层808、以及重掺杂了Si的n型In(0.53)Ga(0.47)As接触层809堆叠在InP衬底801上，其中衬底801由于掺杂了铁(Fe)作为杂质而增加了电阻，并且具有(100)主表面。发射极层807处于渐变成分状态，其中从基极层804向着盖帽层808的方向，In成分比例从0.75改变为1.00，并且Al成分比例从0.25改变为0，即，In增加而Al减少。
另外，在副集电极层802中没有形成集电极层803的区域上形成欧姆接触集电极电极806，在基极层804中没有形成发射极层807的区域上形成欧姆接触基极电极805，并且在接触层809上形成欧姆接触发射极电极810。
副集电极层802例如掺杂了浓度为2×1019cm-3的Si，基极层804例如掺杂了浓度为7×1019cm-3的C，发射极层807例如掺杂了浓度为5×1017cm-3的Si，盖帽层808例如掺杂了浓度为1×1019cm-3的Si，并且接触层809例如掺杂了浓度为1.5×1019cm-3的Si。集电极层803、基极层804、以及发射极层807的膜厚分别是大约180、20、和30nm。
注意，只要不妨碍解释，省略了图8所示的异质结构双极型晶体管的结构的细节。还要注意，各层的掺杂物和组成材料不限于上述这些，还可以使用其他材料，只要可以实现预定的器件操作。另外，可以以与上述图1以及图5A和5B所示的异质结构双极型晶体管相同的方式来制造图8所示的异质结构双极型晶体管。
在如上形成的图8所示的异质结构双极型晶体管中，发射极层807由InAlP构成。因此，与图1所示的异质结构双极型晶体管中一样，在导带边缘中，在发射极层807与基极层804之间的界面处发射极层807的势能高于基极层804的势能。在图8所示的异质结构双极型晶体管中，这消除了传统器件的发射极/基极界面附近存在的势垒。
结果，在图8所示的异质结构双极型晶体管中，抑制了发射极/基极界面附近的电子积累，并且这减小了基极-发射极电容。同时，发射极层807一侧的导带与基极层804一侧的价带之间的差异增加，因此发射极/基极界面处的隧穿复合电流减小。作为这些效应的结果，图8所示的异质结构双极型晶体管的电流增益与传统器件的增益相比也增大。
另外，在图8所示的异质结构双极型晶体管中，发射极层807具有渐变成分，即，Al成分比例在与基极层804的界面处为高，并且向着盖帽层808的方向减小。这减轻了由高的Al成分比例引起的应变的问题。
如图9所示，与表示传统器件(发射极由InP构成)的虚线相比较，当发射极层由上述具有渐变成分的InAlP构成时特性大大改进，如实线所示。同样，与具有类似的渐变成分并且在与基极层的界面处的成分是In(0.85)Al(0.15)P的发射极层(长短交替的虚线)相比，清楚的是，当发射极层中Al成分比例在接近基极层的区域中上升时，低压区中复合电流分量减小。注意，图9以gummel图的形式比较了使用由InAlP构成的发射极层的异质结构双极型晶体管的基极电流IB与使用由InP构成的发射极层的异质结构双极型晶体管的基极电流。
另外，如图10所示，在图8所示的异质结构双极型晶体管中，与使用InP作为发射极的传统器件相比，电流增益整体改进，并且异质结构双极型晶体管的特性大大改进。此外，在图8所示的异质结构双极型晶体管中，电流增益高于发射极层中Al成分比例在接近基极层的区域中为低时的电流增益。这可能是因为高的Al成分比例添加了从发射极向基极释放电子的效应。如上所述，当使用其中Al成分比例在接近基极层的区域中为高的渐变成分的发射极层时，可以获得更为显著的电流增益增加的效果。
下面将参考图11描述根据本发明实施例的另一异质结构双极型晶体管。图11是示出了根据本发明实施例的异质结构双极型晶体管的布置示例的截面图。在图11所示的这种异质结构双极型晶体管中，重掺杂了硅(Si)的n型InP副集电极层1102、InP集电极层1103、InAlP集电极成分渐变层1104、重掺杂了碳(C)的p型GaAs(0.51)Sb(0.49)基极层1105、掺杂了Si的n型InAlP发射极层1108(其中In和Al的成分在厚度方向改变)、重掺杂了Si的n型InP盖帽层1109、以及重掺杂了Si的n型In(0.53)Ga(0.47)As接触层1110堆叠在InP衬底1101上，其中衬底1101由于掺杂了铁(Fe)作为杂质而增加了电阻，并且具有(100)主表面。
集电极成分渐变层1104处于渐变成分状态，其中从集电极层1103向着基极层1105的方向，In成分比例从1.00改变为0.92，并且Al成分比例从0改变为0.08，即，In减少而Al增加。同样，发射极层1108处于渐变成分状态，其中从基极层1105向着盖帽层1109的方向，In成分比例从0.75改变为1.00，并且Al成分比例从0.25改变为0，即，In增加而Al减少。
另外，在副集电极层1102中没有形成集电极层1103的区域上形成欧姆接触集电极电极1107，在基极层1105中没有形成发射极层1108的区域上形成欧姆接触基极电极1106，并且在接触层1110上形成欧姆接触发射极电极1111。
副集电极层1102例如掺杂了浓度为2×1019cm-3的Si，基极层1105例如掺杂了浓度为7×1019cm-3的C，发射极层1108例如掺杂了浓度为5×1017cm-3的Si，盖帽层1109例如掺杂了浓度为1×1019cm3的Si，并且接触层1110例如掺杂了浓度为1.5×1019cm-3的Si。集电极层1103、集电极成分渐变层1104、基极层1105、以及发射极层1108的膜厚分别是大约1110、30、20、和30nm。
注意，只要不妨碍解释，省略了图11所示的异质结构双极型晶体管的结构的细节。还要注意，各层的掺杂物和组成材料不限于上述这些，还可以使用其他材料，只要可以实现预定的器件操作。另外，可以以与上述图1、图5A和5B、以及图8所示的异质结构双极型晶体管相同的方式来制造图11所示的异质结构双极型晶体管。
在具有上述布置的图11所示的异质结构双极型晶体管中，发射极层1108由InAlP构成。因此，与上述图1、5A以及8所示的异质结构双极型晶体管中一样，在导带边缘中，在发射极层1108与基极层1105之间的界面处发射极层1108的势能高于基极层1105的势能。在图11所示的异质结构双极型晶体管中，这消除了传统器件的发射极/基极界面附近存在的势垒。
结果，在图11所示的异质结构双极型晶体管中，抑制了发射极/基极界面附近的电子积累，并且这减小了基极-发射极电容。同时，发射极层1108一侧的导带与基极层1105一侧的价带之间的差异增加，因此发射极/基极界面处的隧穿复合电流减小。作为这些效应的结果，图11所示的异质结构双极型晶体管的电流增益与传统器件的增益相比也增大。
此外，在图11所示的异质结构双极型晶体管中，发射极层1108具有渐变成分，即，Al成分比例在与基极层1105的界面处为高，并且向着盖帽层1109的方向减小。这减轻了由高的Al成分比例引起的应变的问题，因此与图8所示的异质结构双极型晶体管一样获得了较高的电流增益。
另外，在图11所示的异质结构双极型晶体管中，在与基极1105相接触的区域中集电极的成分是InAlP。这使得可以解决下面将要解释的在集电极/基极界面处的边界层的问题。
包含Sb的化合物半导体的熔点低于仅仅由作为其他V族原子的P和As构成的化合物半导体的熔点。由两种器件构成的化合物半导体的示例是GaSb(712℃)和InSb(525℃)，以及与此相对的GaP(1,467℃)、InP(1,060℃)、GaAs(1,240℃)以及InAs(924℃)。此外，GaAsSb的一般生长温度范围是500℃至600℃。另一方面，因为InSb的熔点低，如果在InP与GaAsSb之间的接触界面处形成InSb，则InP/GaAsSb界面暂时变为接近液相(＂Growth Monitoring of GaAsSb：C/InP Heterostructure with Reflectance AnisotropySpectroscopy＂，F.Brunner and three others，TMS，Abstract of12th ICMOVPE，2004，p.2)。在这种状态中，层之间不是锐利地切换，因此在界面处形成边界层，其中该界面两侧的两层的组成器件彼此随机混合。如果在要选择性地刻蚀每层以形成器件结构时存在这种边界层，则刻蚀不能迅速进行或者异常进行，并且这使得不能加工所设计的器件形状。
此外，由于在局部产生强应变，这一层生成了跃迁缺陷，并且在局部增加或减小了界面附近导带边缘或价带边缘中的势能。例如，如果在GaAsSb/InP界面处形成主要包含InSb的边界层，则如图12所示，在导带边缘中出现局部下降。因此，通过缺陷的复合电流增加，从而降低电流增益，并且导带边缘的下降或上升妨碍集电极至基极的电子传播，由此恶化器件特性，例如，减小器件的操作速度。
为了解决这些问题，防止原子从一层向另一层扩散(例如，In从InP层向GaAsSb层扩散，或者Sb从GaAsSb层向InP层扩散)通常是重要的。然而，在InP/GaAsSb基晶体管的情形中，在InP与GaAsSb之间的接触面上不可避免地形成潜在的In-Sb键，因此，仅仅通过抑制扩散不能完全解决问题。还可以使GaAsSb基极层的生长温度低于InSb的熔点，由此即使在由InP构成的集电极层与基极层(GaAsSb)之间的接触面上形成In-Sb键时也能防止界面变为液相。
然而，在这种情形中，低温生长常常恶化GaAsSb基极层的晶体质量。另外，当利用MOCVD来制造分层结构时，碳掺杂的GaAsSb中碳受主的氢钝化抵抗力大大下降(参考文献：＂Suppression of hydrogenpassivation in carbon-doped GaAsSb grows by MOCVD＂，Y.Oda andfive others，ELSEVIER，Journal of Crystal Growth，2004，Vol.261，p.393)。
相反，图11所示的异质结构双极型晶体管在要形成基极层1105的区域中包括InAlP集电极成分渐变层1104，从而在该InAlP层上形成基极层1105。结果，可以抑制由In和Sb构成的边界层的形成。下面将更详细地解释边界层的抑制。
如上所述，包含Sb的化合物半导体具有低熔点，并且包含Al的化合物半导体具有高熔点。示例是AlP(在大约1,060℃时升华)、AlAs(1,740℃)以及AlSb(1,080℃)。此外，原子的结合能以Al-Sb>Ga-Sb>In-Sb的顺序增加，并且在Al-Sb中最稳定。因此，当包含铝的化合物半导体插入集电极层与基极层之间的界面时，或者当集电极层由In(1-z)Al(z)P构成时，在界面处形成Al-Sb键比形成In-Sb键优先。在这种情形中，在基极层的集电极一侧的界面上形成高熔点的InAlSb而不是低熔点的InSb，并且这使得可以在生长GaAsSb的初始阶段中防止界面暂时变为液相。
然而，因为包含Al的化合物半导体不仅具有高熔点，还在导带边缘中具有高势能，所以如果轻率地加入Al的话，集电极层的导带边缘中的势能变为高于基极层的导带边缘中的势能。这种状态是对在导带中传播的电子的势垒，由此大大减小了异质结构双极型晶体管的操作速度。这一问题也是难以将InAlAs应用于集电极层的原因，尽管与InP晶格匹配的InAlAs包含Al。
在前面描述的基础上，下面将从观点(i)至(iv)出发，解释用来有效地应用本发明的成分等：
(i)由于使成分偏离晶格匹配点而导致的临界膜厚减小与器件特性所需的膜厚之间的关系。
(ii)GaAsSb的氢钝化抵抗力与应变之间的关系。
(iii)由于发生应变的层之间的相互作用而导致的临界膜厚的减小，以及界面中缺陷的生成。
(iv)导带边缘中势能是(集电极层<基极层)时成分之间的关系。
首先，下面将解释观点(i)。由于晶格常数的失配，InP衬底上形成的GaAs(x)Sb(1-x)在0.51<x≤1时经历拉伸应变，并且在0≤x<0.5时经历压缩应变。同样，只要z>0，In(1-z)Al(z)P就经历拉伸应变。通常不能使发生应变的层的膜厚大于临界膜厚。另一方面，由于下述原因，不能无限制地使各层减薄。在GaAs(x)Sb(1-x)基极层中，如果掺杂碳，则不会恶化晶体质量的掺杂浓度高达大约4×1020cm3。因此，当减小基极电阻以增加异质结构双极型晶体管的速度时，例如对于600Ω/(cm2)的基极电阻以及4×1020cm3的掺杂浓度，膜厚必须为大约15nm，并且对于8×1019cm3的掺杂浓度，膜厚必须为大约35nm。因此，必须对GaAs(x)Sb(1-x)和In(1-z)Al(z)P都形成膜厚等于或小于临界膜厚并且不会恶化器件特性的膜。具体地说，从临界膜厚的观点看，x的具体范围是0.2≤x≤0.8，这考虑了基极电阻以及由于膜厚波动而引起的加工余地，并且在这种条件下，即使膜厚为15nm，也不会达到临界状态。
接着，将解释观点(ii)。如果As含量x是x≥0.51，则GiAs(x)Sb(1-x)层经历拉伸应变，并且氢钝化抵抗力减小。当被氢钝化的碳受主与碳掺杂的GiAs(x)Sb(1-x)层中存在的所有碳受主的比例大约为5％或更小时，氢钝化实际上可以忽略不计。作为GiAs(x)Sb(1-x)层的成分，这一条件的允许范围是x<0.55。这是从氢钝化抵抗力的角度得到的GiAs(x)Sb(1-x)层的成分的上限。
下面将解释观点(iii)。首先，在0≤x<0.51的范围内，当x减小时，In(1-z)Al(z)P/GiAs(x)Sb(1-x)的ΔEc(导带边缘不连续性)增加，因为GiAsSb的导带的势能上升。在这种情形中，可以进一步增加z。在这种状态中，GiAs(x)Sb(1-x)层中的压缩应变与In(1-z)Al(z)P层中的拉伸应变的相互作用使临界膜厚小于InP衬底上的临界膜厚，并且增加了集电极/基极界面处的缺陷密度。这是从发生应变的层之间的相互作用的角度得到的GiAs(x)Sb(1-x)层的成分的下限以及In(1-z)Al(z)P层的成分的上限。
现在将解释观点(iv)。为了防止器件特性恶化，必须保持集电极层的导带中的势能低于基极层的导带中的势能。利用成分x和z，可以估计InP的导带的势能与GiAs(x)Sb(1-x)以及In(1-z)Al(z)P的导带的势能之间的差异。因为GiAs(0.51)Sb(0.49)/InP的ΔEc估计为大约0.18eV，所以在成分x和z的基础上集电极层一侧的导带边缘中的势能较低的条件是0.49x+1.554z≤0.36。因为根据(i)至(iii)0.45≤x≤0.55，所以y的可能范围是0<z≤0.18。
总而言之，如果基极层由GaAs(x)Sb(1-x)构成，基极层的集电极层一侧的界面由In(1-z)Al(z)P构成，成分x和z的范围分别是0.45≤x≤0.55以及0<z≤0.18，并且x与z之间的关系是0.49x+1.554y≤0.36，则可以消除边界层的问题，作为减小应变影响的方法，还可以应用成分渐变层，其中In(1-z)Al(z)P集电极层的Al含量沿离开基极结平面(基极层一侧)的方向减小(基极层一侧)，以使InAlP接近InP。
在上述图11所示的异质结构双极型晶体管中，因为形成了集电极成分渐变层1104，所以基极/集电极界面的成分陡然变化。因此，如图13的能带图所示，抑制了基极/集电极界面附近导带边缘的局部下降，因此可以实现对电子穿过无障碍的状态。
此外，如果在由InP构成的集电极层上形成由GaAsSb支持的基极层，在界面处形成上述边界层。在执行湿法化学刻蚀以形成图11所示的结构时，这可能妨碍从基极层向集电极层的选择性刻蚀。如果在基极/集电极层界面处存在边界层，无论刻蚀剂是用于基极还是集电极，刻蚀行为在界面附近都改变，并且这使得难以实现所设计的结构。
相反，在集电极层1103、集电极成分渐变层1104、以及基极层1105的层叠结构中，在执行湿法化学刻蚀以形成图11所示的结构时，从基极层1105到集电极成分渐变层1104和集电极层1103不形成边界层，因此可以顺利执行选择性刻蚀。
工业实用性
上述的本发明可以提供能够高速操作的异质结构双极型晶体管。
Claims (10)
1.一种异质结构双极型晶体管，形成基极层的化合物半导体的组成器件至少包含Ga、As和Sb，并且形成发射极层的化合物半导体的组成器件至少包含In、Al和P，所述异质结构双极型晶体管包括：
由InP构成的衬底；
在所述衬底上形成并且由包含铟和磷的化合物半导体构成的集电极层；
所述基极层形成在所述集电极层上，并且由包含镓、砷和锑的p型化合物半导体构成；并且
所述发射极层形成在所述基极层上，并且由包含铟、铝和磷的n型化合物半导体构成，
其中，所述发射极层中铟与铝的成分比例在如下范围中：在该范围内，所述发射极层在所述基极层一侧的导带边缘中的势能不小于所述基极层的导带边缘中的势能；
在所述基极层中至少使用一个GaAs(x)Sb(1-x)层，在所述发射极层中使用至少一个In(1-y)Al(y)P层，并且x和y代表混合晶体成分，并且分别落在0<x<1和0<y<1的范围内；
成分x的范围是0.2≤x≤0.8，并且成分y的范围是0<y≤0.5；
x与y之间的关系是0.49x+1.554y≥0.25。
2.根据权利要求1所述的异质结构双极型晶体管，其特征在于，成分x和y的范围分别是0.45≤x≤0.55和0<y≤0.25，并且x与y之间的关系是0.49x+1.554y≥0.36。
3.根据权利要求1所述的异质结构双极型晶体管，其特征在于所述发射极层中Al的成分比例沿着离开所述基极层的方向减小。
4.根据权利要求1所述的异质结构双极型晶体管，其特征在于，所述基极层中As的成分比例沿着离开所述发射极层的方向减小。
5.根据权利要求1所述的异质结构双极型晶体管，其特征在于所述集电极层由包含铟、铝和磷的化合物半导体构成。
6.根据权利要求5所述的异质结构双极型晶体管，其特征在于，
所述基极层由GaAs(x)Sb(1-x)构成，
所述集电极层由In(1-z)Al(z)P构成，并且x和z代表混合晶体成分，并且分别落在0<x<1和0<z<1的范围内。
7.根据权利要求6所述的异质结构双极型晶体管，其特征在于，
成分z的范围是0<z≤0.18，并且
成分x和z之间的关系是0.49x+1.554z≤0.36。
8.根据权利要求5所述的异质结构双极型晶体管，其特征在于，所述集电极层中Al的成分比例沿着离开所述基极层的方向减小。
9.根据权利要求1所述的异质结构双极型晶体管，其特征在于，
利用金属有机物化学气相沉积来形成包括形成异质结构双极型晶体管的所述基极层和发射极层在内的各层，并且
向所述基极层掺杂碳作为掺杂物。
10.根据权利要求9所述的异质结构双极型晶体管，其特征在于，在不低于480℃的生长温度下形成所述基极层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP195533/2004 | 2004-07-01 | ||
| JP2004195533 | 2004-07-01 | ||
| JP265753/2004 | 2004-09-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1965398A CN1965398A (zh) | 2007-05-16 |
| CN100463121C true CN100463121C (zh) | 2009-02-18 |
Family
ID=38083528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800004177A Expired - Fee Related CN100463121C (zh) | 2004-07-01 | 2005-06-24 | 异质结构双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100463121C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8395237B2 (en) * | 2008-10-21 | 2013-03-12 | Nec Corporation | Group nitride bipolar transistor |
| US20130137199A1 (en) * | 2011-11-16 | 2013-05-30 | Skyworks Solutions, Inc. | Systems and methods for monitoring heterojunction bipolar transistor processes |
| CN107482057B (zh) * | 2017-06-29 | 2019-04-09 | 厦门市三安集成电路有限公司 | 多重外延层的共射共基晶体管 |
| CN113745324B (zh) * | 2021-07-29 | 2023-07-25 | 西安电子科技大学 | 一种准垂直结构射频器件及制作方法 |
| CN115207089B (zh) * | 2022-07-19 | 2023-06-09 | 江苏华兴激光科技有限公司 | 一种射频芯片外延片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1042450A (zh) * | 1988-10-31 | 1990-05-23 | 国际商业机器公司 | 异质结双极晶体管 |
| JP2003086602A (ja) * | 2001-09-14 | 2003-03-20 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2004214576A (ja) * | 2003-01-09 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ |
| JP2005086135A (ja) * | 2003-09-11 | 2005-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 |
-
2005
- 2005-06-24 CN CNB2005800004177A patent/CN100463121C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1042450A (zh) * | 1988-10-31 | 1990-05-23 | 国际商业机器公司 | 异质结双极晶体管 |
| JP2003086602A (ja) * | 2001-09-14 | 2003-03-20 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2004214576A (ja) * | 2003-01-09 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ |
| JP2005086135A (ja) * | 2003-09-11 | 2005-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1965398A (zh) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041065B2 (en) | Semiconductor heterostructure diodes | |
| EP1662557B1 (en) | Heterojunction bipolar transistor | |
| US5508536A (en) | Heterojunction bipolar transistor having low electron and hole concentrations in the emitter-base junction region | |
| US6482711B1 (en) | InPSb/InAs BJT device and method of making | |
| US7482643B2 (en) | Semiconductor device | |
| US20040232441A1 (en) | Heterojunction bipolar transistor | |
| CN101243555B (zh) | 制造异质结双极晶体管的方法 | |
| CN100463121C (zh) | 异质结构双极型晶体管 | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| JP2019075424A (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR100514109B1 (ko) | 이종접합 바이폴라 트랜지스터 | |
| US20070096150A1 (en) | Heterojunction bipolar transistor | |
| US7126171B2 (en) | Bipolar transistor | |
| JP4799938B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004088107A (ja) | エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ） | |
| Liu et al. | InP-based DHBT with 90% power-added efficiency and 1 W output power at 2 GHz | |
| Bolognesi et al. | InP/GaAs0. 51Sb0. 49/InP fully self-aligned double heterojunction bipolar transistors with a C-doped base: a preliminary reliability study | |
| Pavlidis | Reliability characteristics of GaAs and InP-based heterojunction bipolar transistors | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP5739357B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| Cui et al. | Comparison of DC and high-frequency performance of zinc-doped and carbon-doped InP/InGaAs HBTs grown by metalorganic chemical vapor deposition | |
| JP2001077123A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090218 Termination date: 20180624 |