CN101243555B - 制造异质结双极晶体管的方法 - Google Patents

制造异质结双极晶体管的方法 Download PDF

Info

Publication number
CN101243555B
CN101243555B CN2006800304138A CN200680030413A CN101243555B CN 101243555 B CN101243555 B CN 101243555B CN 2006800304138 A CN2006800304138 A CN 2006800304138A CN 200680030413 A CN200680030413 A CN 200680030413A CN 101243555 B CN101243555 B CN 101243555B
Authority
CN
China
Prior art keywords
layer
subgrade
collector electrode
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800304138A
Other languages
English (en)
Other versions
CN101243555A (zh
Inventor
让-卢卡·珀卢阿尔
梅兰伊亚·利杰阿迪
克里斯托夫·迪普伊
法布里克·帕尔多
菲利普·博韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S O I 泰克绝缘体硅技术公司
Soi Teker Isolator Silicon Technology
Centre National de la Recherche Scientifique CNRS
Soitec SA
Original Assignee
Soi Teker Isolator Silicon Technology
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soi Teker Isolator Silicon Technology, Centre National de la Recherche Scientifique CNRS filed Critical Soi Teker Isolator Silicon Technology
Publication of CN101243555A publication Critical patent/CN101243555A/zh
Application granted granted Critical
Publication of CN101243555B publication Critical patent/CN101243555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种异质结双极晶体管，包括载体以及从该载体外延生长的至少：一个集电极层或发射极层；至少一个基极层(B)；以及至少一个发射极层或集电极层；所述集电极或发射极层包括：至少一个第一亚层(C1)，所述第一亚层与所述基极层接触，与所述发射极或集电极层的成分基本相同；以及至少一个第二亚层(C2)，第二亚层相对于所述第一亚层位于与所述基极层的相对侧。

Description

制造异质结双极晶体管的方法
技术领域
本发明涉及通过堆叠外延的半导体层来制造异质结双极晶体管的方法，具体地，这种方法包括以下步骤：从载体(support，支座)外延生长至少一个集电极层(用于E-up结构(发射极在顶部的结构))或发射极层(用于C-up结构(集电极在顶部的结构))、至少一个基极层、以及至少一个发射极层或集电极层。
背景技术
异质结双极晶体管由三个半导体区域(发射极、基极和集电极)的堆叠制成，其中，发射极具有比基极更宽的禁带能隙。它的横向延伸部(在每个前述区的平面上)包括两个区：一个称作本征或有源区，其通过发射极-基极结的表面定义；另一个称作非本征或寄生层，位于前者(即有源区)的外围，在前者和晶体管的接点(基极和集电极)之间。HBT的速度通过一方面共同减小发射极和集电极之间的载流子的传输时间(temps de transit，通过时间)以及另一方面与非本征区相关的寄生效应(串连电阻和电容)来优化。
可以通过现有文献中广泛描述的各种方法来减小传输时间：基极中的弹道注射(突变异质结型I)、薄基极、基极中掺杂梯度和/或浓度梯度(准电场)、薄集电极、集电极中的弹道注射(突变异质结型II)、肖特基集电极等。
一般来说，通过减小外围区的宽度和通过使用适当的材料(即，对于接入电阻的低电阻率，对于电容的低介电常数)来达到寄生效应的降低。本发明可以利用上述传输时间的降低来减小基极-集电极电容。
本发明可以有效地生成具有很薄且有限的基极以及深度钻蚀的基极-集电极结的异质结双极晶体管(HBT)(尤其是具有GaAsSb基极层)。直至现在都不能在同一晶体管内共存的这两点允许其动态性能的显著提高。第一点主要影响电子传输的条件(在发射极-基极界面处的频带不连续性、载流子的有效质量、基极的电阻率、基极接触的电阻率等)，而第二点能够显著降低基极-集电极寄生电容(即，与基极-集电极结的非本征部分相关)，该寄生电容限制HBT的运行频率。
从文献″Ultra-high performance staggered lineup(“Type-II”)InP/GaAsSb/InP npn Double Heterojunction Bipolar Transistor″C.R.Bolognesi，M.W.Dvorak，N.Matine，O.J.Pitts和S.P.Watkins，Jpn.J.Appl.Phys.Vol.41 Part 1(2B)1131(2002)中了解GaAsSb HBT。这些晶体管已经示出利用InP/InGaAs结构获得的、与当时的现有技术状态相比明确的结果(fτ＝fmax＝300GHz)和显著的进步。同一作者已经示出用在基极层中的锑成分明显低于确保与InP栅格匹配的浓度([Sb]＝0.5)。所使用的技术已经将集电极层的钻蚀限制在基极接触以下750nm，而后者(基极接触)伸出发射极指(doigt)1.5μm。试验结果和这些模拟结果之间的对比清楚地示出对于发射极-基极和基极-集电极结面积的单位比的优良性能(即，＞500GHz)。最后，清楚确定了GaAsSb对晶体管速度的贡献。
文献“InP/InGaAs SHBTs with 75nm collector and fT＞500GHz”W.Hafez、Jie-Wei Lai和M.Feng，Electron.Lett.39(20)(2003)也描述了允许获取超过500GHz频率的InP/InGaAs叠层。这些结果已经示出通过减小各种半导体层(尤其是集电极层)的厚度来减小电子传输时间以及减小组件横向尺寸的重要性。
GaAsSb HBT典型地具有下面表1所示的结构。
在晶体管生产期间，为了减小基极-集电极电容，集电极的InP层被横向蚀刻相当深的深度。由于干蚀刻对于该目的不具有充分的各向异性，所以仅可以通过化学方式进行这种蚀刻。与例如H3PO4∶HCl溶液中的砷化物(在这种情况下为GaAsSb和InGaAs)相比，使用非常高选择性的InP化学蚀刻。
由于基极非常薄(典型地，在20～50nm之间)，所以它不够硬而不能在足够的长度上(典型地，1.5～2μm)上支撑其自身。因此，所知的制造工艺期望在位于集电极C中InP层的钻蚀期间，保护与基极B具有相同尺寸的发射极层E(图1a)。
在该方法处理的这个阶段，如果GaAsSb基极具有小于50％的锑含量，则迄今为止所知的结构会被严重破坏。实际上，因为发射极(InP或InGaAlAs)必须以与InP栅格匹配的方式外延生长，所以在构成伸出InP钻蚀的基极突出物(图1a中的E和B)的两层之间存在很大的栅格参数差异(缺乏栅格匹配)。在该约束的作用下，该突出物变形(图1b)，并且可在基极和集电极之间形成短路，并且在任意情况下都难以在基极层和集电极接触层CC之间引入树脂。
由于这些原因，本领域技术人员通常被限制仅蚀刻具有栅格匹配的若干材料所构成的叠层，即，不具有任何约束的叠层。
这是本发明希望通过在集电极中引入一个新的四元层InGaAlAs来解决的缺点。基极突出物中层的堆叠的对称(即使为近似的)平衡了约束，并且明显减小了变形。
另外，众所周知修改用于制造基极层的半导体成分，从而显著地修改晶体管有源区中的电子传输性能。
本发明确保了实现深度钻蚀和基极层中的约束存在之间的兼容性。
本发明的目的还在于可以在HBT中使用由半导体合金制成的基极，其中，分子排列(依赖于合金的成分)与发射极或集电极层所要求的栅格匹配不对应。例如，本发明允许使用由具有高于或低于50％锑比率的GaAsSb合金制成的基极。
在现有技术中了解到美国专利申请US-2004/0227155 A1，其建议在基极层和集电极层之间引入In Ga As Sb亚层，以改善HBT的特性。即使在引入亚层之前，这样制造的HBT也不具有与缺乏栅格匹配相关的任何约束。
还知道专利申请US-2004/0214401 A1，其描述了通过在HBT整个表面上的外延生长半导体来钝化HBT的方法。
最后，我们知道美国专利US-6,165,859，其描述了使用Pd/Pt/Au的低电阻率接点(contact，接触)的生产。
发明内容
本发明首先涉及一种通过堆叠外延生长的半导体层来制造异质结双极晶体管的方法，包括以下步骤：从载体外延生长至少一个集电极层或发射极层、至少一个基极层、以及至少一个发射极层或集电极层，该些层具有产生引起变形的栅格匹配缺陷的成分。根据本发明，外延生长所述集电极层或发射极层的步骤包括外延生长与所述基极层接触的、用于平衡约束和减小变形的至少一个第一亚层(尤其是与所述发射极层或集电极层具有相同成分的亚层)和至少一个基于所述第一亚层位于所述基极层的相对侧的第二亚层的子步骤。
在本发明的特定实施例中，为了制造所述发射极层或集电极层包含两个亚层的晶体管，其中，包括与基极层接触的第一亚层和基于所述第一亚层而位于所述基极层相对侧的第二亚层，所述集电极或发射极的第一亚层与所述发射极或集电极的第一亚层具有基本相同的成分。
本发明还涉及一种异质结双极晶体管，包括载体以及通过这个载体外延生长的至少：
一个集电极层或发射极层；
至少一个基极层；以及
至少一个发射极层或集电极层；
所述层具有产生引起变形的栅格匹配缺陷的成分，
根据本发明，所述集电极层或发射极层包括：
至少一个第一亚层，与所述基极层接触、用于平衡由所述发射极层或集电极层所引起的约束，尤其是具有与所述发射极层或集电极层相同成分的亚层；以及
至少一个第二亚层，基于该第一亚层，该第二亚层位于所述基极层的相对侧。
在具体实施例中，将所述第二亚层钻蚀至在基极的横向延伸部和发射极-基极或集电极-基极结的横向延伸部之间所包括的最小横向延伸部。
优选地，该横向延伸部将大致是发射极-基极或集电极-基极结的横向延伸部的大小。然而，实际上，该横向延伸部稍大，当然，比基极的横向延伸部小。
此外，在具体实施例中，所述发射极层或集电极层包括：
至少一个第一亚层，与所述基极层接触、基本上具有所述成分；以及
至少一个第二亚层，基于所述第一亚层位于所述基极层的相对侧。
在具体实施例中，将所述第二亚层钻蚀至约为发射极-基极或集电极-基极结的横向延伸部的大小范围的横向延伸部。
具体地，所述发射极层或集电极层包括：
至少一个第一亚层，与所述基极层接触、基本上具有所述成分；以及
至少一个第二亚层，基于所述第一亚层位于所述基极层的相对侧。
本发明还涉及用于制造诸如前述的晶体管的方法，所述方法包括以下步骤：
外延生长所述层和亚层；
蚀刻在所述发射极层或集电极层上面的层；
所述方法还包括步骤：
钻蚀所述集电极或发射极的第二亚层；
在所述集电极或发射极的第一亚层与位于第二亚层下面的层之间的通过钻蚀所留下的空间内填充绝缘材料；以及
蚀刻所述发射极层或集电极层。
在一个具体实施例中，为了制造包括发射极或集电极的接触层以及金属接触的晶体管，该方法包括以下步骤：在保护材料中封装所述发射极或集电极的接触和所述金属接触，从而保护其免受蚀刻。
为了制造这样的晶体管，其中，所述发射极层或集电极层包括两个亚层(其中，第一亚层与基极层接触，以及第二亚层基于所述第一亚层位于所述基极层的相对侧)，在蚀刻所述发射极层或集电极层上面的层的步骤之后，进行蚀刻发射极或集电极的第二亚层的步骤。
在具体实施例中，封装步骤包括：封装发射极或集电极的第二亚层的未蚀刻部分，该部分位于发射极或集电极的第一亚层与(对应地)发射极或集电极的接触层之间。
发明还涉及如上所述的晶体管，其中：
所述基极层由GaAsSb构成；
所述第一亚层由InGaAlAs构成；以及
所述第二亚层由InP构成。
最后，发明涉及使用亚层来平衡通过在彼此顶部堆叠的外延生长层所产生的约束，由于它们的成分，尤其是由于基极层的成分，叠层在外延生长层之间具有栅格匹配缺陷。
附图说明
下面为参照附图通过非限制实例所给出的用于制造根据本发明特定晶体管的方法的说明，其中：
图1示出了现有技术状态，所给出的尺寸仅是示例性的(μm)；
图2示出了用于制造金属接触(或金属接点)的方法的步骤；
图3示出了图2f)中所示步骤的接触(或接点)的形状的变化；
图4示出了蚀刻半导体层的步骤。
具体实施方式
下面是对用于制造超高速异质结双极晶体管(HBT)(f＞500GHz)的方法的描述，但该方法也可被应用于其它设备的生产。
整个方法主要包括三个步骤组：制造外延生长叠层、制造金属接触、以及蚀刻半导体层。
制造外延生长叠层
在E-up(发射极在顶部)结构的情况下，这里描述的根据本发明的方法的第一步包括以众所周知的方式外延生长用于制造HBT的半导体材料。这些步骤在基板上(在这种情况下为InP)逐层进行，基板对整个结构施加其晶体栅格。下表中提供了各种层的特性的一个实例：
表1
  层   材料   典型的掺杂量(cm-3)   典型的厚度(nm)
  EC发射极接触   InGaAs   ＞1×1019   100
  E2发射极2   InP   ＞1×1019   50
  E1发射极1   InGaAlAs   3-10×1017   30～70
  B基极   GaAsSb   ＞5×1019   20～50
  C1集电极1   InGaAlAs   5×1016   50～100
  C2集电极2   InP   5×1019   100～200
  C3集电极蚀刻停止   InGaAs   ＞1×1019   10～50
  C4集电极蚀刻停止   InP   ＞1×1019   10～50
  C5集电极接触   InGaAs   ＞1×1019   10～50
下面的详细描述仅涉及邻近基极层的层。
由GaAsSb构成基极层。它是非常重的p型碳掺杂(＞5×1019cm-3)。其厚度依赖于所选掺杂的等级，可在20和50nm之间改变。其可具有任意的锑含量(通常在25％和75％之间)。类似于掺杂等级，锑含量可具有一个梯度以减小基极中的电子传输时间。
由于下述原因，GaAsSb为尤其适合的材料：
-它与在InP基板上可用的宽禁带能隙的材料一起，具有与kBT相比非常高的不连续性(InP为0.79eV，InAlAs为0.63eV)，其使得不论基极的掺杂等级和用在发射极中的材料如何，发射极中注入的空穴电流与基极中注入的电子所承载的电流相比是可忽略的。
-它可具有非常高水平的p型掺杂，用碳原子代替V位原子。碳掺杂限制高于2×1020cm-3。在该掺杂范围内，通过Hall效应测量的空穴迁移率恒定。因此，任何掺杂增加导致基极层中导电率的等效增加。由于GaAsSb中的碳扩散系数非常低，所以外延生长后的掺杂轮廓非常陡峭，并且通过其它掺杂剂(例如，铍)所观察到的晶体管的时效效应认为是可忽略的。
-通过InGaAlAs四元合金，其具有传导带的不连续性，当铝含量(与所有III位点相关的浓度)大于38.5％时，传导带为正(即，类型I)，在相反情况下为负(即，类型II)。这对于结构设计引入了很大的灵活性。
-从价带开始位于0.22eV的禁止带能隙的表面上具有Fermi级捕获，对于HBT具有两个主要结果：一方面，在这层上制造的欧姆接触(基极接触)的电阻率非常低(pc＜10-6Ωcm2)，另一方面，表面再结合速度(在非本征基极表面上的再结合)可以忽略。
-其对通过下方的半导体层强加于其上的晶体栅格具有非常好的适应性。由于锑的存在，该特征使得可以在与InP栅格匹配的半导体上外延生长GaAsSb层，该GaAsSb层中锑含量可以在很大的比例上发生变化。在锑含量在GaAsSb基极中配置为50％(与InP栅格匹配)、25％(在InP上处于拉伸状态)、和75％(在InP上处于压缩状态)的HBT中已经显示出晶体管效应。这种非常高的灵活性(仅在所有III-V型半导体中)提供了用于修改基础栅格参数(有效质量、带不连续、使用寿命等)相当大的可能性，其中，该些参数显著影响HBT的性能。具体地，对于上述的每个特性，存在确保最佳效果的浓度。
与基极层邻近的发射极层由InP或InGaAlAs四元合金构成，或者如本文的实例中，形成两个亚层，即，与基极层接触的、由InGaAlAs四元合金构成的第一亚层以及相对第一亚层而言与基极层相对的第二InP亚层。优选选择具有大于38.5％铝含量(例如，InAlAs)的InGaAlAs四元合金，从而在基极中建立电子的弹道注射(injection ballistique)。其掺杂等级选择在3×1017cm-3和10×1017cm-3之间。可在相当大的范围内改变其厚度，通常值约为30～70nm。
由两种材料构成集电极层。由InGaAlAs四元合金制成邻近基极的第一亚层。其具有小于38.5％的铝含量，以避免与类型I异质结的选择性收集相关的问题。优选选择约25-30％的铝含量，以在基极-集电极结中建立电子的弹道注射(ΔEc在90和150meV之间)。选择其掺杂等级(通常为5×1016cm-3)，使得Kirk效应阈值的电流强度高于获取期望频率所需的集电极电流强度。其厚度(通常为50和100nm之间)为晶体管速度(低厚度，由此导致低传输时间)、基极突出物的机械强度以及晶体管抗拉能力之间的折衷结果。
由InP形成集电极层的第二亚层。这就是下面看到的被严重钻蚀(选择性化学蚀刻)以降低HBT的基极-集电极电容的部分。其重n型掺杂(通常为1×1019cm-3)。其厚度(通常地为100～200nm)充分保证了用于化学蚀刻的良好条件。
叠层的其它层包括：在基板和第二集电极亚层之间的由InGaAs构成的集电极接触层以及分别由InP和InGaAs构成的第一和第二蚀刻停止层，以及上面的第二发射极亚层，发射极接触层。
制造金属接触
所述方法的下述步骤包括在发射极接触层上制造金属接触。
首先，在外延生长层的叠层(或者半导体层的任意其它叠层)表面上均匀沉积钨层，在这些外延生长层中HBT将被随后蚀刻。由于很多原因而选择钨：
-其与位于E-up或C-up结构的HBT叠层顶部的非常重的n型掺杂半导体(通常为InGaAs)形成具有低特定电阻率(résistivitéspécifique)的欧姆接触。
-其与位于C-up结构的HBT叠层顶部的轻n型掺杂半导体形成良好的肖特基(Schottky)接触(即，低漏电流)。
-其耐火性确保了对温度增加非常好的抵抗性。其可经受晶体管生产工艺中固有的各种退火(包括可能的离子植入和其高温退火(＞700℃))，而不会破坏其本身或邻近的半导体。
-其在半导体中非常低的扩散系数使其成为提高组件可靠性及其工业影响的理想候选。相同的方法可用于硅化钨WSi层，由于硅化钨的导电性大于钨的导电性，硅化钨是广泛用在硅工业中的材料。
使用在半导体技术中众所周知的多种方法的一种在钨表面上形成掩模(图2a)。例如，可以使用具有由UV光刻法限定的形状的光敏树脂掩模。掩模材料的选择实际上非常广泛(电敏树脂、多种金属及电介质)，因为只要掩模材料抵抗两种随后被用于首先蚀刻钨然后蚀刻半导体的化学溶液(在本实例的情况下)就行了。这点利于在复杂的设备生产线中使用该方法。
钨层的首先蚀刻将掩模的几何形状转移至钨层(图2b)。使用活性干蚀刻(氟离子)，使得可以获得关于表面法线稍微倾斜的侧面。然后，通过选择性化学方式(众所周知的基于KOH的溶液)钻蚀(sous-grave)钨层，以定义其形状的第一轮廓2(图2c)。
该轮廓“通常为圆柱形”，但在各种情况下，由这些蚀刻所形成的钨的侧面轻微向外。可以假设，化学和活性干蚀刻(RIE)处理的完全优化可形成几乎垂直的侧面。在任何情况下，它不会形成指向内侧的(凹进的)侧面。这些向外的侧面与用于制造超高速HBTs所需的自对准技术不兼容。当然，当制造构成基极和集电极欧姆接触或接触输出桥的金属沉积物时，该外形(profil)会导致发射极和基极之间出现短路。
接下来的步骤包括通过选择性化学方式蚀刻并随后钻蚀外延叠层的第一半导体层3(图2d)。这在这些层的堆叠设计中引入约束。在InP系列(filière)的HBT的情况下，由于仍然由InGaAs构成接触层(为了可以由其制造的非常低电阻率的欧姆接触)，所以这个约束非常低。随后，将半导体层放置在InGaAs层下，该半导体层用作化学蚀刻的蚀刻停止层，且不影响组件的电性能。另一方面，必须从具有宽禁带能隙(TBH的原理)的、与其它半导体层实现栅格匹配的半导体中选择该蚀刻停止层。对于这些半导体的每一个(InP系列的InP、InGaAlAs、InGaAsP，或GaAs系列的AlGaAs、InGaP)，众所周知，对于这些材料，化学溶液优选用于蚀刻InGaAs。
接下来的步骤包括化学蚀刻钨层的侧面，以获取期望的轮廓和尺寸(图2e)。InGaAs层钻蚀的存在使得化学溶液蚀刻其下层面上的钨。下层面和侧面的这种联合蚀刻使得可以获得期望轮廓。一旦已经设置了钨层的厚度(例如，400或600nm的厚度)，则通过控制蚀刻时间获取轮廓尺寸(图3)。随后，这种控制的质量取决于所使用的化学溶液的蚀刻速度以及蚀刻后钨侧面的粗糙度。
可以看出，在前述的特定外延叠层的情况下，用于制造发射极的金属接触的上述方法还可应用于以下类型的传统叠层：
表2
  层   材料   通常的掺杂量(cm-3)   通常的厚度(nm)
  EC发射极接触   InGaAs   1×1019   100
  E发射极   InGaAlAs   3×1017   50
  B基极   GaAsSb   5×1019   20～50
  C集电极   InP   5×1016   100
  CC集电极接触   InGaAs   1×1019   50
先前所描述的方法还可应用于下面的叠层：
表3
  层   成分   掺杂(cm-3)   厚度(nm)   备注
  接触   InGaAs:Si   ＞1×1019   20
发射极 InGaAlAs:Si 3×1017 50   [Al]＝0.35铟低含量
  基极   GaAsSb:C   8×1019   35   [Sb]＝0.39
集电极1 InGaAlAs:Si 5×1016 60   [Al]＝0.25铟高含量
  集电极2   InP:Si   5×1016   100
  子集电极   InP:Si   1×1019   200
  集电极接触   InGaAs:Si   1×1019   30
  阻尼器   -   穴(nid)   -
  基板   InP:Fe(Si)   -   -
半导体层的蚀刻
根据任意已知方法来确定非本征基极的尺寸。通过下面的步骤继续晶体管的制造。
蚀刻发射极的InP层E2(图4b)。使用H3PO4:HCl的化学溶液，该溶液对结构的其它半导体具有很高的选择性。集电极的InP层C2也被部分地蚀刻(选择比E2层更厚的C2层)。
光敏树脂被用于执行保护E2层和发射极接触层EC以及金属接触的剩余部分的横向封装4。应该注意，通过发射极接触(在本实例中由钨构成)中突出物的存在，很容易进行这种封装。
执行集电极的InP层C2的深度钻蚀(图4c)。使用H3PO4:HCl化学溶液，该溶液对于结构的其它半导体具有很高的选择性。因此，其它层没有被蚀刻，特别是两个临近层：由四元合金构成的层C1和由InGaAs构成的层C3。通过横向光敏树脂封装保护发射极的InP层E2。
随后，封装深度钻蚀(图4d)。在基极突出物下所形成的空腔被一种材料填充，该材料具有足够低的粘性以填充空腔、与半导体表面良好的黏附性、以及在适当位置后硬化以提高基极突出物的机械强度。
例如，使用可通过在170℃下退火1小时而聚合的光敏树脂。其它材料在商业上也是可用的：聚酰亚胺、BCB等。
蚀刻发射极的InGaAlAs层E1(图4e)。该层为发射极(n型)的一部分。为了能够在基极上沉积欧姆接触，必须将其去除。使用与GaAsSb相比选择性蚀刻InGaAlAs四元合金的化学溶液(例如，柠檬酸：H2O2)(为了不增加基极的接入电阻，基极层必须保持其初始厚度)。在该蚀刻期间，集电极的InGaAs停止蚀刻层C3也被蚀刻。不蚀刻集电极的InP停止蚀刻层C4。E1层的横向蚀刻可被最小化，使得发射极指(doigt)在E1层水平处比在E2层水平处更宽。在这些条件下，E1层的额外厚度完全被载流子耗尽，使得其具有用于减少非本征基极表面上的少数电子的再结合的作用。
蚀刻集电极的InP停止蚀刻层C4(图4f)，以露出集电极接触层C5，其上将沉积集电极欧姆接触。使用H3PO4:HCl化学溶液，该溶液对结构的其它半导体具有非常高的选择性(其它InP层被保护)。
通过对层C5和下面的层的深度蚀刻来电绝缘晶体管(未示出)。
沉积欧姆接触(图4g)。一方面发射极和基极之间的突出物(由于接触的截椎形)以及另一方面基极和集电极之间的突出物被用于一次性制造基极接触5和集电极接触6(在发射极的情况下，就是钨接触的变厚)。这种自对准使得可以以可控制方式减小基极接触和晶体管有源区之间的距离(通常在100和200nm之间)。金属沉积被优化，以减小GaAsSb层上的接触电阻。Pt/Ti/Pt/Au叠层可用于该目的。
在这个阶段，完成晶体管。随后将其电连接至接触输出(端)或电路的其它组件。
先前描述的方法需要一次光蚀刻。通过克服由掩模对准机器所引起的约束而允许完全的自对准，可以以低成本生产大量具有亚微米级尺寸的器件。

Claims (8)

1.一种通过堆叠外延生长的半导体层制备异质结双极晶体管的方法，包括以下步骤：从载体外延生长至少一个集电极层或发射极层、至少一个基极层、以及至少一个发射极层或集电极层，这些层具有产生引起变形的栅格匹配缺陷的成分，其特征在于，外延生长所述集电极层的步骤包括外延生长与所述基极层接触的、用于平衡约束并减小所述变形的至少一个集电极第一亚层以及基于所述集电极第一亚层位于所述基极层相对侧的至少一个集电极第二亚层的子步骤，以及外延生长所述发射极层的步骤包括外延生长与所述基极层接触的、用于平衡约束并减小所述变形的至少一个发射极第一亚层以及基于所述发射极第一亚层位于所述基极层相对侧的至少一个发射极第二亚层的子步骤，其中，所述集电极第二亚层被钻蚀至所述基极层的横向延伸部和相应的集电极-基极结的横向延伸部之间所包括的最小横向延伸部，并且所述基极层由GaAsSb构成，所述集电极第一亚层由InGaAlAs构成，所述集电极第二亚层由InP构成，所述发射极第一亚层由InGaAlAs构成，所述发射极第二亚层由InP构成。
2.一种异质结双极晶体管，包括载体以及从该载体外延生长的至少：
一个集电极层或发射极层；
至少一个基极层；以及
至少一个发射极层或集电极层；
这些层具有产生引起变形的栅格匹配缺陷的成分；
其特征在于，所述集电极层包括与所述基极层接触的至少一个集电极第一亚层以及基于所述集电极第一亚层位于所述基极层相对侧的至少一个集电极第二亚层，所述发射极层包括与所述基极层接触的至少一个发射极第一亚层以及基于所述发射极第一亚层位于所述基极层相对侧的至少一个发射极第二亚层，其中，所述基极层由GaAsSb构成，所述集电极第一亚层由InGaAlAs构成，所述集电极第二亚层由InP构成，所述发射极第一亚层由InGaAlAs构成，以及所述发射极第二亚层由InP构成。
3.根据权利要求2所述的晶体管，其中，所述集电极第二亚层被钻蚀至所述基极层的横向延伸部和相应的集电极-基极结的横向延伸部之间所包括的最小横向延伸部。
4.一种用于制造根据权利要求2至3中任一项所述的晶体管的方法，包括步骤：
外延生长至少一个集电极层或发射极层、至少一个基极层以及至少一个发射极亚层和集电极亚层；
蚀刻在所述发射极层上面的层；
其特征在于，还包括步骤：
钻蚀所述集电极第二亚层；
在所述集电极第一亚层与位于集电极第二亚层下的层之间的通过钻蚀所留下的空间内填充绝缘材料；以及蚀刻所述发射极层。
5.根据权利要求4所述的方法，为了制造包括发射极或集电极的接触层以及金属接触的晶体管，所述方法包括将所述发射极或集电极接触以及金属接触封装在保护材料中以保护其免受蚀刻的步骤。
6.根据权利要求4或5所述的方法，为了制备这样的晶体管，其中，所述集电极层包括两个亚层，集电极第一亚层与基极层接触，集电极第二亚层基于所述集电极第一亚层位于所述基极层的相对侧，在所述蚀刻在所述发射极层上面的层的步骤之后，进行蚀刻所述集电极的第二亚层的步骤。
7.根据权利要求5所述的方法，其中，封装步骤包括封装所述集电极第二亚层的未蚀刻部分，所述未蚀刻部分位于所述集电极第一亚层以及所述集电极的接触层之间。
8.根据权利要求6所述的方法，其中，封装步骤包括封装所述集电极第二亚层的未蚀刻部分，所述未蚀刻部分位于所述集电极第一亚层以及所述集电极的接触层之间。
CN2006800304138A 2005-07-18 2006-07-18 制造异质结双极晶体管的方法 Active CN101243555B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0507605 2005-07-18
FR0507605A FR2888664B1 (fr) 2005-07-18 2005-07-18 Procede de realisation d'un transistor bipolaire a heterojonction
PCT/FR2006/001760 WO2007010135A2 (fr) 2005-07-18 2006-07-18 Procede de realisation d'un transistor bipolaire a heterojonction

Publications (2)

Publication Number Publication Date
CN101243555A CN101243555A (zh) 2008-08-13
CN101243555B true CN101243555B (zh) 2011-06-08

Family

ID=36096118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800304138A Active CN101243555B (zh) 2005-07-18 2006-07-18 制造异质结双极晶体管的方法

Country Status (7)

Country Link
US (1) US8519443B2 (zh)
EP (1) EP1908114B1 (zh)
JP (1) JP5336186B2 (zh)
KR (1) KR101518063B1 (zh)
CN (1) CN101243555B (zh)
FR (1) FR2888664B1 (zh)
WO (1) WO2007010135A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2888664B1 (fr) 2005-07-18 2008-05-02 Centre Nat Rech Scient Procede de realisation d'un transistor bipolaire a heterojonction
FR2898434B1 (fr) * 2006-03-13 2008-05-23 Centre Nat Rech Scient Diode electroluminescente blanche monolithique
US7803685B2 (en) * 2008-06-26 2010-09-28 Freescale Semiconductor, Inc. Silicided base structure for high frequency transistors
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
US9105488B2 (en) * 2010-11-04 2015-08-11 Skyworks Solutions, Inc. Devices and methodologies related to structures having HBT and FET
CN102655114B (zh) * 2011-08-26 2015-04-22 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
EP3567629A3 (en) 2012-06-14 2020-01-22 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
JP2014120503A (ja) * 2012-12-13 2014-06-30 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ
US9153569B1 (en) * 2014-03-21 2015-10-06 Texas Instruments Incorporated Segmented NPN vertical bipolar transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165859A (en) * 1998-05-01 2000-12-26 Lucent Technologies Inc. Method for making InP heterostructure devices

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593966B1 (fr) 1986-02-04 1988-09-09 Ankri David Structure semi-conductrice monolithique d'un transistor bipolaire a heterojonction et d'un laser
JPH03108339A (ja) * 1989-09-22 1991-05-08 Hitachi Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
US5298438A (en) * 1992-08-31 1994-03-29 Texas Instruments Incorporated Method of reducing extrinsic base-collector capacitance in bipolar transistors
US5702958A (en) * 1994-08-09 1997-12-30 Texas Instruments Incorporated Method for the fabrication of bipolar transistors
FR2772187B1 (fr) 1997-12-09 2000-03-17 Thomson Csf Procede et dispositif de fabrication de materiaux semiconducteurs iii-n par photolyse d'ammoniac
JP2000311902A (ja) * 1999-04-27 2000-11-07 Sharp Corp 化合物半導体装置及びその製造方法
FR2796657B1 (fr) 1999-07-20 2001-10-26 Thomson Csf Procede de synthese de materiaux massifs monocristallins en nitrures d'elements de la colonne iii du tableau de la classification periodique
FR2803433B1 (fr) 1999-12-30 2003-02-14 Thomson Csf Procede de realisation d'une grille metallique enterree dans une structure en materiau semiconducteur
JP3509682B2 (ja) * 2000-01-31 2004-03-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置
FR2807909B1 (fr) 2000-04-12 2006-07-28 Centre Nat Rech Scient COUCHE MINCE SEMI-CONDUCTRICE DE GaInN, SON PROCEDE DE PREPARATION; DEL COMPRENANT CETTE COUCHE ET DISPOSITIF D'ECLAIRAGE COMPRENANT CETTE DEL
DE10108079A1 (de) 2000-05-30 2002-09-12 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US6445009B1 (en) 2000-08-08 2002-09-03 Centre National De La Recherche Scientifique Stacking of GaN or GaInN quantum dots on a silicon substrate, their preparation procedure electroluminescent device and lighting device comprising these stackings
JP3872327B2 (ja) 2000-12-04 2007-01-24 日本碍子株式会社 半導体発光素子
JP2002222989A (ja) 2001-01-26 2002-08-09 Toshiba Corp 半導体発光素子
JP3791765B2 (ja) 2001-06-08 2006-06-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP3507828B2 (ja) * 2001-09-11 2004-03-15 シャープ株式会社 ヘテロ接合バイポーラトランジスタ及びその製造方法
US7676307B2 (en) * 2001-11-05 2010-03-09 Ford Global Technologies System and method for controlling a safety system of a vehicle in response to conditions sensed by tire sensors related applications
US20050085044A1 (en) * 2002-01-25 2005-04-21 Axel Hulsmann Method for the production of a hetero-bipolar transistor
JP2004172582A (ja) * 2002-10-30 2004-06-17 Sharp Corp ヘテロ接合バイポーラトランジスタ
JP2004207583A (ja) * 2002-12-26 2004-07-22 Sony Corp 半導体装置
US6770919B2 (en) * 2002-12-30 2004-08-03 Xindium Technologies, Inc. Indium phosphide heterojunction bipolar transistor layer structure and method of making the same
US6998320B2 (en) * 2003-04-23 2006-02-14 Triquint Semiconductor, Inc. Passivation layer for group III-V semiconductor devices
JP2005012170A (ja) * 2003-05-28 2005-01-13 Toshiba Corp 半導体装置
JP2005072467A (ja) * 2003-08-27 2005-03-17 Sony Corp 半導体装置およびその製造方法
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US7323721B2 (en) 2004-09-09 2008-01-29 Blue Photonics Inc. Monolithic multi-color, multi-quantum well semiconductor LED
US7402831B2 (en) 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
FR2888664B1 (fr) 2005-07-18 2008-05-02 Centre Nat Rech Scient Procede de realisation d'un transistor bipolaire a heterojonction
FR2908925B1 (fr) 2006-11-17 2009-02-20 St Microelectronics Sa PROCEDE D'INTEGRATION D'UN COMPOSANT DE TYPE III-N, TEL QUE DU GaN, SUR UN SUBSTRAT DE SILICIUM (001) NOMINAL

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165859A (en) * 1998-05-01 2000-12-26 Lucent Technologies Inc. Method for making InP heterostructure devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Also Published As

Publication number Publication date
US8519443B2 (en) 2013-08-27
WO2007010135A2 (fr) 2007-01-25
US20100001319A1 (en) 2010-01-07
JP2009502035A (ja) 2009-01-22
KR101518063B1 (ko) 2015-05-06
EP1908114B1 (fr) 2015-12-30
FR2888664B1 (fr) 2008-05-02
CN101243555A (zh) 2008-08-13
WO2007010135A3 (fr) 2007-03-08
JP5336186B2 (ja) 2013-11-06
FR2888664A1 (fr) 2007-01-19
KR20080036096A (ko) 2008-04-24
EP1908114A2 (fr) 2008-04-09

Similar Documents

Publication Publication Date Title
CN101243555B (zh) 制造异质结双极晶体管的方法
EP0541971B1 (en) A graded bandgap single-crystal emitter heterojunction bipolar transistor
KR20120003463A (ko) 쇼트키 장치
EP1662557B1 (en) Heterojunction bipolar transistor
CN113725296B (zh) 氮化物半导体外延叠层结构及其功率元件
JP4999246B2 (ja) コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法
US7821037B2 (en) Heterojunction bipolar transistor
CN100463121C (zh) 异质结构双极型晶体管
US7091578B2 (en) Bipolar junction transistors and methods of manufacturing the same
US20060284282A1 (en) Heterjunction bipolar transistor with tunnelling mis emitter junction
JP2004088107A (ja) エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ）
US20060267149A1 (en) Bipolar junction transistors and method of manufacturing the same
Ida et al. Enhancement of f/sub max/in InP/InGaAs HBTs by selective MOCVD growth of heavily-doped extrinsic base regions
JP4019590B2 (ja) 半導体装置
CN115566057A (zh) 异质结双极晶体管及其制造方法
Ohkubo et al. High-reliability InGaP/GaAs HBTs with 153 GHz fT and 170 GHz fmax
JP2017195217A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
Godin et al. A GaAsSb/InP HBT circuit technology
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
Hartmann et al. InGaP/GaAs carbon-doped heterostructures for heterojunction bipolar transistors
Ohkubo et al. High-reliability InGaP/GaAs HBTs with 153 GHz f^ sub T^ and 170 GHz f^ sub max^
JP2001035859A (ja) ヘテロ接合バイポーラトランジスタ
JP2005093976A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2001176881A (ja) ヘテロ接合バイポーラトランジスタ
JP2000323493A (ja) 半導体装置用ウェハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant