JP2014120503A - ヘテロ接合バイポーラトランジスタ - Google Patents

Abstract

【課題】ＧａＡｓＳｂからなるベース層およびＩｎＰからなるコレクタ層を用いたレッジ構造を有するＨＢＴを、高い電流利得が実現できると共に高周波特性に優れた状態で形成できるようにする。
【解決手段】ＧａＡｓＳｂからなるベース層１０４の上に、ベース層１０４を覆う状態にＩｎＡｌＧａＡｓからなる第１エミッタ層１０５を形成し、第１エミッタ層１０５の上にベース層１０４より小さな面積でＩｎＰからなる第２エミッタ層１０６を形成する。
【選択図】 図１

Description

本発明は、ＩｎＰ系の化合物半導体を用いたヘテロ接合バイポーラトランジスタに関する。

ＧａＡｓＳｂからなるベース層、およびＩｎＰからなるコレクタ層を備えて構成されたＩｎＰ／ＧａＡｓＳｂヘテロ接合バイポーラトランジスタ（heterojunction bipolar transistor：ＨＢＴ）が提案されている。このＨＢＴは、ベース・コレクタ接合において、伝導帯不連続によるエネルギー障壁が発生しない、いわゆるＴｙｐｅＩＩというバンドラインナップをとるため、電流ブロッキング効果が解消される。このため、高電流領域において優れた高周波特性が期待されている。

上述したＨＢＴでは、エミッタ層にコレクタ層と同じ材料であるＩｎＰを用いることが多い。しかしながら、ＧａＡｓＳｂからなるベース層上にＩｎＰからなるエミッタ層を形成（成長）する場合、エミッタ・ベース接合において良好な結晶品質を得ることが難しいため、再結合電流が発生しやすく、電流利得が劣化してしまう問題がある。例えば、非特許文献１に示されているように、ＩｎＰからなるエミッタ層、ＧａＡｓＳｂからなる層厚４０ｎｍのベース層、ＩｎＰからなる層厚２００ｎｍのコレクタ層から構成されるＨＢＴ構造では、平面視矩形のエミッタの寸法が５０μｍ×５０μｍとされているＨＢＴにおいて、コレクタ電流密度１ｋＡ／ｃｍ²で、電流利得は１３．５という低い値となってしまう。

電流利得の改善に向けた手段として、エミッタ層とベース層の間に、ＩｎＡｌＡｓやＩｎＡｌＧａＡｓからなる半導体層を挿入する方法が報告されている（非特許文献１，非特許文献２参照）。例えば、ＩｎＰからなるエミッタ層、ＩｎＡｌＡｓからなるエミッタ層と、エミッタ層を２層としたＨＢＴが提案されている（非特許文献１参照）。このＨＢＴは、ＧａＡｓＳｂからなるベース層の層厚を４０ｎｍ，ＩｎＰからなるコレクタ層の層厚を２００ｎｍとし、平面視矩形のエミッタ領域の寸法を５０μｍ×５０μｍとした場合、コレクタ電流密度１ｋＡ／ｃｍ²で、４５という高い電流利得が実現されている（ベースシート抵抗は１０００Ω／□）。この値は、ＩｎＰからなるエミッタ層だけでＨＢＴを構成した場合の値に対して３倍以上となっている。

また、エミッタコンタクト層をｎ⁺−ＩｎＰから構成し、エミッタ層をＩｎＡｌＧａＡｓから構成し、ベース層をＧａＡｓＳｂから構成し，コレクタ層をＩｎＰから構成したＨＢＴが報告されている（非特許文献２参照）。このＨＢＴでは、エミッタ層を層厚７０ｎｍとし、ベース層を層厚５０ｎｍとし、コレクタ層を層厚３００ｎｍとしている。このＨＢＴでは、平面視矩形のエミッタ領域の寸法を５μｍ×３０μｍとした場合、８３という非常に高い電流利得が得られている（ベースシート抵抗１２６０Ω／□）。

以上のように、ＧａＡｓＳｂ層とＩｎＰ層の間に、ＩｎＡｌＡｓやＩｎＡｌＧａＡｓなどからなる半導体層を挿入することにより、エミッタ・ベース接合における結晶品質が改善され、再結合電流の抑制につながり、結果として電流利得が向上する。

H. J. Zhu et al. , "GaAsSb-BASED HBTS GROWN BY PRODUCTION MBE SYSTEM" , 2004 International Conference on Indium Phoshide and Related Materials, WP-6, pp.338-341, 2004. X. Zhu et al. , "FIRST HIGH-FREQUENCY AND POWER DEMONSTRATION OF InGaAlAs/GaAsSb/InP DOUBLE HBTs", 2003 International Conference on Indium Phoshide and Related Materials,Tup14, pp.149-152, 2003. N. Kashio, K. Kurishima, Y. K. Fukai, M.Ida, and S. Yamahata, "High-Speed and High-Reliability InP-Based HBTs With a Novel Emitter", IEEE Electron Devices, vol.57, no.2, pp.373-379, 2010.

ところで、上述したようなＩｎＰ系ＨＢＴの実用化にあたって、電流利得の経時劣化を抑制するために、よく知られているように、ベース層表面にレッジ構造を設けることは非常に重要である。実際、ＩｎＰ／ＩｎＧａＡｓ構造のＨＢＴでは、ＩｎＰからなるエミッタをＩｎＧａＡｓからなるベース層上に意図的に残し、ベース層表面を被覆することで表面再結合電流を抑制することで、５０以上の高い電流利得と、デバイス接合温度１２５℃において１×１０⁸時間という実用に足るデバイス寿命を実現している（非特許文献３参照）。

前述したＩｎＰ／ＧａＡｓＳｂ構造のＨＢＴにおいても同様に、実用化にはレッジ構造が不可欠となることが予測されるものの、レッジ構造に関する報告はほとんどない。このため、以下に、これまでＩｎＰ／ＧａＡｓＳｂ構造のＨＢＴで報告されているエミッタ構造を用いてレッジ構造を作製する際の課題について説明する。

まず考えられるのが、ＩｎＰ／ＩｎＧａＡｓ構造ＨＢＴで使われているＩｎＰレッジ構造と同様の構造を用いる方法である。この構造としたＨＢＴについて、図５を用いて説明する。図５に示すように、このＨＢＴは、半絶縁性ＩｎＰからなる基板２０１上に、ＩｎＰからなるサブコレクタ層２０２が形成され、サブコレクタ層２０２の上にＩｎＰからなるコレクタ層２０３が形成されている。

また、コレクタ層２０３の上にｐ⁺−ＧａＡｓＳｂからなるベース層２０４が形成され、ベース層２０４の上にｎ−ＩｎＰからなる第１エミッタ層２０５が形成され、第１エミッタ層２０５の上にｎ−ＩｎＧａＡｓからなるエッチング停止層２０６が形成され、エッチング停止層２０６の上にｎ−ＩｎＰからなる第２エミッタ層２０７が形成され、第２エミッタ層２０７の上にｎ−ＩｎＧａＡｓからなるエミッタコンタクト層２０８が形成されている。第１エミッタ層２０５の周辺部分でベース層２０４の表面を覆うレッジ構造としている。このＨＢＴの構造をエミッタ構造１とする。

このエミッタ構造１のＨＢＴによれば、エミッタコンタクト層２０８、第２エミッタ層２０７およびエッチング停止層２０６を選択的にウェットエッチングすることで、容易に第１エミッタ層２０５の周辺部をレッジ層として用いるレッジ構造が実現できる。また、ＩｎＰは酸化されにくく、ＳｉＮ膜で被覆することで、再現性良く表面を不活性させることが可能であるため、ｎ−ＩｎＰからなる第１エミッタ層２０５は、ＳｉＮからなる保護膜２１２で被覆されている。なお、保護膜２１２は、エッチング停止層２０６，第２エミッタ層２０７，エミッタコンタクト層２０８よりなるエミッタメサの側面も覆っている。

また、第１エミッタ層２０５は、レッジ層を完全に空乏化させるために、層厚を１５ｎｍ程度にすることが多い。レッジ層の厚さを十分に薄くすることで、エミッタからレッジを介してベース層表面に流れるレッジリーク電流を解消することが可能となる。

ここで、ベース電極２１０は、第１エミッタ層２０５の上に形成され、第１エミッタ層２０５内を拡散することでベース層２０４に接続している。ところで、このように形成しているベース電極２１０は、基板２０１の法線方向（垂直方向）だけでなく、基板２０１の平面方向（水平方向）にも拡散する。従って、少なくとも０．１５μｍ以上は、第１エミッタ層２０５の水平方向にベース電極２１０が拡散することが予測される。このため、エミッタメサとベース電極２１０との距離（エミッタ・ベース間距離）を十分設ける必要がある。

しかしながら、エミッタ・ベース間距離の増加は、ベース・コレクタ容量の増大を招き、高周波特性を劣化させてしまう。また、前述したように、ＧａＡｓＳｂからなるベース層２０４の上にＩｎＰからなるエミッタ２０５を成長するエミッタ構造１では、エミッタ・ベース接合において良好な結晶品質を得ることが難しく、再結合電流の発生により、電流利得が劣化してしまう問題もある。

次に、エミッタ層にＩｎＡｌＧａＡｓを用いたＩｎＰ／ＧａＡｓＳｂ構造のＨＢＴ（非特許文献２参照）を用いてレッジ構造を作製する場合について、図６を用いて説明する。図６に示すように、このＨＢＴは、半絶縁性ＩｎＰからなる基板３０１上にＩｎＰからなるサブコレクタ層３０２が形成され、サブコレクタ層３０２上にＩｎＰからなるコレクタ層３０３が形成されている。

また、コレクタ層３０３上に、ｐ⁺−ＧａＡｓＳｂからなる層厚５０ｎｍのベース層３０４が形成され、ベース層３０４の上にｎ−ＩｎＡｌＧａＡｓからなる層厚７０ｎｍのエミッタ層３０５が形成され、エミッタ層３０５上にｎ⁺−ＩｎＰからなる第１エミッタコンタクト層３０６が形成され、第１エミッタコンタクト層３０６上にｎ⁺−ＩｎＧａＡｓからなる第２エミッタコンタクト層３０７が形成されている。エミッタ層３０５の周辺部でベース層３０４の表面を覆うレッジ構造としている。このＨＢＴの構造をエミッタ構造２とする。なお、エミッタ層３０５は、ＳｉＮからなる保護膜３１１で被覆され、第１エミッタコンタクト層３０６，第２エミッタコンタクト層３０７よりなるエミッタメサの側面も、保護膜３１１で覆われている。

このエミッタ構造２では、ｎ−ＩｎＡｌＧａＡｓからなるエミッタ層３０５を、ｐ⁺−ＧａＡｓＳｂからなるベース層３０４上に意図的に残してレッジを形成している。なお、ｎ⁺−ＩｎＰからなる第１エミッタコンタクト層３０６をレッジ層上に残すと、レッジリーク電流の元となるため当然除去する必要がある。このエミッタ構造２では、第１エミッタコンタクト層３０６とベース層３０４との間にｎ−ＩｎＡｌＧａＡｓからなるエミッタ層３０５を挿入しているため、エミッタ・ベース接合において良好な結晶品質が得られ、再結合電流が抑制され、電流利得の向上が期待できる。

しかしながら、エミッタ構造２でレッジ構造を作製した場合、エミッタ層３０５が層厚７０ｎｍと厚いため、空乏化が難しく、エミッタ層３０５からこの周辺部のレッジ層の表面上を通って、ベース層３０４の表面にレッジリーク電流が流れてしまい、電流利得が劣化してしまう。また、エミッタ層３０５を構成するＩｎＡｌＧａＡｓは、活性なＡｌ元素を含むため、大気に触れると非常に酸化しやすい。このため、保護膜３１１などにより再現性よくレッジ層表面を不活性化することは難しいという課題もある。

更に、レッジ構造を形成する際、ベース電極３０９をエミッタ層３０５内に拡散させ、ベース層３０４に接触させる必要があるが、ベース電極３０９は少なくともエミッタ層３０５の厚さ分だけ、エミッタメサ方向に拡散するため、エミッタ・ベース間距離を十分に設けなければ、レッジリーク電流を発生させてしまい、電流利得の著しい低下を招く。また、エミッタ・ベース間距離を十分に設けることは、ベース・コレクタ容量の増大につながり、高周波特性を劣化させる恐れがある。

上述したエミッタ構造２では、ベース層３０４とベース電極３０９を接続させるために、ベース電極３０９をエミッタ層３０５内に拡散させているが、例えば、一部のエミッタ層３０５をエッチングしてベース層３０４を露出させ、ここにベース電極３０９を形成する方法も考えられる。しかしながら、一般的にＩｎＡｌＧａＡｓとＧａＡｓＳｂとの選択エッチングは難しく、ＩｎＡｌＧａＡｓからなるエミッタ層３０５のエッチングの際にある程度のＧａＡｓＳｂからなるベース層３０４をエッチングしてしまう。この結果、ベース抵抗の増大を招き、高周波特性を劣化させてしまう。

以上に説明したように、上述した技術では、ＧａＡｓＳｂからなるベース層およびＩｎＰからなるコレクタ層によるＨＢＴにおいて、レッジ構造を適用する場合、高い電流利得が得にくく、高周波特性の劣化を招きやすいという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、ＧａＡｓＳｂからなるベース層およびＩｎＰからなるコレクタ層を用いたレッジ構造を有するＨＢＴを、高い電流利得が実現できると共に高周波特性に優れた状態で形成できるようにすることを目的とする。

本発明に係るヘテロ接合バイポーラトランジスタは、半絶縁性のＩｎＰからなる基板と、基板の上に形成された化合物半導体からなるサブコレクタ層と、サブコレクタ層の上にサブコレクタ層より小さな面積で形成された化合物半導体からなるコレクタ層と、ＧａＡｓＳｂ，ＡｌＧａＡｓＳｂ，およびＩｎＧａＡｓＳｂの中より選択された化合物半導体からなり、コレクタ層の上に形成されたベース層と、ベース層の上にベース層を覆って形成されたＩｎＡｌＧａＡｓからなる第１エミッタ層と、第１エミッタ層の上にベース層より小さな面積で形成されたＩｎＰからなる第２エミッタ層と、第２エミッタ層の上に第２エミッタ層より小さな面積で形成された化合物半導体からなるエミッタコンタクト層と、コレクタ層の周囲のサブコレクタ層の上に形成されたコレクタ電極と、第２エミッタ層の周囲の第１エミッタ層の上に形成されてベース層に接続するベース電極と、エミッタコンタクト層の上に形成されたエミッタ電極とを少なくとも備える。なお、ベース電極は、第１エミッタ層を拡散してベース層に接続している。

上記ヘテロ接合バイポーラトランジスタにおいて、第１エミッタ層は、層厚が２ｎｍ〜５ｎｍの範囲とされていればよい。また、第２エミッタ層は、層厚が１０ｎｍ〜３０ｎｍの範囲とされていればよい。また、第１エミッタ層を構成するＩｎＡｌＧａＡｓにおけるＡｌ組成は、２２％〜４７％の範囲にされていればよい。

以上説明したことにより、本発明によれば、ＧａＡｓＳｂからなるベース層およびＩｎＰからなるコレクタ層を用いたレッジ構造を有するＨＢＴを、高い電流利得が実現できると共に高周波特性に優れた状態で形成できるようになるという優れた効果が得られる。

図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。 図２Ａは、本発明の実施の形態におけるヘテロバイポーラトランジスタの製造方法を説明する各製造工程における断面の状態を示す構成図である。 図２Ｂは、本発明の実施の形態におけるヘテロバイポーラトランジスタの製造方法を説明する各製造工程における断面の状態を示す構成図である。 図２Ｃは、本発明の実施の形態におけるヘテロバイポーラトランジスタの製造方法を説明する各製造工程における断面の状態を示す構成図である。 図２Ｄは、本発明の実施の形態におけるヘテロバイポーラトランジスタの製造方法を説明する各製造工程における断面の状態を示す構成図である。 図２Ｅは、本発明の実施の形態におけるヘテロバイポーラトランジスタの製造方法を説明する各製造工程における断面の状態を示す構成図である。 図３は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタのガンメルプロットを示す特性図である。 図４は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタのコレクタ電流密度に対する電流利得の変化を示す特性図である。 図５は、レッジ構造としたＩｎＰ系ＨＢＴ構造を示す断面図である。 図６は、レッジ構造としたＩｎＰ系ＨＢＴ構造を示す断面図である。

以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。

このヘテロ接合バイポーラトランジスタは、まず、半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成された化合物半導体からなるサブコレクタ層１０２と、サブコレクタ層１０２の上にサブコレクタ層１０２より小さな面積で形成された化合物半導体からなるコレクタ層１０３と、コレクタ層１０３の上に形成されたベース層１０４とを備える。ベース層１０４は、ＧａＡｓＳｂ，ＡｌＧａＡｓＳｂ，およびＩｎＧａＡｓＳｂの中より選択された化合物半導体から構成されていればよい。以下では、ベース層１０４がＧａＡｓＳｂから構成された場合を例にして説明するが、ＡｌＧａＡｓＳｂおよびＩｎＧａＡｓＳｂの場合も同様である。

また、ベース層１０４の上にベース層１０４を覆って形成されたＩｎＡｌＧａＡｓからなる第１エミッタ層１０５と、第１エミッタ層１０５の上にベース層１０４より小さな面積で形成されたＩｎＰからなる第２エミッタ層１０６と、第２エミッタ層１０６の上に第２エミッタ層１０６より小さな面積で形成された化合物半導体からなるエミッタコンタクト層１０７とを備える。基板１０１の平面方向（水平方向）に、エミッタコンタクト層１０７より広がっている第１エミッタ層１０５および第２エミッタ層１０６の部分が、レッジ構造を構成するレッジ層となる。

また、エミッタコンタクト層１０７の上に形成された第１エミッタ電極１０８と、第２エミッタ層１０６の周囲の第１エミッタ層１０５の上に形成されてベース層１０４に接続するベース電極１０９と、コレクタ層１０３の周囲のサブコレクタ層１０２の上に形成されたコレクタ電極１１２とを備える。ここで、ベース電極１０９は、第１エミッタ層１０５を拡散してベース層１０４に接続している。

また、エミッタコンタクト層１０７の側面、およびエミッタコンタクト層１０７形成領域より外側の第２エミッタ層１０６上面は、窒化シリコンからなる第１保護層１１０に被覆されている。また、素子全体が、ベンゾシクロブテン（ＢＣＢ）からなる第２保護層１１３に埋め込まれている。なお、第１エミッタ電極１０８には、第２保護層１１３の上面を貫通する第２エミッタ電極１１１を介して配線１１４が接続している。

次に、本発明の実施の形態におけるヘテロバイポーラトランジスタの製造方法について、図２Ａ〜図２Ｅを用いて説明する。図２Ａ〜図２Ｅは、本発明の実施の形態におけるヘテロバイポーラトランジスタの製造方法を説明する各製造工程における断面の状態を示す構成図である。

まず、図２Ａに示すように、半絶縁性ＩｎＰからなる基板１０１の上に、ｎ⁺−ＩｎＰ層１０２ａ、ｎ−ＩｎＰ層１０３ａ、ｐ⁺−ＧａＡｓＳｂ層１０４ａ、アンドープのＩｎＡｌＧａＡｓ層１０５ａ，アンドープのＩｎＰ層１０６ａ、ｎ⁺−ＩｎＧａＡｓ層１０７ａを、例えば、公知の有機金属気相成長法により上記順序でエピタキシャル成長して形成する。例えば、ＩｎＡｌＧａＡｓ層１０５ａは、層厚３ｎｍ程度に形成し、ＩｎＰ層１０６ａは、層厚１７ｎｍ程度とすればよい。また、ｎ⁺−ＩｎＧａＡｓ層１０７ａの上に、例えばスパッタ法および真空蒸着法などにより、タングステンを主成分とする金属を堆積して電極金属層１０９ａを形成する。

次に、公知のリソグラフィ技術およびエッチング技術により電極金属層１０８ａおよびｎ⁺−ＩｎＧａＡｓ層１０７ａをメサ形状にパタニングし、図２Ｂに示すように、ＩｎＰ層１０６ａの上にエミッタコンタクト層１０７および第１エミッタ電極１０８を形成する。

例えば、まず、平面視で１辺が０．２５μｍ程度の矩形のレジストパタンを電極金属層１０８ａの上に形成する。次いで、形成したレジストパタンをマスクとしてＳＦ₆ガスを用いた反応性イオンエッチング（Reactive ion etching：ＲＩＥ）により、電極金属層１０８ａを選択的にエッチングすることで、第１エミッタ電極１０８が形成できる。

また、引き続き、レジストパタンおよび第１エミッタ電極１０８をマスクとし、Ｃｌ₂ガスを用いた反応性イオンエッチングにより、層厚方向に一部のｎ⁺−ＩｎＧａＡｓ層１０７ａを選択的にエッチング除去し、更に、ウェットエッチングにより層厚方向に残りのｎ⁺−ＩｎＧａＡｓ層１０７ａをエッチング除去することで、エミッタコンタクト層１０７が形成できる。Ｃｌ₂ガスを用いた反応性イオンエッチングでは、層厚方向に８割程度ｎ⁺−ＩｎＧａＡｓ層１０７ａをエッチングすればよい。以上のことにより、所定のメサ形状に、第１エミッタ電極１０８およびエミッタコンタクト層１０７が形成できる。この段階で形成されたメサ形状を第１メサとする。

次に、第１メサを含むＩｎＰ層１０６ａの上に、スパッタ法またはプラズマＣＶＤ法などの堆積法により、窒化シリコンを堆積して窒化シリコン膜を形成する。例えば、膜厚１５０ｎｍ程度に窒化シリコン膜を形成する。次に、上記第１メサより広い面積のフォトレジストパタンを、上記第１メサの部分の上部にあたる窒化シリコン膜の上に形成する。このフォトレジストパタンの形成領域は、第１メサの周囲の外部ベースの領域を覆う範囲とする。また、上記フォトレジストパタンは、第１エミッタ電極１０８の上部にあたる中央部に、開口部を備える。

上述したフォトレジストパタンを形成した後、このフォトレジストパタンをマスクとし、ＳＦ₆ガスを用いた反応性イオンエッチングにより窒化シリコン膜を選択的にエッチング除去し、図２Ｃに示すように、第１保護層１１０を形成する。第１保護層１１０により、エミッタコンタクト層１０７の側面、エミッタコンタクト層１０７形成領域より外側の第２エミッタ層１０６上面が覆われた状態とする。また、上記フォトレジストパタンを用い、塩酸系エッチャントを用いたウェットエッチングによりＩｎＰ層１０６ａを選択的にエッチングしてパタニングし、図２Ｃに示すように、第２エミッタ層１０６を形成する。このＩｎＰのエッチングにおいて、ＩｎＡｌＧａＡｓ層１０５ａは、塩酸系エッチャントではあまりエッチングされないので、エッチング停止層として機能する。以上のことにより、所定のメサ形状に、第２エミッタ層１０６が形成できる。この段階で形成されたメサ形状を第２メサとする。

次に、第２エミッタ層１０６形成などに用いたフォトレジストパタンを除去した後、新たに、第２エミッタ電極およびベース電極の形成領域に開口部を備えるマスクパタンを形成し、この上に、Ａｕ，Ｐｔ，Ｔｉ，Ｐｔを順次に蒸着して堆積し、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ構造の金属層を形成する。次いで、金属層の下に形成してあるマスクパタンを除去するリフトオフにより開口部に金属を残すことで、図２Ｃに示すように、ベース電極１０９および第２エミッタ電極１１１を形成する。ＩｎＡｌＧａＡｓ層１０５ａ表面のベース電極１０９が形成される箇所の近傍には、第２エミッタ層１０６および第１保護層１１０による段差があり、上述したリフトオフが比較的容易に行える。更に、ベース電極１０９がＩｎＡｌＧａＡｓ層１０５ａを拡散してｐ⁺−ＧａＡｓＳｂ層１０４ａに到達するように熱処理を行い、ベース電極１０９がｐ⁺−ＧａＡｓＳｂ層１０４ａに接続した状態とする。

次に、ベース電極１０９が形成されている領域を含む所定の範囲を覆うフォトレジストパタンを形成し、このフォトレジストパタンをマスクとし、ｐ⁺−ＧａＡｓＳｂ層１０４ａを選択的に除去し、図２Ｄに示すように、ベース層１０４を形成する。以上のことにより、所定のメサ形状に、ベース層１０４が形成できる。この段階で形成されたメサ形状を第３メサとする。

また、ｎ−ＩｎＰ層１０３ａを選択的に除去し、図２Ｄに示すように、コレクタ層１０３を形成する。コレクタ層１０３は、平面視で基板１０１の側に行くほど面積が小さくなる逆テーパ形状に形成する。例えば、ｎ−ＩｎＰ層１０３ａをウェットエッチングすることで、ウェットエッチングにおける結晶異方性により、コレクタ層１０３は、基板１０１の平面に対して垂直な断面視で逆テーパ形状にすることができる。以上のことにより、所定のメサ形状に、コレクタ層１０３が形成できる。この段階で形成されたメサ形状を第４メサとする。なお、このように逆テーパ形状とすることで、ＢＣメサ端におけるＩｎＰからなるベース側のコレクタ層１０３にかかる電界強度を緩和させることができ、耐圧特性が向上できる。

以上のように第３メサおよび第４メサを形成した後、コレクタ層１０３の周囲のｎ⁺−ＩｎＰ層１０２ａの表面に、オーミック接続するコレクタ電極１１２を形成する。例えば、よく知られたリフトオフ法によりコレクタ電極１１２を形成すればよい。

次に、公知のフォトリソグラフィ技術およびエッチング技術によりｎ⁺−ＩｎＰ層１０２ａをパタニングし、図２Ｅに示すように、サブコレクタ層１０２を形成する。サブコレクタ層１０２は、ベース層１０４（第３メサ）より大きな面積のメサ形状とする。この段階で形成されたメサ形状を、第５メサとする。

次に、第５メサ，第４メサ，第３メサ，第２メサ，および第１メサからなる素子部を埋め込む状態に第２保護層１１３を形成する。例えば、ＢＣＢをスピンコート法により塗布して塗布膜を形成し、この塗布膜を熱硬化させ、ＣＦ系ガスによるＲＩＥによりエッチバックし、第２エミッタ電極１１１上部を露出させた状態とすればよい。第２保護層１１３は、上記素子部を埋め込む状態に形成する。この後、第２エミッタ電極１１１に接続する配線１１４を形成すれば、図１に示した本実施の形態におけるヘテロ接合バイポーラトランジスタが得られる。本実施の形態では、第１エミッタ層１０５は、層厚３ｎｍに形成され、第２エミッタ層１０６は、層厚１７ｎｍに形成される。

上述した実施の形態によれば、ベース電極１０９は、第１エミッタ層１０５を拡散してベース層１０４に接続している。従って、ベース電極１０９は、第２エミッタ層１０６とは電気的に完全に分離されている。このため、ベース電極１０９を、第２エミッタ層１０６のメサ構造に対し、接触しない範囲で近設させることができる。この結果、実施の形態１によれば、レッジ構造としたヘテロ接合バイポーラトランジスタにおいて、ベース・コレクタ容量の増大が抑制でき、高周波特性を劣化させることがない。

また、本実施の形態では、ＩｎＰよりなる第２エミッタ層１０６のエミッタコンタクト層１０７より広がっている領域の表面が、レッジ構造を構成しているレッジ層の上面となるので、活性なＡｌ元素などを含まず、不活性化することが容易であり、レッジリーク電流抑制につながる。

また、実施の形態１では、ＧａＡｓＳｂからなるベース層１０４の上に、ＩｎＡｌＧａＡｓからなる第１エミッタ層１０５を介してＩｎＰからなる第２エミッタ層１０６を形成しており、ＧａＡｓＳｂにＩｎＰが直接接触することがない状態としている。この結果、エミッタ・ベース接合において、再結合電流の発生が抑制され、高い電流利得が実現できるようになる。

ところで、ベース電極１０９は、水平方向にも拡散するが、この拡散は、第１エミッタ層１０５の水平方向にも拡散するものと考えられる。しかしながら、本実施の形態における第１エミッタ層１０５は層厚３ｎｍ程度であるため、レッジリーク電流の増加はほとんどないことが期待される。

以下、実際に作製したヘテロ接合バイポーラトランジスタのガンメルプロットを図３に示す。ここでは、エミッタコンタクト層１０７などによる第１メサの平面視の寸法（エミッタサイズ）は０．２５μｍ×６μｍとし、エミッタ・ベース間距離は０．１５μｍとした。なお、図３において、Ｉ_Cがベース−エミッタ電圧に対するコレクタ電流の変化を示し、Ｉ_Bがベース−エミッタ電圧に対するベース電流の変化を示している。また、βは、電流利得の変化を示している。

図３に示すように、エミッタ・ベース間距離が０．１５ｍと微細であるにもかかわらず、ベース電流は低電流領域（Ｖ_BE＝０．４程度）でも十分低く、コレクタ電流とベース電流の交差は１ｎＡ程度でしか見られない。これらのことから、レッジリーク電流は十分に抑制されていることがわかる。また、従来報告（非特許文献２）のヘテロ接合バイポーラトランジスタに比べて、エミッタ幅が１／２０のサイズであるにもかかわらず、従来報告よりもはるかに高い１１３という電流利得が実現されている（ベースシート抵抗は１１００Ω／□）。

次に、エミッタサイズの差による電流利得の差について、図４を用いて説明する。図４は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタのコレクタ電流密度に対する電流利得の変化を示す特性図である。図４において、実線（ａ）は、エミッタサイズを０．２５μｍ×６μｍとした微細ヘテロ接合バイポーラトランジスタの特性を示し、破線（ｂ）は、エミッタサイズを５０μｍ×５０μｍとした大面積ヘテロ接合バイポーラトランジスタの特性を示している。何れのヘテロ接合バイポーラトランジスタも、前述した実施の形態のヘテロ接合バイポーラトランジスタの構成としている。

コレクタ電流密度０．１ｍＡ／ｍ²以下の低電流領域に着目すると、大面積ヘテロ接合バイポーラトランジスタ（ｂ）と微細ヘテロ接合バイポーラトランジスタ（ａ）の電流利得がほとんど変わらないことが分かる。これは、レッジリーク電流が十分に抑制されていることを示しており、本実施の形態におけるレッジ構造が微細ヘテロ接合バイポーラトランジスタの高電流利得化に極めて有用であることを実証している。また、エミッタ・ベース間距離を過度に設ける必要がないため、ベース・コレクタ容量の増大を招くこともない。従って、高周波動作の観点からも本実施の形態のヘテロ接合バイポーラトランジスタは優れているといえる。

ここで、上述では、第１エミッタ層１０５の層厚を３ｎｍとしたが、第１エミッタ層１０５の層厚は、２ｎｍ以上５ｎｍ以下が望ましい。層厚を２ｎｍ以下とした場合、エッチング停止層としての機能が劣化し、第２エミッタ層１０６形成時にエッチングされてしまう。また、第１エミッタ層１０５の層厚を５ｎｍよりも大きくすると、基板１０１の平面の法線方向へのベース電極１０９の拡散距離が大きくなり、レッジリーク電流が増加し、電流利得が著しく低下してしまう。また、第２エミッタ層１０６の層厚はレッジリーク電流の影響を考えると、１０ｎｍ以上３０ｎｍ以下が望ましい。１０ｎｍよりも薄い場合、結晶品質の悪いＩｎＰ層が第２エミッタ層１０６の最表面になり、レッジリーク電流が増加してしまう。逆に、３０ｎｍよりも厚くなると、ＩｎＰからなる第２エミッタ層１０６の表面を完全に空乏化できなくなり、やはりレッジリーク電流が増加する。

次に、本実施の形態におけるＩｎＡｌＧａＡｓからなる第１エミッタ層１０５のＡｌ組成について説明する。Ｉｎの組成を５３％とした時、Ａｌの組成は２２％以上４７％以下とすることが望ましい。Ａｌ組成を２２％よりも小さくすると、ＩｎＡｌＧａＡｓの伝導帯端がＩｎＰの伝導帯端よりも低くなり、高電流領域において電子が蓄積し、エミッタ・ベース容量の増大を招き、高周波特性の劣化をもたらす。従って、Ａｌ組成は２２％以上とすることが重要である。なお、Ａｌ組成４７％は、Ｉｎの組成を５３％とした時のＡｌ組成の最大値であり、この場合、ＩｎＡｌＡｓとなる。第１エミッタ層１０５は、この状態のＩｎＡｌＡｓから構成されていてもよい。

以上に説明したように、本発明によれば、ＧａＡｓＳｂからなるベース層およびＩｎＰからなるコレクタ層を用いたレッジ構造を有するＨＢＴにおいて、ベース層の上にＩｎＡｌＧａＡｓからなる第１エミッタ層を設け、この上にＩｎＰからなる第２エミッタ層を設けるようにしたので、高い電流利得が実現できると共に高周波特性に優れた状態で形成できるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、ＩｎＰ系の各化合物半導体層は、有機金属気相成長法に限らず、分子線エピタキシャル成長により形成してもよい。

１０１…基板、１０２…サブコレクタ層、１０３…コレクタ層、１０４…ベース層、１０５…第１エミッタ層、１０６…第２エミッタ層、１０７…エミッタコンタクト層、１０８…第１エミッタ電極、１０９…ベース電極、１１０…第１保護層、１１１…第２エミッタ電極、１１２…コレクタ電極、１１３…第２保護層、１１４…配線。

Claims (5)

1. 半絶縁性のＩｎＰからなる基板と、
   前記基板の上に形成された化合物半導体からなるサブコレクタ層と、
   前記サブコレクタ層の上に前記サブコレクタ層より小さな面積で形成された化合物半導体からなるコレクタ層と、
   ＧａＡｓＳｂ，ＡｌＧａＡｓＳｂ，およびＩｎＧａＡｓＳｂの中より選択された化合物半導体からなり、前記コレクタ層の上に形成されたベース層と、
   前記ベース層の上にベース層を覆って形成されたＩｎＡｌＧａＡｓからなる第１エミッタ層と、
   前記第１エミッタ層の上に前記ベース層より小さな面積で形成されたＩｎＰからなる第２エミッタ層と、
   前記第２エミッタ層の上に前記第２エミッタ層より小さな面積で形成された化合物半導体からなるエミッタコンタクト層と、
   前記コレクタ層の周囲の前記サブコレクタ層の上に形成されたコレクタ電極と、
   前記第２エミッタ層の周囲の前記第１エミッタ層の上に形成されて前記ベース層に接続するベース電極と、
   前記エミッタコンタクト層の上に形成されたエミッタ電極と
   を少なくとも備えることを特徴とするヘテロ接合バイポーラトランジスタ。
2. 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
   前記ベース電極は、前記第１エミッタ層を拡散して前記ベース層に接続していることを特徴とするヘテロ接合バイポーラトランジスタ。
3. 請求項１または２記載のヘテロ接合バイポーラトランジスタにおいて、
   前記第１エミッタ層は、層厚が２ｎｍ〜５ｎｍの範囲とされていることを特徴とするヘテロ接合バイポーラトランジスタ。
4. 請求項１〜３のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
   前記第２エミッタ層は、層厚が１０ｎｍ〜３０ｎｍの範囲とされていることを特徴とするヘテロ接合バイポーラトランジスタ。
5. 請求項１〜４のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
   前記第１エミッタ層を構成するＩｎＡｌＧａＡｓにおけるＡｌ組成は、２２％〜４７％の範囲にされていることを特徴とするヘテロ接合バイポーラトランジスタ。

Images