JP2018018876A - ヘテロ接合バイポーラトランジスタ - Google Patents

Abstract

【課題】ヘテロ接合バイポーラトランジスタにおけるエミッタ寄生抵抗がより削減できるようにする。【解決手段】基板１０１の上に形成されたコレクタ層１０２と、コレクタ層１０２の上に形成されたベース層１０３と、ベース層１０３の上に形成されたエミッタ層１０４と、エミッタ層１０４の上に形成されたキャップ層１０５とを備える。また、このＨＢＴは、基板１０１の上に形成されたサブコレクタ層１０６を備え、コレクタ層１０２はサブコレクタ層１０６の上に形成されている。エミッタ電極１１３の側面およびキャップ層１０５の側面に接して形成された側面電極１１４を備える。【選択図】 図１

Description

本発明は、コレクタ、ベース、エミッタ、および、キャップが順次積層されたヘテロ接合バイポーラトランジスタに関する。

ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の動作速度を向上させるためには、素子の微細化を進めることが効果的である。しかしながら、素子の微細化を進めると、エミッタ寄生抵抗やコレクタ寄生容量の影響が相対的に大きくなる。従って、素子の微細化においては、エミッタ寄生抵抗やコレクタ寄生容量に対して適切に対処しないと、本来あるべき微細化の効果が打ち消されてしまうことになる。特に、エミッタ寄生抵抗は、電流駆動力に対して大きな影響を与えるため、ＨＢＴを集積回路に応用したときに、動作速度の向上を制限してしまうだけではなく、利得や波形振幅などの回路性能を逆に劣化させてしまう要因にもなりうる。高性能なＨＢＴを実現するには、素子微細化と同時にエミッタ寄生抵抗も削減していく必要がある。

以下、一般的なＨＢＴの構成について図５を用いて説明する。ＨＢＴは、基板５０１の上に形成されたコレクタ層５０２、ベース層５０３、エミッタ層５０４、キャップ層５０５を備える。コレクタ層５０２は、サブコレクタ層５０６の上に形成されている。

基板５０１は、半絶縁性ＩｎＰから構成され、サブコレクタ層５０６は、高濃度に不純物が添加された比較的厚いｎ型のＩｎＰと高濃度に不純物が添加された比較的薄いｎ型のＩｎＧａＡｓの積層構造から構成され、コレクタ層５０２は、ｎ型のＩｎＰから構成されている。また、ベース層５０３は、高濃度に不純物が添加されたｐ型のＧａＡｓＳｂから構成され、エミッタ層５０４は、ｎ型のＩｎＰから構成され、キャップ層５０５は、高濃度に不純物が添加されたｎ型のＩｎＧａＡｓから構成されている。

また、コレクタ層５０２の周囲のサブコレクタ層５０６の上には、コレクタ層５０２に電気的に接続するコレクタ電極５１１が形成され、エミッタ層５０４の周囲のベース層５０３の上にはベース電極５１２が形成され、キャップ層５０５の上にはエミッタ電極５１３が形成されている。

また、この一例では、平面視で、エミッタ層５０４はキャップ層５０５を包含するように形成されており、キャップ層５０５周囲の外部ベース上には、エミッタ層５０４の一部を用いてレッジ構造５０４ａが形成されている。さらに、レッジ構造５０４ａの上にはＳｉＮからなるレッジ保護膜５２１が形成されている（非特許文献１参照）。

なお、レッジ構造５０４ａは、外部ベース表面における再結合電流を抑制する公知の構造であり、微細ＨＢＴ素子において電流利得の劣化を回避するために用いられる。また、サブコレクタ層５０６を構成する比較的厚いＩｎＰの層は基板５０１側に、比較的薄いＩｎＧａＡｓの層はコレクタ層５０２やコレクタ電極５１１側に配置される。比較的厚いＩｎＰの層は放熱特性を良くするために用いられ、比較的薄いＩｎＧａＡｓの層はコレクタ電極５１１とのコンタクト抵抗を低減するために用いられる。

一般に、エミッタ寄生抵抗は、エミッタ電極５１３とキャップ層５０５との界面におけるコンタクト抵抗によって決定される。エミッタ電極５１３とキャップ層５０５との単位面積当たりのコンタクト抵抗率をρ_c、エミッタ電極５１３とキャップ層５０５との接触面積をＡとすれば、このコンタクト抵抗は（ρ_c／Ａ）で表現される。図５に示すように、通常のＨＢＴでは、エミッタ電極５１３は、キャップ層５０５上面全体と接するように形成されており、エミッタ電極５１３とキャップ層５０５の接触面積Ａを最大にすることによって、両者のコンタクト抵抗を最小にするような工夫がなされている。このような構造は、キャップ層５０５をエミッタ電極５１３に対して自己整合的に形成することによって比較的容易に実現することが可能である（非特許文献２参照）。

N. Kashio, K. Kurishima, M. Ida, and H. Matsuzaki, "0.25μm emitter InP/InAlGaAs/GaAsSb double heterojunction bipolar transistor with passivation ledge exhibiting a current gain of over 100", Electronics Letters, Vol. 50, No. 22, 23rd Oct. 2014, pp. 1631-1633. N. Kashio, K. Kurishima, Y. K. Fukai, M. Ida, and S. Yamahata, "High-speed and high-reliability InP-based HBTs with a novel emitter," IEEE Trans. Electron Devices, Vol. 57, No. 2, Feb. 2010, pp. 373-379.

エミッタ電極とキャップ層との間で発生するコンタクト抵抗（ρ_c／Ａ）を削減するために、これまで、コンタクト抵抗率ρ_c自体の低減についても多くの検討がなされてきた。このコンタクト抵抗率は、主に、エミッタ電極とキャップ層との界面で形成されるエネルギー障壁によって決定されるが、これを低減するには、このエネルギー障壁幅や障壁高さを低減することが重要となる。例えば、前述した従来のＩｎＰ系ＨＢＴにおいては、結晶成長条件を最適化することによってキャップ層を構成するｎ型ＩｎＧａＡｓの不純物添加濃度を増加させ、エネルギー障壁幅の低減を図っている。あるいは、エミッタ電極とキャップ層との界面付近において、キャップ層を構成しているＩｎＧａＡｓのＩｎ組成を増加させることによって、このエネルギー障壁高さを低減させるような試みも実施されている。

しかしながら、こうした試みは、これまでに多くの研究機関が既に検討しつくしており、これ以上の最適化を実施できる余地はあまりないのが現状である。従って、素子をより微細化するために、より一層のエミッタ寄生抵抗削減が要求されている。

本発明は、以上のような問題点を解消するためになされたものであり、ヘテロ接合バイポーラトランジスタにおけるエミッタ寄生抵抗がより削減できるようにすることを目的とする。

本発明に係るヘテロ接合バイポーラトランジスタは、基板の上に形成されたコレクタ層と、コレクタ層の上に形成されたベース層と、ベース層の上に形成されたエミッタ層と、エミッタ層の上に形成されたキャップ層と、コレクタ層に電気的に接続されたコレクタ電極と、エミッタ層の周囲のベース層の上に形成されたベース電極と、キャップ層の上に形成されたエミッタ電極と、エミッタ電極の側面およびキャップ層の側面に接して形成された側面電極とを備える。

上記ヘテロ接合バイポーラトランジスタにおいて、キャップ層は、平面視でエミッタ層より小さい面積に形成されてエミッタ層の内側に配置されている構成とすることで、レッジ構造とすることができる。

上記ヘテロ接合バイポーラトランジスタにおいて、側面電極は、エミッタ層とは離間して形成されているとよい。また、側面電極は、エミッタ層とショットキー接合を形成して接触していてもよい。

上記ヘテロ接合バイポーラトランジスタにおいて、キャップ層は、ＩｎＧａＡｓから構成し、エミッタ層は、ＩｎＰ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＧａＰ、またはＩｎＧａＡｓＰのいずれかから構成し、側面電極のキャップ層との接触箇所は、Ｔｉ、Ｐｔ、Ｍｏ、Ｗ、またはＷを主成分とする金属材料のいずれかから構成すればよい。

以上説明したように、本発明によれば、エミッタ電極の側面およびキャップ層の側面に接して側面電極を形成したので、ヘテロ接合バイポーラトランジスタにおけるエミッタ寄生抵抗がより削減できるという優れた効果が得られる。

図１は、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。 図２Ａは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｂは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｃは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｄは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｅは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｆは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｇは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｈは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｉは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図２Ｊは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図３は、本発明の実施の形態２におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。 図４Ａは、本発明の実施の形態２におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図４Ｂは、本発明の実施の形態２におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。 図５は、従来のヘテロ接合バイポーラトランジスタの構成を示す断面図である。

以下、本発明の実施の形態について図を参照して説明する。

［実施の形態１］
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の構成を示す構成図である。このヘテロ接合バイポーラトランジスタは、基板１０１の上に形成されたコレクタ層１０２と、コレクタ層１０２の上に形成されたベース層１０３と、ベース層１０３の上に形成されたエミッタ層１０４と、エミッタ層１０４の上に形成されたキャップ層１０５とを備える。また、このＨＢＴは、基板１０１の上に形成されたサブコレクタ層１０６を備え、コレクタ層１０２はサブコレクタ層１０６の上に形成されている。

また、実施の形態１におけるＨＢＴは、コレクタ層１０２に電気的に接続されたコレクタ電極１１１を備える。コレクタ電極１１１は、コレクタ層１０２の周囲のサブコレクタ層１０６の上に形成されている。コレクタ電極１１１は、サブコレクタ層１０６を介してコレクタ層１０２に電気的に接続されている。また、エミッタ層１０４の周囲のベース層１０３の上に形成されたベース電極１１２と、キャップ層１０５の上に形成されたエミッタ電極１１３とを備える。上述した構成は、よく知られたＨＢＴと同様である。

なお、実施の形態１では、キャップ層１０５は、平面視でエミッタ層１０４より小さい面積に形成されてエミッタ層１０４の内側に配置され、キャップ層１０５の周囲にレッジ構造１０４ａを形成している。

上述した構成に加え、本発明の実施の形態１におけるＨＢＴは、エミッタ電極１１３の側面およびキャップ層１０５の側面に接して形成された側面電極１１４を備えることを大きな特徴としている。側面電極１１４は、例えば、キャップ層１０５の側面およびエミッタ電極１１３の側面の全周を囲う状態に形成されている。なお、側面電極１１４は、厚さ方向（積層方向）に、キャップ層１０５の側面からエミッタ電極１１３の側面にかけて連続して形成されていればよく、側面全周を囲う状態とされていなくてもよい。

また、実施の形態１では、側面電極１１４は、エミッタ層１０４とは離間して形成されている。なお、レッジ構造１０４ａの上にはレッジ保護膜１２１を備え、側面電極１１４は、レッジ保護膜１２１に保護されている。

例えば、基板１０１は、半絶縁性のＩｎＰから構成され、サブコレクタ層１０６は、高濃度に不純物が添加されたｎ型のＩｎＰ層と高濃度に不純物が添加されたｎ型のＩｎＧａＡｓ層との積層構造から構成されている。また、コレクタ層１０２は、ｎ型のＩｎＰから構成され、ベース層１０３は、高濃度に不純物が添加されたｐ型のＧａＡｓＳｂから構成され、エミッタ層１０４は、ｎ型のＩｎＰから構成され、キャップ層１０５は、高濃度に不純物が添加されたｎ型のＩｎＧａＡｓから構成されている。

また、エミッタ電極１１３は、より薄いＴｉの層と比較的厚いＴｉＷの層との積層構造から構成されている。エミッタ電極１１３のＴｉの層は、エミッタ電極１１３の下部に形成されてキャップ層１０５の上面全体と接している。また、側面電極１１４は、薄いＴｉの層と比較的厚いＴｉＷの層から構成されている。また、レッジ保護膜１２１は、ＳｉＮから構成されている。

実施の形態１におけるＨＢＴは、キャップ層１０５上面に通常のエミッタ電極１１３を備え、キャップ層１０５の側面に本発明の特徴である側面電極１１４を備え、両者は物理的に接触しかつ電気的に接続している。このため，エミッタ電極１１３とキャップ層１０５との実効的な接触面積は、従来と比べて数倍に増加し，コンタクト抵抗を数分の一に低減することが可能となる。

ところで、側面電極１１４がレッジ構造１０４ａに接触（オーミック接続）していると、エミッタ電極１１３→キャップ層１０５→エミッタ層１０４→ベース層１０３の経路（第１経路）に加え、側面電極１１４→レッジ構造１０４ａ（エミッタ層１０４）→ベース層１０３の電流経路（第２経路）が形成される。これらの間の電流の状態は同一ではないため、ＨＢＴの動作制御が困難となる。このため、側面電極１１４がレッジ構造１０４ａに接触（オーミック接続）している状態は、好ましくない。

これに対し、実施の形態１では、前述したように、側面電極１１４はエミッタ層１０４の一部であるレッジ構造１０４ａには接触していない。このため、上述したようにエミッタ層１０４とベース層１０３が電気的に短絡し、ＨＢＴが正常動作しないことが防止できる。

次に、実施の形態１におけるＨＢＴの製造方法について、図２Ａ〜図２Ｊを用いて説明する。図２Ａ〜図２Ｊは、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの製造途中の状態を示す断面図である。

まず、図２Ａに示すように、Ｆｅをドープすることで高抵抗とされた半絶縁性のＩｎＰからなる（００１）面を主表面とした基板１０１の上に、サブコレクタ形成層２０１，コレクタ形成層２０２，ベース形成層２０３，エミッタ形成層２０４，キャップ形成層２０５，エミッタ電極形成層２０６を形成する。

例えば、基板１０１の上に、Ｓｉなどのｎ型不純物を高濃度に添加した比較的厚いＩｎＰの層（層厚３００ｎｍ）、および比較的薄いＩｎＧａＡｓの層（層厚３０ｎｍ）を順次に成長させることで、サブコレクタ形成層２０１とする。基板１０１の側のＩｎＰの層は、放熱特性をよくするために用いられ、この上のＩｎＧａＡｓの層は、コレクタ電極１１１とのコンタクト抵抗を低減するために用いられる。

また、サブコレクタ形成層２０１の上に、ｎ型不純物を低濃度に添加したＩｎＰ（層厚１００ｎｍ）を成長させることで、コレクタ形成層２０２とする。また、コレクタ形成層２０２の上に、例えばＣなどのｐ型不純物を高濃度に添加したＧａＡｓＳｂ（層厚２５ｎｍ）を成長させることで、ベース形成層２０３とする。

また、ベース形成層２０３の上に、ｎ型不純物を低濃度に添加したＩｎＰ（層厚２０ｎｍ）を成長させることで、エミッタ形成層２０４とする。また、エミッタ形成層２０４の上に、ｎ型不純物を高濃度に添加したＩｎＧａＡｓ（層厚３００ｎｍ）を成長させることで、キャップ形成層２０５とする。

上述したサブコレクタ形成層２０１，コレクタ形成層２０２，ベース形成層２０３，エミッタ形成層２０４，キャップ形成層２０５の形成は、例えば有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法などを用いて、順次にエピタキシャル成長させることで実施すればよい。

以上のようにして、各化合物半導体の層を成長した後、キャップ形成層２０５の上に、比較的薄いＴｉの層（層厚２ｎｍ）、および比較的厚いＴｉＷの層（層厚３００ｎｍ）を、例えば電子ビーム蒸着法やスパッタ法などを用いて順次に堆積することで、エミッタ電極形成層２０６とする。キャップ形成層２０５の側のＴｉの層は、キャップ層１０５に対して十分小さいコンタクト抵抗率ρ_cを実現するために使用される。この上のＴｉＷの層は、エミッタ電極形成層２０６を加工しやすくするために使用される。

次に、エミッタ電極形成層２０６をパターニングすることで、図２Ｂに示すように、キャップ形成層２０５の所定箇所にエミッタ電極１１３を形成する。例えば、エミッタ電極形成層２０６の上に、公知のリソグラフィー技術を用いてレジストパタンを形成し、形成したレジストパタンをマスクとし、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法を用いてエミッタ電極形成層２０６を選択的にエッチングすることで、エミッタ電極１１３が形成できる。

次に、エミッタ電極１１３をマスクとしたエッチングにより、キャップ形成層２０５をパターニングし、図２Ｃに示すように、キャップパタン２０５ａを形成する。例えば、誘導結合型プラズマ反応性イオンエッチング（Inductively Coupled Plasma Reactive Ion Etching：ＩＣＰ−ＲＩＥ）法を用い、エミッタ電極１１３の周囲の露出しているキャップ形成層２０５を途中までエッチングすることで、キャップパタン２０５ａを形成し、この周囲にスラブ層２０５ｂが残る状態とする。例えば、厚さ３００ｎｍのキャップ形成層２０５に対して２５０ｎｍ程度をエッチングすればよい。この工程において、キャップ層１０５とするキャップパタン２０５ａの平面視の寸法は、図２Ｃの紙面左右方向の幅を０．２５μｍとし、図２Ｃの紙面手前から奥の方向の長さを１μｍとする。キャップパタン２０５ａを形成した後、エミッタ電極１１３の形成に用いたレジストパタンを除去する。

次に、図２Ｄに示すように、金属層２０７を形成する。例えば、電子ビーム蒸着法やスパッタ法などを用い、厚さ２ｎｍのＴｉ層および厚さ５０ｎｍのＴｉＷ層を順次に堆積して積層構造の金属層２０７とすればよい。Ｔｉ層は、ＩｎＧａＡｓからなるキャップ層１０５となるキャップパタン２０５ａの側面に対して十分小さいコンタクト抵抗率ρ_cを実現するために使用される。また、ＴｉＷ層は、後述する側面電極１１４を形成しやすくするために使用される。

ただし、キャップ層１０５の側面に接触する材料としては、Ｔｉの他に、Ｐｔ、Ｍｏ、Ｗ、あるいは、Ｗを主成分とする金属材料などが使用されていてもよい。また、ＴｉＷの代わりに、Ｗ、あるいは、Ｗを主成分とする別の金属材料が使用されていてもよい。なお、Ｗを主成分とする金属材料（合金，化合物）としては、ＴｉＷの他に、ＷＳｉやＷＳｉＮなどがある。

次に、金属層２０７をパターニングすることで、図２Ｅに示すように、側面電極１１４を形成する。例えば、公知のサイドウオール形成技術を用い、ＲＩＥ法により適切なエッチング条件で金属層２０７をエッチングすることで、キャップパタン２０５ａの側面および一部のエミッタ電極１１３側面に、側面電極１１４を残すことができる。なお、側面電極１１４は、エミッタ電極１１３と物理的に接触しかつ電気的に接続した状態で形成することを注意しておく。

次に、スラブ層２０５ｂを除去することで、図２Ｆに示すように、エミッタ形成層２０４の上に、キャップ層１０５およびエミッタ電極１１３が形成され、これらの側部に側面電極１１４が形成された状態とする。例えば、クエン酸系ウェットエッチング液を用いたエッチング処理により、表面が露出しているスラブ層２０５ｂを選択的にエッチング除去し、この領域のエミッタ形成層２０４を暴露させる。このエッチング処理では、側面電極１１４直下のＩｎＧａＡｓからなるスラブ層２０５ｂに対してもサイドエッチングが入るため、図２Ｆに示すように、側面から見た形状が矩形とされているキャップ層１０５が実現される。

次に、図２Ｇに示すように、絶縁層２０８を形成する。例えば、プラズマアシスト気相堆積（Chemical Vapor Deposition：ＣＶＤ）法などを用い、キャップ層１０５の形成領域を含むエミッタ形成層２０４の上の全域にＳｉＮを堆積することで、絶縁層２０８を形成する。

次に、絶縁層２０８の上のエミッタ層１０４とする領域にレジストパタンを形成し、形成したレジストパタンをマスクとし、ＲＩＥ法により絶縁層２０８を選択的にエッチング除去する。次いで、絶縁層２０８の上記エッチングにより残った部分をマスクとしてエミッタ形成層２０４を塩酸系ウェットエッチング液でエッチングし、上記レジストパタンを除去する。

この結果、図２Ｈに示すように、ベース形成層２０３の上にエミッタ層１０４を形成し、また、エミッタ層１０４の上部において、キャップ層１０５，エミッタ電極１１３，および側面電極１１４の部分を覆う状態に絶縁保護膜１２１ａが形成される。キャップ層１０５（エミッタ電極１１３）は、平面視でエミッタ層１０４より小さい面積に形成しているので、キャップ層１０５の周囲にエミッタ層１０４がはみ出す部分が形成され、レッジ構造１０４ａが形成される。よく知られているように、レッジ構造１０４ａは、外部ベース表面における再結合電流を抑制する構造であり、微細ＨＢＴ素子においては電流利得の劣化を回避するために使用される。

以上のようにして、エミッタ電極１１３および側面電極１１４を有するエミッタメサ構造を形成した後に、公知のプロセス技術を用い、図２Ｉに示すようにベース電極１１２、ベース層１０３、コレクタ層１０２、コレクタ電極１１１、サブコレクタ層１０６を形成する。この状態では、エミッタ電極１１３の上面が絶縁保護膜１２１ａで被覆されている。

次に、例えば、基板１０１上の全域にベンゾシクロブテン（Benzocyclobutene：ＢＣＢ）をスピン塗布して熱硬化して樹脂膜を形成し、ＲＩＥ法を用いてこの樹脂膜に対して全面エッチバックを実施して絶縁保護膜１２１ａの上部を除去することで、図２Ｊに示すように、レッジ構造１０４ａの上に、側面電極１１４の外側側面を被覆する状態にレッジ保護膜１２１を形成し、エミッタ電極１１３の上部を露出させる。ＨＢＴの素子部は、上記樹脂膜による素子保護膜１２２で保護された状態となる。この後、配線形成工程において、素子保護膜１２２の上に図示しない配線構造（不図示）を形成すれば、エミッタ電極１１３に比較的容易に所定の配線を接続させることができる。

以上に説明したように、サイドウオール形成技術を用いることで、通常のエミッタ電極１１３に加え、本発明の特徴である側面電極１１４を形成することができる。この結果，エミッタ電極１１３とキャップ層１０５との実効的な接触面積を拡大し、コンタクト抵抗を効果的に削減することが可能となる。例えば、ＴｉとＩｎＧａＡｓとのコンタクト抵抗率ρ_cを５Ωμｍ²と仮定して計算すると、側面電極１１４を用いない場合はエミッタ寄生抵抗は２０Ωとなるが、側面電極１１４を用いるとエミッタ寄生抵抗は７Ωまで削減される。このように、実施の形態１によれば、ＨＢＴ微細化とエミッタ寄生抵抗低減とが両立して実現できる。

［実施の形態２］
次に、本発明の実施の形態２について図３を用いて説明する。図３は、本発明の実施の形態２におけるＨＢＴの構成を示す構成図である。このＨＢＴは、基板１０１の上に形成されたコレクタ層１０２と、コレクタ層１０２の上に形成されたベース層１０３と、ベース層１０３の上に形成されたエミッタ層１０４と、エミッタ層１０４の上に形成されたキャップ層１０５とを備える。また、このＨＢＴは、基板１０１の上に形成されたサブコレクタ層１０６を備え、コレクタ層１０２はサブコレクタ層１０６の上に形成されている。

また、実施の形態２におけるＨＢＴは、コレクタ層１０２に電気的に接続されたコレクタ電極１１１を備える。コレクタ電極１１１は、コレクタ層１０２の周囲のサブコレクタ層１０６の上に形成されている。コレクタ電極１１１は、サブコレクタ層１０６を介してコレクタ層１０２に電気的に接続されている。また、エミッタ層１０４の周囲のベース層１０３の上に形成されたベース電極１１２と、キャップ層１０５の上に形成されたエミッタ電極１１３とを備える。上述した構成は、よく知られたＨＢＴと同様である。

なお、実施の形態２では、キャップ層１０５は、平面視でエミッタ層１０４より小さい面積に形成されてエミッタ層１０４の内側に配置され、キャップ層１０５の周囲にレッジ構造１０４ａを形成している。

上述した構成に加え、本発明の実施の形態２におけるＨＢＴは、エミッタ電極１１３の側面およびキャップ層１０５の側面に接して形成された側面電極３１４を備えることを大きな特徴としている。なお、側面電極３１４は、例えば、キャップ層１０５の側面およびエミッタ電極１１３の側面の全周を囲う状態に形成されている。なお、側面電極３１４は、厚さ方向（積層方向）に、キャップ層１０５の側面からエミッタ電極１１３の側面にかけて連続して形成されていればよく、側面全周を囲う状態とされていなくてもよい。

また、実施の形態２では、側面電極３１４が、エミッタ層１０４とショットキー接合を形成して接触している。なお、レッジ構造１０４ａの上にはレッジ保護膜３２１を備え、側面電極３１４は、レッジ保護膜３２１に保護されている。

例えば、基板１０１は、半絶縁性のＩｎＰから構成され、サブコレクタ層１０６は、高濃度に不純物が添加されたｎ型のＩｎＰ層と高濃度に不純物が添加されたｎ型のＩｎＧａＡｓ層との積層構造から構成されている。また、コレクタ層１０２は、ｎ型のＩｎＰから構成され、ベース層１０３は、高濃度に不純物が添加されたｐ型のＧａＡｓＳｂから構成され、エミッタ層１０４は、ｎ型のＩｎＰから構成され、キャップ層１０５は、高濃度に不純物が添加されたｎ型のＩｎＧａＡｓから構成されている。

また、エミッタ電極１１３は、より薄いＴｉの層と比較的厚いＴｉＷの層との積層構造から構成されている。エミッタ電極１１３のＴｉの層は、エミッタ電極１１３の下部に形成されてキャップ層１０５の上面全体と接している。また、側面電極３１４は、薄いＰｔの層と比較的厚いＴｉＷの層から構成されている。また、レッジ保護膜３２１は、ＳｉＮから構成されている。

実施の形態２におけるＨＢＴは、キャップ層１０５上面に通常のエミッタ電極１１３を備え、キャップ層１０５の側面に本発明の特徴である側面電極３１４を備え、両者は物理的に接触しかつ電気的に接続している。このため，エミッタ電極１１３とキャップ層１０５との実効的な接触面積は、従来と比べて数倍に増加し，コンタクト抵抗を数分の一に低減することが可能となる。

ところで、前述した実施の形態１と同様に、側面電極３１４がレッジ構造１０４ａに接触（オーミック接続）していると、エミッタ電極１１３→キャップ層１０５→エミッタ層１０４→ベース層１０３の経路（第１経路）に加え、側面電極３１４→レッジ構造１０４ａ（エミッタ層１０４）→ベース層１０３の電流経路（第２経路）が形成される。これらの間の電流の状態は同一では無いため、ＨＢＴの動作制御が困難となる。このため、側面電極３１４がレッジ構造１０４ａに接触（オーミック接続）している状態は、好ましくない。

これに対し、実施の形態２では、前述したように、側面電極３１４はエミッタ層１０４の一部であるレッジ構造１０４ａにショットキー接合を形成して接触している。このため、上述したようにエミッタ層１０４とベース層１０３が電気的に短絡し、ＨＢＴが正常動作しないことが防止できる。

例えば、側面電極３１４を構成するＰｔがエミッタ層１０４に接触している状態とすればよい。Ｐｔは、ＩｎＧａＡｓからなるキャップ層１０５には、十分小さいコンタクト抵抗率ρ_cを実現し、ＩｎＰからなるエミッタ層１０４に対してはショットキー接合が実現できる。なお、前述した実施の形態１と同様に、側面電極３１４を構成するＴｉＷは、側面電極３１４を形成しやすくするために使用される。

なお、ＩｎＰからなるエミッタ層１０４との間でショットキー接合が形成できる金属材料は、Ｐｔの他に、Ｔｉ、Ｍｏ、Ｗ、あるいは、Ｗを主成分とする金属材料のいずれかを用いることができる。また、側面電極３１４を形成する他方の材料は、ＴｉＷに限らず、Ｗ、あるいはＷを主成分とする別の金属材料（ＷＳｉ，ＷＳｉＮ）が使用されていてもよい。さらに、エミッタ層１０４を構成する半導体材料として、ＩｎＰの他に、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＧａＰ、ＩｎＧａＡｓＰのいずれかを用いても良い。

次に、実施の形態２におけるＨＢＴの製造方法について説明する。まず、前述した実施の形態１と同様に、基板１０１の上に、サブコレクタ形成層２０１，コレクタ形成層２０２，ベース形成層２０３，エミッタ形成層２０４，キャップ形成層２０５，エミッタ電極形成層２０６を形成する（図２Ａ）。また、キャップ形成層２０５の所定箇所にエミッタ電極１１３を形成する（図２Ｂ）。

次に、実施の形態２では、エミッタ電極１１３をマスクとしたエッチングにより、キャップ形成層２０５をパターニングし、図４Ａに示すように、キャップ層１０５を形成する。実施の形態２では、この段階で、キャップ層１０５の周囲においては、下層のエミッタ形成層２０４を露出させる。例えば、ＩＣＰ−ＲＩＥ法を用い、エミッタ電極１１３の周囲の露出しているキャップ形成層２０５の途中までをエッチングする。次いで、残った部分をクエン酸系ウェットエッチング液を用いたエッチング処理により除去し、キャップ層１０５周囲のエミッタ形成層２０４を露出させる。クエン酸系ウェットエッチングによれば、ＩｎＰに対してＩｎＧａＡｓを選択的にエッチングすることができ、エミッタ形成層２０４をエッチング停止層として機能させることができる。

次に、例えば、電子ビーム蒸着法やスパッタ法などを用い、厚さ２ｎｍのＰｔ層および厚さ５０ｎｍのＴｉＷ層を順次に堆積し、エミッタ電極１１３，キャップ層１０５の部分を覆う状態にエミッタ形成層２０４の上に積層構造の金属層を形成する。Ｐｔ層は、ＩｎＧａＡｓからなるキャップ層１０５の側面に対して十分小さいコンタクト抵抗率ρ_cを実現し、かつ、エミッタ層１０４となるエミッタ形成層２０４に対してショットキー接合を実現するために使用される。また、ＴｉＷ層は、側面電極３１４を形成しやすくするために使用される。

次に、上述した金属層をパターニングすることで、図４Ｂに示すように、側面電極３１４を形成する。例えば、公知のサイドウオール形成技術を用い、ＲＩＥ法により適切なエッチング条件で金属層をエッチングすることで、キャップ層１０５の側面および一部のエミッタ電極１１３側面に、側面電極３１４を残すことができる。なお、側面電極３１４は、エミッタ電極１１３と物理的に接触しかつ電気的に接続した状態で形成する。また、実施の形態２では、側面電極３１４の基板１０１側下面が、エミッタ形成層２０４と接触し、ショットキー接合を形成している。

次に、図２Ｇ〜図２Ｊを用いた説明と同様にすることで、ベース電極１１２、ベース層１０３、コレクタ層１０２、コレクタ電極１１１、サブコレクタ層１０６を形成する。また、レッジ保護膜３２１を形成する。

以上に説明したように、本発明によれば、エミッタ電極の側面およびキャップ層の側面に接して側面電極を形成したので、ヘテロ接合バイポーラトランジスタにおけるエミッタ寄生抵抗がより削減できるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。上述では、超高速集積回路を実現する上で有望なｎｐｎ型ＩｎＰ／ＧａＡｓＳｂ系ＨＢＴについて詳細に述べたが、同様の効果は、他のＨＢＴに対しても有効である。また、上述では、いわゆるレッジ構造を備えるＨＢＴを例に説明したが、これに限るものではなく、レッジ構造を備えないＨＢＴにも適用できることは言うまでもない。

１０１…基板、１０２…コレクタ層、１０３…ベース層、１０４…エミッタ層、１０４ａ…レッジ構造、１０５…キャップ層、１０６…サブコレクタ層、１１１…コレクタ電極、１１２…ベース電極、１１３…エミッタ電極、１１４…側面電極、１２１…レッジ保護膜。

Claims (5)

1. 基板の上に形成されたコレクタ層と、
   前記コレクタ層の上に形成されたベース層と、
   前記ベース層の上に形成されたエミッタ層と、
   前記エミッタ層の上に形成されたキャップ層と、
   前記コレクタ層に電気的に接続されたコレクタ電極と、
   前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
   前記キャップ層の上に形成されたエミッタ電極と、
   前記エミッタ電極の側面および前記キャップ層の側面に接して形成された側面電極と
   を備えることを特徴とするヘテロ接合バイポーラトランジスタ。
2. 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
   前記キャップ層は、平面視で前記エミッタ層より小さい面積に形成されて前記エミッタ層の内側に配置されていることを特徴とするヘテロ接合バイポーラトランジスタ。
3. 請求項１または２記載のヘテロ接合バイポーラトランジスタにおいて、
   前記側面電極は、前記エミッタ層とは離間して形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
4. 請求項１または２記載のヘテロ接合バイポーラトランジスタにおいて、
   前記側面電極は、前記エミッタ層とショットキー接合を形成して接触していることを特徴とするヘテロ接合バイポーラトランジスタ。
5. 請求項１〜４のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
   前記キャップ層は、ＩｎＧａＡｓから構成され、
   前記エミッタ層は、ＩｎＰ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＧａＰ、またはＩｎＧａＡｓＰのいずれかから構成され、
   前記側面電極の前記キャップ層との接触箇所は、Ｔｉ、Ｐｔ、Ｍｏ、Ｗ、またはＷを主成分とする金属材料のいずれかから構成されている
   ことを特徴とするヘテロ接合バイポーラトランジスタ。

Images