インジウムリン(InP)系ヘテロ接合バイポーラトランジスタ(HBT)は、InP系材料の高い電子移動度を活かした、高速性に優れたトランジスタである。InP系HBTのさらなる高速化を実現するためには、HBTのベース・コレクタ間寄生容量を削減することで、素子の充放電時間を短縮することが有効である。ベース・コレクタ間寄生容量は、エミッタが形成されていない領域におけるベース層とサブコレクタ層間に生じる容量である。
ベース・コレクタ間寄生容量を低減する最も単純な方法は、ベース層またはサブコレクタ層の面積を小さくすることが考えられる。一般的には、素子の平面形状は矩形であるが、例えば、この長辺方向の長さ(幅)を小さくすることで、ベース・コレクタ間寄生容量を低減することが考えられる。しかしながら、いずれの方法においても、素子の特性とのトレードオフが生じるため、大幅に寄生容量を低減することは困難である。この点について、以下に説明する。
まず、一般的なベース層の面積を小さくすることでベース・コレクタ寄生容量を低減する場合の問題について述べる。ベース層の面積を縮小すると、ベース層とベース電極の接触面積も同時に小さくなり、ベースコンタクト抵抗が増大し、高周波特性が低下してしまう。従って、縮小できるベース層の面積は、許容されるベースコンタクト抵抗値により制限され、大幅にベース・コレクタ間寄生容量を削減することは困難である。
次に、ベース・コレクタ間寄生容量を削減させる手法として、ベース層面積およびベース電極面積を縮小せずに、サブコレクタ層の面積を縮小する方法の問題点について図3,図4A,図4Bを用いて説明する。
図3は、InPからなる基板301を用いて作製された一般的なInP系npn型HBTの構成を示す断面図である。なお、素子の平面形状は矩形であり、図3では、長辺方向の断面を示している。
基板301上に、サブコレクタ層302が形成され、この上に、比較的低濃度にn型不純物がドーピングされたInPからなるコレクタ層303、比較的高濃度にp型不純物がドーピングされたGaAsSbからなるベース層304、比較的低濃度にn型不純物がドーピングされたInPからなるエミッタ層305が順次に積層されている。コレクタ層303およびベース層304は、同じ面積のメサとされ、エミッタ層305は、ベース層304より小さい面積のメサとされている。また、エミッタ層305の上には、エミッタ層305と同じ面積とされたキャップ層306が形成されている。
なお、サブコレクタ層302は、基板301の側の高濃度にn型不純物がドーピングされたInPからなる層と、ベース層304側の高濃度にn型不純物がドーピングされたInGaAsからなる層とから構成されている。また、サブコレクタ層302は、ベース層304のメサより大きい面積に形成され、コレクタ層303およびベース層304によるメサの周囲のサブコレクタ層302の上に、コレクタ電極307が形成されている。
また、エミッタ層305によるメサの周囲のベース層304の上にベース電極308が形成されている。また、キャップ層306は、高濃度にn型不純物がドーピングされたInGaAsから構成され、この上に、エミッタ電極309が形成されている。
上述したnpn型HBTにおいては、コレクタ電流を担う電子は、エミッタ電極309からコレクタ層303に向けて基板301に対して垂直な方向に流れた後に、コレクタ電極307に向かって基板301に対して平行方向に流れる。ここで、サブコレクタ層302はコレクタ層303からコレクタ電極307まで電流を引き出すために設けられている。サブコレクタ層302の電気抵抗は、コレクタ層303からコレクタ電極307までの距離に比例し、コレクタ層303とサブコレクタ層302との接触領域の幅、およびサブコレクタ層302の厚さに反比例する。一般的に、InP系HBTにおいて、サブコレクタ層302の抵抗は1Ωより遥かに小さく、高周波特性に与える影響は非常に軽微になるよう設計されている。
上述したように構成されているHBTにおいて、平面視で、サブコレクタ層の面積を小さくしてコレクタ層によるメサの内側に配置することで、コレクタ層とサブコレクタ層との接触領域の面積を小さくし、ベース・コレクタ間寄生容量を削減することができる。この構成について、図4A、図4Bを用いて説明する。
基板401上に、サブコレクタ層402が形成され、この上に、コレクタ層403、ベース層404、エミッタ層405,キャップ層406が順次に積層されている。コレクタ層403およびベース層404は、同じ面積のメサとされ、エミッタ層405,キャップ層406は、ベース層404より小さい面積のメサとされている。また、エミッタ層405によるメサの周囲のベース層404の上にベース電極408が形成され、キャップ層406の上に、エミッタ電極409が形成されている。これらは、図3を用いて説明したHBTと同様であり、構成する材料も同様である。
このHBT、サブコレクタ層402とコレクタ層403との接触面積が、コレクタ層403およびベース層404のメサより小さい面積に形成されている。このように小さな面積にした場合、電極形成箇所が制限されるようになる。例えば、平面視の素子の形状(平面形状)が矩形の場合、図4Bの平面図に示すように、矩形の3つの辺において、ベース層404(コレクタ層403)より内側にサブコレクタ層402が配置されるようにすることで、接触面積を小さくする。この状態で、残りの1辺においてサブコレクタ層402を平面視でベース層404(コレクタ層403)より延在させ、延在させた領域にコレクタ電極407を設ける。
このような構成では、サブコレクタ層402の電気抵抗は、コレクタ電極407形成方向の接触領域の長さに比例する。また、サブコレクタ層402の電気抵抗は、コレクタ電極407形成方向に垂直な方向のサブコレクタ層402の長さとサブコレクタ層402の厚さに反比例することになる。コレクタ電極407形成方向に垂直な方向のサブコレクタ層402の長さ、およびサブコレクタ層402の厚さは、共にサブミクロンオーダと小さいために、サブコレクタ抵抗は、図3を用いて説明した一般的なInP基板上のHBT構造と比較して増大する。
例えば、コレクタ電極407形成方向に垂直な方向のサブコレクタ層402の長さが、0.3μm程度と細く、厚さも0.5μm程度と薄い場合、サブコレクタ層402の抵抗は10Ω以上と非常に大きくなり、HBTの高周波特性が低下してしまう。このようなサブコレクタ抵抗の増大を抑制するためには、サブコレクタ層402を厚膜化することが考えられる。しかしながら、サブコレクタ層402を構成するInPやInGaAsは熱伝導率が比較的小さいために、サブコレクタ層402を厚くするとHBTの熱抵抗が増大してしまう。これにより、素子内部の温度が上昇することになり、長期信頼性の低下が懸念される。
以上説明した通り、InP基板上のHBTにおいては、ベース抵抗やサブコレクタ抵抗、あるいは熱抵抗が増大してしまうことから、ベース・コレクタ寄生容量の削減は容易ではない。
上述したベース抵抗やサブコレクタ抵抗の問題を解消すべく、放熱性の高い基板の上に、エミッタ層、ベース層、コレクタ層の順に積層し、素子上部にコレクタ層を配置し、この上にコレクタ電極を配置したHBT構造が提案されている(非特許文献1参照)。
このHBTでは、図5に示すように、コレクタ層501の下にベース層502、エミッタ層503を配置している。エミッタ層503の下側の面にエミッタ電極504が形成され、エミッタメサ周囲のベース層502の下側の面にベース電極505が形成されている。これらに対し、コレクタ層501の上面に、コレクタ電極506が設けられている。平面視でコレクタ層501の領域内部に、コレクタ層501より小さな面積のコレクタ電極506を形成している。
また、エミッタ電極504の下には、Auからなる接地層511が配置され、接地層511は、In/Pb/Agはんだからなる接着層512によりGaAsからなる基板513の上に固定されている。また、エミッタ電極504には、エミッタ配線507が接続されている。また、コレクタ層501、ベース層502、エミッタ層503などの素子部は、接地層511の上でベンゾシクロブテン(BCB)などの樹脂層514に埋め込まれている。
このHBTでは、コレクタ層501の上面に接して微細なコレクタ電極506を形成しているので、ベース層502の幅(面積)によらずベース・コレクタ間寄生容量を低減することができる。さらに、サブコレクタ層を設けていないため、サブコレクタ抵抗は発生しない。このため、前述したHBTにおけるベース抵抗やサブコレクタ抵抗とのトレードオフなく、ベース・コレクタ間寄生容量を低減することができる。
しかしながら、上述した反転構造のHBTにおいては、製造方法あるいは素子構造上の問題から、素子特性劣化や信頼性を低下させる懸念がある。この理由を説明するために、上述した反転構造とされたHBTの製造方法について以下に簡単に説明する。
まず、InPからなる成長基板の上に、コレクタ層、ベース層、エミッタ層となる素子部を構成する化合物半導体層を、よく知られたエピタキシャル成長法により成長させる。このように、成長基板の上に形成した各化合物半導体層を、公知のリソグラフィー技術、ウエットエッチング技術を用いてパターニングしてコレクタ層、ベース層、エミッタ層が積層した素子部を形成する。また、リソグラフィー技術および真空蒸着法などによるリフトオフ法により、エミッタ電極、ベース電極を形成する。
次に、素子部をベンゾシクロブテンによる樹脂層で被覆した後に、エミッタ電極上のBCBを除去し、Auからなるサーマルビアや接地層を形成する。次に、接地層とGaAsからなる支持基板とをIn/Pb/Agからなるハンダ層を介して接合する。この状態で、支持基板の側から見ると、素子部は、エミッタ層、ベース層、コレクタ層の順に積層した反転構造となる。
次に、成長基板をウエットエッチングにより全て除去し、コレクタ層の上面を露出させる。この後、よく知られたリフトオフ法によるパターンで、露出させたコレクタ層の上面にコレクタ電極を形成すれば、非特許文献1に開示されたHBTが得られる。
上述した製造方法における問題は、支持基板との接合工程にある。コレクタ層の裏面にコレクタ電極を形成するためには、素子部を途中まで形成した後にエミッタ側が支持基板の側となるように、素子を接合して素子構造の上下(基板から見た時のエミッタ層とコレクタ層の位置関係)を反転させることになる。接合前のコレクタ電極を除く素子部が形成された成長基板においては、昇温を必要とする様々な製造工程を経ているため、熱応力によって避けがたい基板反りが生じることが一般的である。
このような反りを有する成長基板全面を接合するためには、荷重を印加して反りを解消する必要がある。この接合時の荷重により、素子部に対して局所的に大きな圧力が加わり、素子の電気的特性劣化や長期信頼性の低下、最悪の場合には素子が破壊されることが懸念される。
また、構造由来の問題として放熱性の問題がある。HBTにおいては主にコレクタ層で発熱し、この熱は一般的に基板を介して放熱する。非特許文献1のHBT構造では、素子構造を反転させたことで、コレクタ層と支持基板との間にはベース層とエミッタ層が存在する。このため、コレクタ層で発生した熱は、ベース層およびエミッタ層を介して基板に放熱することになる。このような構成としているHBTでは、エミッタ電極と基板間にAuからなる接地層を形成することで、エミッタから基板方向の放熱性の向上を図っている。
しかしながら、InP系HBTにおけるエミッタ層は、一般的にコレクタ層よりも面積が小さく、さらに、エミッタ電極との良好な電気的コンタクトを得るために、熱伝導率が極めて低いInGaxAs1-xを含むことが一般的である。このため、エミッタ層の熱抵抗は非常に大きい。従って、Auからなる接地層でエミッタ層と支持基板間の放熱性をいくら向上させても、熱抵抗が非常に大きいエミッタ層が放熱を妨げるために、素子全体としてみると放熱性は悪化する可能性がある。当然ながら、放熱性の悪化は素子内部温度の上昇をもたらすため、長期信頼性が低下してしまうこととなる。
以上に示したように、従来のHBTにおけるベース・コレクタ間寄生容量の低減は、ベース抵抗やサブコレクタ抵抗の増大とトレードオフの関係にあり、サブコレクタ抵抗増大とのトレードオフを緩和させようとサブコレクタ層を厚膜化した場合は、素子の熱抵抗が増大してしまい長期信頼性の低下が懸念される。また、ベース抵抗やサブコレクタ抵抗とのトレードオフを解消するため、異なる基板上にHBT素子部を転写して素子構造を反転させ、コレクタ層上にコレクタ電極を直接形成した構造においては、転写工程での圧力による素子特性や長期信頼性の低下、熱抵抗増大による長期信頼性の低下が生じる可能性がある。これらのように、従来では、ベース・コレクタ間容量を削減しInP系HBTの高周波特性を向上させることが困難であった。
本発明は、以上のような問題点を解消するためになされたものであり、素子の放熱性を損なうなど信頼性を低下させることなく、かつベース抵抗やサブコレクタ抵抗を増大させることなく、ベース・コレクタ間の寄生容量を低減して高周波特性を向上させることを目的とする。
本発明に係るヘテロ接合バイポーラトランジスタは、放熱基板の上に形成された化合物半導体からなるコレクタ層と、コレクタ層の上に形成された化合物半導体からなるベース層と、ベース層の上に形成されたベース層とは異なる化合物半導体からなるエミッタ層と、エミッタ層の上に形成されたエミッタ電極と、エミッタ層の周囲のベース層の上に形成されたベース電極と、放熱基板とコレクタ層との間に配置されてコレクタ層に電流を印加するための電流印加構造とを備え、平面視でコレクタ層とベース層とは同一の面積とされて平面視で重なって形成され、電流印加構造は、平面視でコレクタ層より小さい面積でコレクタ層の内側に形成され、エミッタ層は、平面視で電流印加構造より小さい面積で電流印加構造の内側に形成されている。
上記ヘテロ接合バイポーラトランジスタにおいて、電流印加構造は、コレクタ電極であり、コレクタ電極は、放熱基板に接して形成されている。
上記ヘテロ接合バイポーラトランジスタにおいて、電流印加構造は、サブコレクタ層であり、サブコレクタ層と放熱基板との間にサブコレクタ層および放熱基板に接して形成されたコレクタ電極を備え、コレクタ電極が接して形成されているサブコレクタ層は、コレクタ層に接して形成され、サブコレクタ層が接するコレクタ層の面は、平面視でサブコレクタ層より大きい面積とされている。
ヘテロ接合バイポーラトランジスタの製造方法は、化合物半導体からなる成長基板の上にエミッタ層となる化合物半導体からなるエミッタ形成層を形成する工程と、エミッタ形成層とは異なる化合物半導体からなるベース層となるベース形成層をエミッタ形成層の上に形成する工程と、ベース形成層の上にコレクタ層となる化合物半導体からなるコレクタ形成層を形成する工程と、コレクタ形成層の上にサブコレクタ層となる化合物半導体からなるサブコレクタ形成層を形成する工程と、サブコレクタ形成層の上に第1金属層を形成する工程と、放熱基板の上に第2金属層を形成する工程と、成長基板と放熱基板とを第1金属層と第2金属層とを接合することで貼り合わせる工程と、成長基板を除去する工程と、サブコレクタ形成層、コレクタ形成層、ベース形成層、およびエミッタ形成層をパターニングして、第1金属層の上に、サブコレクタ層、コレクタ層、ベース層、およびエミッタ層からなる素子部を形成する工程と、第2金属層および第1金属層をパターニングしてコレクタ電極を形成する工程と、エミッタ層の上にエミッタ電極を形成する工程と、エミッタ層の周囲のベース層の上にベース電極を形成する工程とを備え、平面視でコレクタ層とベース層とは同一の面積として平面視で重なる状態に形成し、サブコレクタ層は、平面視でコレクタ層より小さい面積でコレクタ層の内側に形成し、エミッタ層は、平面視でサブコレクタ層より小さい面積でサブコレクタ層の内側に形成し、コレクタ電極が接して形成されているサブコレクタ層は、コレクタ層に接して形成し、サブコレクタ層が接するコレクタ層の面は、平面視でサブコレクタ層より大きい面積に形成する。
また、本発明に係るヘテロ接合バイポーラトランジスタの製造方法は、化合物半導体からなる成長基板の上にエミッタ層となる化合物半導体からなるエミッタ形成層を形成する工程と、エミッタ形成層とは異なる化合物半導体からなるベース層となるベース形成層をエミッタ形成層の上に形成する工程と、ベース形成層の上にコレクタ層となる化合物半導体からなるコレクタ形成層を形成する工程と、コレクタ形成層の上に第1金属層を形成する工程と、放熱基板の上に第2金属層を形成する工程と、成長基板と放熱基板とを第1金属層と第2金属層とを接合することで貼り合わせる工程と、成長基板を除去する工程と、コレクタ形成層、ベース形成層、およびエミッタ形成層をパターニングして、第1金属層の上にコレクタ層、ベース層、およびエミッタ層からなる素子部を形成する工程と、第2金属層および第1金属層をパターニングしてコレクタ電極を形成する工程と、エミッタ層の上にエミッタ電極を形成する工程と、エミッタ層の周囲のベース層の上にベース電極を形成する工程とを備え、平面視でコレクタ層とベース層とは同一の面積として平面視で重なる状態に形成し、コレクタ電極は、平面視でコレクタ層より小さい面積でコレクタ層の内側に形成し、エミッタ層は、平面視でコレクタ電極より小さい面積でコレクタ電極の内側に形成する。
以上説明したように、本発明によれば、放熱基板とコレクタ層との間に配置したサブコレクタ層またはコレクタ電極を、平面視でコレクタ層より小さい面積でコレクタ層の内側に形成し、平面視でエミッタ層より大きい面積とし、コレクタ電極の内側にエミッタ層が配置される状態としたので、素子の放熱性を損なうなど信頼性を低下させることなく、かつベース抵抗やサブコレクタ抵抗を増大させることなく、ベース・コレクタ間の寄生容量を低減して高周波特性を向上させるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。このヘテロ接合バイポーラトランジスタは、まず、放熱基板101の上に形成された化合物半導体からなるコレクタ層102と、コレクタ層102の上に形成された化合物半導体からなるベース層103と、ベース層103の上に形成されたベース層103とは異なる化合物半導体からなるエミッタ層104とを備える。
また、このヘテロ接合バイポーラトランジスタは、エミッタ層104の上に形成されたエミッタ電極111と、エミッタ層104の周囲のベース層103の上に形成されたベース電極112とを備える。なお、実施の形態では、エミッタ層104の上にエミッタキャップ層105が形成され、エミッタキャップ層105の上にエミッタ電極111が形成されている。なお、エミッタキャップ層105を設けずに、エミッタ電極111をエミッタ層104の上に直接形成してもよい。
また、放熱基板101とコレクタ層102との間に配置されてコレクタ層102に電流を印加するための電流印加構造となるサブコレクタ層106およびコレクタ電極113を備える。この例では、放熱基板101の上に接してコレクタ電極113が形成され、コレクタ電極113の上接してサブコレクタ層106が形成されている。また、サブコレクタ層106の上にコレクタ層102が接して形成されている。
ここで、平面視でコレクタ層102とベース層103とは同一の面積とされて平面視で重なって形成されている。また、サブコレクタ層106は、平面視でコレクタ層102より小さい面積でコレクタ層102の内側に形成されている。また、エミッタ層104は、平面視で、サブコレクタ層106より小さい面積でサブコレクタ層106の内側に形成されている。
放熱基板101は、InPより熱伝導率が高く、また、素子間の電気的な分離を容易にする観点より高抵抗なInPと同程度の絶縁性を有している材料から構成されていればよい。放熱基板101は、例えば、Si、AlN、GaN、SiC、ダイヤモンドなどの材料から構成されていればよい。
サブコレクタ層106は、n型不純物であるSiが高濃度にドープされたInGaAs(n+−InGaAs)から構成されていればよい。また、コレクタ層102は、例えば、n型不純物であるSiがドープされたInP(n−InP)から構成されていればよい。ベース層103は、例えば、p型不純物であるCが高濃度にドープされたGaAsSb(p+−GaAsSb)から構成されていればよい。エミッタ層104は、例えば、n型不純物であるSiがドープされたInP(n−InP)から構成されていればよい。また、エミッタキャップ層105は、n型不純物であるSiが高濃度にドープされたInGaAs(n+−InGaAs)から構成されていればよい。
上述した実施の形態におけるHBTによれば、コレクタ層102の下に接するサブコレクタ層106は、平面視でコレクタ層102より小さい面積でコレクタ層102の内側に形成されているので、ベース層103の面積を小さくすることなく、言い換えると、ベース電極112の形成面積を小さくすることがなく、ベース抵抗を増大させることなくベース・コレクタ間容量を低減することができる。
また、サブコレクタ層106内の電流経路は、コレクタ電極113の側からコレクタ層102の側へ、放熱基板101に対して垂直方向となる。従って、サブコレクタ層106の面積を小さくしても、サブコレクタ層106厚を十分に薄くすることで、サブコレクタ抵抗を低く抑えることができる。また、エミッタ層104は、平面視で、サブコレクタ層106より小さい面積でサブコレクタ層106の内側に形成されているようにしたので、エミッタ層104から注入された電子の流れを妨げることはない。
また、サブコレクタ層106の直下は、熱伝導率が高いコレクタ電極113および放熱基板101で構成されており、InP基板上のHBTや非特許文献1の構造と比較して、放熱性が向上する。このように、実施の形態によれば、素子温度上昇による長期信頼性の低下が生じることを防ぐことができる。
また、後述するように、実施の形態におけるヘテロ接合バイポーラトランジスタは、素子部の構造を形成してから貼り合わせをするなどの素子部に対する局所的な過大圧力の印加などがなく製造可能である。
上述したように、実施の形態によれば、ベース抵抗やサブコレクタ抵抗、熱抵抗を増大させることなくベース・コレクタ間寄生容量を低減することができ、高周波特性を向上させることができる。
次に、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法について、図2A〜図2Mを用いて説明する。図2A〜図2Mは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための各工程における状態を示す断面図である。
まず、図2Aに示すように、化合物半導体であるInPからなる成長基板201の上に、n+−InGaAsからなるエミッタキャップ形成層205,n−InPからなるエミッタ形成層204、p+−GaAsSbからなるベース形成層203、n−InPからなるコレクタ形成層202、n+−InGaAsからなるサブコレクタ形成層206を順次に形成する。これらは、よく知られた有機金属気相成長法や分子線エピタキシー法により、エピタキシャル成長することで形成すればよい。各半導体層は、InPからなる成長基板201の上にエピタキシャル成長するので、転位や欠陥などの少ない良好な結晶性を得ることができる。
次に、図2Bに示すように、サブコレクタ形成層206の上に第1金属層213aを形成する。第1金属層213aは、サブコレクタ形成層206の側のTi層と、この上に形成されたAu層とから構成すればよい。また、第1金属層213aは、サブコレクタ形成層206の側のMo層と、この上に形成されたAu層とから構成してもよい。いずれも、よく知られた真空蒸着法やスパッタ法により堆積して形成すればよい。TiやMoは、InGaAsなどの化合物半導体との間で良好な電気的コンタクトが得られる。
次に、図2Cに示すように、放熱基板101の上に第2金属層213bを形成する。第2金属層213bは、放熱基板101の側のTi層と、この上に形成されたAu層とから構成すればよい。また、第2金属層213bは、放熱基板101の側のMo層と、この上に形成されたAu層とから構成してもよい。いずれも、よく知られた真空蒸着法やスパッタ法により堆積して形成すればよい。
次に、図2Dに示すように、成長基板201と放熱基板101とを第1金属層213aと第2金属層213bとを接合することで貼り合わせる。この貼り合わせにより、第1金属層213aと第2金属層213bとを一体としてコレクタ電極形成層213とする。
例えば、表面活性化接合法や原子拡散接合法を用いて接合すればよい。いずれの方法もInP系HBTの最大プロセス温度(400℃)以下の接合温度で接合することが可能である。このため、接合工程で生じる温度負荷による素子形成層の結晶性劣化が生じることを抑制できる。また、接合面は、いずれもヤング率が低いAu層から構成されており、表面の凹凸などが容易に平坦化される。また、金は酸化されないため、表面に自然酸化層が形成されることがない。これらのため、上述した接合に過大な圧力を加える必要が無く、容易に接合が可能である。
次に、成長基板201を除去し、図2Eに示すように、エミッタキャップ形成層205の上面を露出させる。例えば、研削研磨などにより成長基板201をある程度薄層化した後、塩酸系のエッチャントを用いたウエットエッチングにより除去すればよい。よく知られているように、塩酸系のエッチャントでは、InGaAsがほとんどエッチングされず、エミッタキャップ形成層205に対して成長基板201を選択的に除去できる。上述した成長基板201除去のウエットエッチングは、エミッタキャップ形成層205の上面が露出した時点で停止する。
次に、サブコレクタ形成層206、コレクタ形成層202、ベース形成層203、エミッタ形成層204、エミッタキャップ形成層205をパターニングし、コレクタ電極形成層213(第1金属層213a)の上に、サブコレクタ層106、コレクタ層102、ベース層103、およびエミッタ層104からなる素子部を形成する。
まず、エミッタキャップ形成層205の上に、エミッタ電極111を形成する。例えば、まず、公知のフォトリソグラフィー技術により電極形成領域が開口したレジストパターンを形成する。次に、形成したレジストパターンの上より、公知の電子ビーム蒸着法によりMoを堆積してMo層を形成し、次いで、公知のスパッタ法によりWを堆積してW層を形成する。次に、先に形成してあるレジストパターンを除去(リフトオフ)する。これにより、電極形成領域以外の金属層はレジストパターンと共に除去され、電極形成領域にMo層およびW層が積層したエミッタ電極111が形成される。
次に、形成したエミッタ電極111をマスクパターンとしてエミッタキャップ形成層205およびエミッタ形成層204をエッチングしてパターニングすることで、エミッタ層104およびエミッタキャップ層105を形成する。例えば、クエン酸系エッチャントを用いたウエットエッチングによりエミッタキャップ形成層205をエッチングすることで、エミッタキャップ層105を形成する。クエン酸系エッチャントは、InPをほとんどエッチングしないため、上記エッチングはエミッタ形成層204で停止する。次いで、塩酸系エッチャントを用いたウエットエッチングによりエミッタ形成層204をエッチングすることで、エミッタ層104を形成する。塩酸系エッチャントは、GaAsSbをほとんどエッチングしないため、上記エッチングはベース形成層203で停止する。
次に、エミッタ層104およびエミッタキャップ層105によるエミッタメサ周囲のベース形成層203上の所定領域にベース電極112を形成する。例えば、公知のフォトリソグラフィー技術により電極形成領域が開口したレジストパターンを形成する。次に、形成したレジストパターンの上より、スパッタ法や蒸着法などにより、Auを堆積してAu層を形成し、次いでPtを堆積してPt層を形成し、次いでTiを堆積してTi層を形成し、次いでPtを堆積してPt層を形成する。次に、先に形成してあるレジストパターンを除去(リフトオフ)する。これにより、電極形成領域以外の各金属層はレジストパターンと共に除去され、電極形成領域にPt/Ti/Pt/Auからなるベース電極112が形成される。
次に、公知のリソグラフィー技術によりベース形成領域を覆うマスクパターンを形成し、このマスクパターンをマスクにしてベース形成層203、コレクタ形成層202をエッチング(パターニング)することで、コレクタ層102、ベース層103を形成する。
前述同様に、クエン酸系エッチャントを用いたウエットエッチングによりベース形成層203をエッチングすることで、ベース層103を形成する。クエン酸系エッチャントは、InPをほとんどエッチングしないため、上記エッチングはコレクタ形成層202で停止する。
次に、塩酸系エッチャントを用いたウエットエッチングによりコレクタ形成層202をエッチングすることで、コレクタ層102を形成する。塩酸系エッチャントは、InGaAsをほとんどエッチングしないため、上記エッチングはサブコレクタ形成層206で停止する。
以上のことにより、図2Fに示すように、サブコレクタ形成層206の上に、コレクタ層102、ベース層103、エミッタ層104、エミッタ電極111、ベース電極112からなる素子部が得られる。
次に、第2金属層213bおよび第1金属層213aによるコレクタ電極形成層213をパターニングしてコレクタ電極113を形成する。
まず、図2Gに示すように、コレクタ層102、ベース層103、エミッタ層104、エミッタ電極111、ベース電極112からなる素子部、およびこの周囲のサブコレクタ形成層206上を覆う第1保護層221を形成する。第1保護層221は、例えば、SiN、SiO2などの絶縁材料から構成すればよい。例えば、公知の化学気相成長(CVD)法により上記絶縁材料を堆積することで、第1保護層221を形成すればよい。
次に、図2Hに示すように、コレクタ層102、ベース層103、エミッタ層104、エミッタ電極111、ベース電極112からなる素子部をマスクするレジストパターン222を、第1保護層221の上に形成する。よく知られたフォトリソグラフィー技術によりレジストパターン222を形成すればよい。
次に、レジストパターン222をマスクとして第1保護層221を選択的にエッチングすることで、図2Iに示すように、パターニングした第1保護層221aを得る。例えば、SF6をエッチングガスとして用いたリアクティブイオンエッチングを用いればよい。このドライエッチングによれば、InGaAsがほとんどエッチングされないため、サブコレクタ形成層206に対して第1保護層221を選択的にエッチングして第1保護層221aとすることができる。
引き続き、クエン酸系エッチャントを用いたウエットエッチングにより、サブコレクタ形成層206のパターニングを実施し、図2Jに示すように、サブコレクタ層106を形成する。クエン酸系エッチャントは、InP,絶縁材料をほとんどエッチングしないため、第1保護層221aおよびコレクタ層102をエッチングすることがない。また、InGaAsに対するクエン酸系エッチャントのエッチングレートは2〜4nm/secと比較的低いため、精密に横方向(基板平面方向)のエッチング量、言い換えると、サブコレクタ層106の横方向寸法(面積)を精密に制御することができる。
ここで、前述したように、サブコレクタ層106を、平面視でコレクタ層102より小さい面積でコレクタ層102の内側に形成することが重要である。また、サブコレクタ層106を、平面視でエミッタ層104より大きい面積とし、サブコレクタ層106の内側にエミッタ層104が配置される状態とすることが重要である。
次に、レジストパターン222を除去した後、図2Kに示すように、サブコレクタ層106、コレクタ層102、ベース層103、エミッタ層104、エミッタ電極111、ベース電極112からなる素子部、およびこの周囲のコレクタ電極形成層213上を覆う第2保護層223を形成する。素子部においては、既に形成されている第1保護層221の上に第2保護層223を形成する。第2保護層223は、例えば、SiN、SiO2などの絶縁材料から構成すればよい。例えば、CVD法により上記絶縁材料を堆積することで、第2保護層223を形成すればよい。
次に、例えば、SF6をエッチングガスとして用いたリアクティブイオンエッチングにより、第2保護層223をエッチングしてパターニングし、図2Lに示すように、第2保護層223aを形成する。このエッチングでは、少なくとも素子部周囲の第1金属層213上面を露出させる。このエッチングにおいて第1保護層221aが残るような厚さに第1保護層221が形成されているとよい。第1保護層221aが残ることで、例えば、エミッタ電極111の上面、ベース電極112の上面、サブコレクタ層106の側面などが保護された状態が維持できる。
次に、第1保護層221aおよび第2保護層223aをマスクとしてコレクタ電極形成層213をエッチングすることで、図2Mに示すように、コレクタ電極113を形成する。実施の形態では、コレクタ電極形成層213が、Ti層、Au層、Au層、Ti層の積層構造となっている。Ti層は、フッ素系のエッチャント(フッ化水素酸水溶液)を用いたウエットエッチングによりエッチングすればよい。また、Au層は、ヨウ素系のエッチャント(ヨウ素,ヨウ化アンモニウム,水,エタノールからなるエッチング液)を用いたウエットエッチングによりエッチングすればよい。
フッ素系のエッチャントでは、SiNから構成した第1保護層221a、第2保護層223aが少なからずエッチングされる。しかし、エッチャントの組成によってはTiとSiNのエッチング選択比を10以上と比較的大きくすることができるので、Ti層のエッチングの際に第1保護層221a、第2保護層223aが完全に除去されることはない。
また、ヨウ素系のエッチャントでは、SiNはほとんどエッチングされず、Auのみを選択的にエッチングすることができる。素子部は全て第1保護層221a、第2保護層223aにより被覆されているため、上述したコレクタ電極113の形成において、素子部がエッチャントによりダメージを受けることない。
ところで、上述では、サブコレクタ層を用いる構成としたが、サブコレクタ層を用いずに、コレクタ層に直接コレクタ電極が接して形成されているようにしてもよい。この場合、電流印加構造としてのコレクタ電極が、平面視でコレクタ層より小さい面積でコレクタ層の内側に形成され、また、エミッタが、平面視でコレクタ電極より小さい面積でコレクタ電極の内側に形成されているようにすればよい。
また、この場合、前述したサブコレクタ形成層206を形成せず、第1金属層213aをコレクタ形成層202の上に接して形成し、この状態で、成長基板201と放熱基板101とを第1金属層213aと第2金属層213bとを接合することで貼り合わせ、放熱基板101とコレクタ形成層202との間に、コレクタ電極形成層213が配置される状態とすればよい。また、コレクタ電極形成層213をパターニングしてコレクタ電極を形成するときに、平面視でコレクタ層102より小さい面積でコレクタ層102の内側に形成し、平面視でエミッタ層104より大きい面積とし、コレクタ電極の内側にエミッタ層104が配置される状態とする。
以上に説明したように、本発明では、サブコレクタ層またはコレクタ電極を、放熱基板とコレクタ層との間に配置し、平面視でコレクタ層より小さい面積でコレクタ層の内側に形成し、平面視でエミッタ層より大きい面積とし、コレクタ電極の内側にエミッタ層が配置される状態とした。この結果、本発明によれば、素子の放熱性を損なうなど信頼性を低下させることなく、かつベース抵抗やサブコレクタ抵抗を増大させることなく、ベース・コレクタ間の寄生容量を低減して高周波特性を向上させることができる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、超高速集積回路を実現する上で有望なnpn型InP/GaAsSb系HBTについて詳細に述べたが、これに限るものではなく、同様な効果は、他のHBTに対しても有効である。