JP2015211049A - ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ - Google Patents

Abstract

【課題】制約を生じさせることなく、放熱性の高い異種基板上にヘテロ接合バイポーラトランジスタ（ＨＢＴ）を形成する。
【解決手段】ＩｎＰで構成された第１の基板101上に第１の層構造を形成する工程と、第２の基板201上に第２の層構造を形成する工程と、第１及び第２の層構造を貼り合わせる工程と、第１の基板及びバッファ層103を除去する工程と、エミッタコンタクトキャップ層104,105、コレクタ層108、ベース層107及びエミッタ層106をパターニングする工程と、エミッタコンタクトキャップ層上、ベース層上、コレクタ層上にそれぞれ電極303,302,301を設ける工程とを備え、バッファ層はＩｎＰよりも格子定数が小さくＡｌ及び／又はＧａとＰとを含み、第２の基板はＳｉＣ、ＡｌＮ、Ｓｉ、又はＣからなり、第１のエミッタコンタクトキャップ層はＩｎＰよりも格子定数が大きくＩｎを少なくとも含む。
【選択図】図３

Description

本発明は、コレクタ層、ベース層及びエミッタ層からなる素子部を備えるヘテロ接合バイポーラトランジスタの製造方法、およびヘテロ接合バイポーラトランジスタに関するものである。

近年、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）においては、高速化が求められている。ＨＢＴの高速化のためには、ＨＢＴの充放電時間を短縮させることが必須であり、このために、ＨＢＴの動作電流を増大させる必要がある。ＨＢＴの動作電流を増大させると、ＨＢＴ内部で消費される電力が増大し、その結果、自己発熱による素子温度上昇が発生する。素子温度の上昇は、ＨＢＴ素子内部での電子輸送特性の劣化を招き、ＨＢＴの電子走行時間の増大を引き起こすため、高電流注入による高速化の効果を打ち消してしまうことに加え、ＨＢＴの寿命を短くしてしまうという問題も引き起こす。従って、動作電流を増大させるためには、同時に素子の放熱性の向上が必要である。

ＨＢＴ素子内部で発生する熱は、ＨＢＴ素子に接続された配線や直下の基板を通して散逸される。従って、基板を通した放熱を向上させることが重要であり、放熱対策としては、熱伝導率の高い基板を用いることが有効とされる。たとえば、比較的熱伝導率の高いＳｉ基板上にＨＢＴの層構造をエピタキシャル成長する試みがあるが、格子定数や熱膨張係数等が異なるため、転位や欠陥が導入されやすく、十分な結晶品質を得ることができないという問題が生じる。このような転位や欠陥の導入を抑制する目的で、緩衝層となる層を、まずＳｉ基板上に形成し、所望のエピタキシャル層と基板との間に、転位や欠陥等を閉じ込める工夫がなされる。

しかし、このような手法の場合、低転位化には比較的厚い緩衝層が必要であり、このような厚い緩衝層は、放熱性の高い異種基板とＨＢＴ素子構造とを遠ざけるため、放熱性の向上効果が弱まってしまうという問題が発生する。

放熱性を向上させる別の手法として、放熱性の高い異種基板上に、貼り合わせなどの手法でＨＢＴエピタキシャル層をトランスファ（転写）する方法が挙げられる。この方法では、例えばまず、パッシベーションおよび配線工程まで完了した状態で、転写用の支持基板上にデバイスを転写する。その後、半導体基板を研磨、エッチング、リフトオフなどの手法で除去し、放熱性の高いＳｉＣなどの異種基板に転写する。

しかし、この方法では、転写工程が２回以上含まれるため、作製工程数の増大・プロセス難化が引き起こされ、それに伴う歩留まり悪化などが懸念される。

このような作製工程数の増大やプロセス難化を解決する手段として、ＨＢＴエピタキシャル層構造を逆転して形成し、異種基板上に貼り合わせた後にＨＢＴ構造を作製する手法が考えられる。具体的な手法としては、まず、半導体基板上に、エミッタコンタクトキャップ層、エミッタ層、ベース層、コレクタ層を順に積層する。そして、異種基板を用意し、異種基板上に先ほどのエピタキシャル層構造を形成した状態で、コレクタ層、ベース層、エミッタ層、エミッタコンタクトキャップ層の順になるように転写する。その後、半導体基板をエッチングすることによってエミッタコンタクトキャップ層を露出させる。このようにすれば、転写回数は１回で済み、既存のプロセス工程を大きく変更することなく、異種基板上に転写可能である。

特開２０１３−１９１６５５号公報

Dennis W. Scott, Cedric Monier, Sujane Wang, Vesna Radisic, Phuong Nguyen, Abdullah Cavus, William R. Deal, and Augusto Gutierrez-Aitken, "InP HBT Transferred to Higher Thermal Conductivity Substrate", IEEE Electron Device Letters, 2012年,VOL. 33, NO. 4, pp. 507-509

しかし、上記の転写回数が１回で済む方法においては、依然としてＨＢＴエピタキシャル層構造作製において制約が生じている。従来のＨＢＴの素子構造を図６に示す。図６には、ＩｎＰからなる成長基板６０１と、成長基板６０１上に形成されたサブコレクタ層６０２と、サブコレクタ層６０２上に形成されたコレクタ層６０３と、コレクタ層６０３上に形成されたベース層６０４と、ベース層６０４上に形成されたエミッタ層６０５と、エミッタ層６０５上に形成されたエミッタコンタクトキャップ層６０６と、で構成されたＨＢＴの素子構造が示されている。サブコレクタ層６０２上のコレクタ層６０４の両脇にはコレクタ電極６０７が設けられ、ベース層６０４上のエミッタ層６０５の両脇にはベース電極６０８が設けられ、エミッタコンタクトキャップ層６０６上にはエミッタ電極６０９が設けられている。

図６に示されるような従来のＨＢＴの層構造は、半導体などの基板の上に、有機金属化学気相堆積（ＭＯＣＶＤ）や分子線エピタキシ（ＭＢＥ）等のエピタキシャル成長法によって結晶成長することによって形成することができる。例えば、図６に示すような通常のＨＢＴエピタキシャル層構造の場合、エミッタコンタクトキャップ層６０６が最上に存在する。

通常、このようなエミッタコンタクトキャップ層６０６が最上層となるような従来のエピタキシャル層構造及びそれを用いて作製されたヘテロ接合バイポーラトランジスタにおいては、エミッタコンタクトキャップ層６０６として高Ｉｎ組成の歪ＩｎＧａＡｓを用いるなどの手法により、極限的に電気抵抗を下げる工夫がなされていた。このとき、高Ｉｎ組成化された歪ＩｎＧａＡｓからなるエミッタコンタクトキャップ層６０６は、エピタキシャル層構造の最上層であるため、当該エピタキシャル層の下の層からのみの応力を受ける。エピタキシャル層の上下から挟まれている場合に比べ、上層に他の層がない場合は、層が受ける応力が小さくなる。

しかし、図６に示すＨＢＴの素子構造を用いて、上述のように異種基板にエピタキシャル層構造を貼り合わせた後にエピタキシャル層構造形成に用いたＩｎＰ基板を除去してＨＢＴを作製するような場合においては、通常のＨＢＴ用のエピタキシャル層構造を反転させたような構造で、エピタキシャル層構造を形成しなければならない。このとき、エミッタコンタクトキャップ層が、エピタキシャル層構造の最上層ではなく、エピタキシャル層構造の中に存在する。すなわち、エミッタコンタクトキャップ層の上にも下にも、他の半導体層が存在する。このような構成であると、高Ｉｎ組成化したＩｎＧａＡｓからなるエミッタコンタクトキャップ層は、その層の上下の半導体層から挟まれて応力を受ける。このため、図６に示すＨＢＴの素子構造に比べ、受ける応力が大きくなり、同じように高Ｉｎ組成化しようとしても、より小さな固相Ｉｎ組成であっても、応力に耐え切れず結晶の格子緩和が起こり、結晶品質が低下してしまう。結晶品質低下を回避するために、ＩｎＧａＡｓ層のＩｎ組成を小さく設定してしまうと、コンタクト抵抗が上がってしまうため、高周波特性を損なってしまう。

本発明は、以上のような問題を解決するためになされたものである。

上記課題を解決するために、請求項１に記載の製造方法は、ヘテロ接合バイポーラトランジスタの製造方法であって、ＩｎＰで構成された第１の基板上に、バッファ層と、エミッタコンタクトキャップ層と、エミッタ層と、ベース層と、コレクタ層とが順次形成された第１の層構造を形成する工程と、第２の基板上に第２の層構造を形成する工程と、前記第１の層構造と前記第２の層構造とを貼り合わせる工程と、前記第１の基板及び前記バッファ層を除去する工程と、前記エミッタコンタクトキャップ層、前記コレクタ層、前記ベース層及び前記エミッタ層をパターニングする工程と、当該パターニングされたエミッタコンタクトキャップ層上にエミッタ電極を、当該パターニングされたベース層上にベース電極を、当該パターニングされたコレクタ層上にコレクタ電極を設ける工程と、を備え、前記バッファ層は、ＩｎＰよりも格子定数が小さく、Ａｌ及び／又はＧａとＰとを少なくとも含み、前記第２の基板は、ＳｉＣ、ＡｌＮ、Ｓｉ、又はＣからなり、前記第１のエミッタコンタクトキャップ層は、ＩｎＰよりも格子定数が大きく、Ｉｎを少なくとも含むことを特徴とする。

請求項２に記載の製造方法は、請求項１に記載の製造方法であって、前記バッファ層の厚さが２ｎｍ以上であることを特徴とする。

請求項３に記載の製造方法は、請求項１又は２に記載の製造方法であって、前記バッファ層は、ＩｎＧａＡｓ、ＩｎＡｌＰ、ＩｎＡｌＡｓＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＰ及びＩｎＡｌＧａＡｓＰのいずれかによって構成され、前記エミッタコンタクトキャップ層は、ＩｎＧａＡｓによって構成され、固相Ｉｎ組成が０．５３以上であることを特徴とする。

請求項４に記載の製造方法は、請求項１乃至３のいずれかに記載の製造方法であって、前記第１の層構造は、前記コレクタ層上に第１の金属層をさらに含み、前記第２の層構造は、第２の金属層を含み、前記貼り合わせる工程は、前記第１の金属層と前記第２の金属層とを接合することにより、前記第１の層構造と前記第２の層構造とを貼り合わせることを特徴とする。

請求項５に記載のヘテロ接合バイポーラトランジスタは、請求項１乃至４のいずれかの製造方法によって製造されたことを特徴とする。

本発明によれば、放熱性の高い異種基板上に制約を生じさせることなくＨＢＴを作製することができるため、ＨＢＴに高い放熱性が得られるようになるとともに、結晶品質に優れ、エミッタコンタクトキャップ層を高Ｉｎ組成にすることができるため、ＨＢＴを低抵抗化することができる。

また、本発明によれば、バッファ層がＡｌ及び／又はＧａを含むため、バッファ層の格子定数を無歪のＩｎＰよりも小さくすることができる。このため、エピタキシャル成長した際にはバッファ層には引張歪が印加される。高Ｉｎ組成のエミッタコンタクトキャップ層には圧縮歪が印加されているため、バッファ層とエミッタコンタクトキャップ層とで応力が逆向きに働き、歪補償効果によって応力の影響が相殺される。すなわち、エミッタコンタクトキャップ層を高Ｉｎ組成化したとしても、格子緩和に伴う結晶品質の低下の影響を受けることなく、所望のトランジスタ特性を得ることができる。

さらに、本発明によれば、バッファ層がＰを含むため、高Ｉｎ組成のエミッタコンタクトキャップ層とウェットエッチング選択比を容易に確保でき、ウェットエッチングによる貼りつけ後のバッファ層の除去が容易となる。

本発明の実施例に係るＨＢＴの製造方法を説明するための各工程の状態を説明する図である。 本発明の実施例に係るＨＢＴの製造方法を説明するための各工程の状態を説明する図である。 本発明の実施例に係るＨＢＴの製造方法を説明するための各工程の状態を説明する図である。 本発明の実施例に係るＨＢＴの他の構成を示す図である。 本発明の実施例に係るＨＢＴのさらに他の構成を示す図である。 従来のＨＢＴの素子構造を示す図である。

以下、本発明の実施の形態について、図面を参照して説明する。本発明は、ヘテロ接合バイポーラトランジスタについて、素子の放熱性向上を目的として、成長基板とは異なる放熱性の高い異種基板に、素子構造を貼り合せにより転写する技術に関する。本発明によると、引張歪を受けるバッファ層と圧縮歪を受けるエミッタコンタクトキャップ層とを積層することにより、歪を相殺することができる。これにより、エミッタコンタクトキャップ層の結晶品質を維持したまま他の層を成長させることができる。

（実施例）
図１乃至図３は、本発明に係る素子構造の製造方法の一例を説明するための各工程における状態を示す構成図である。図１乃至図３では、本発明に係る素子構造の断面を模式的に示している。

まず、本発明の実施例に係るＨＢＴの製造方法では、図１（ａ）に示すように、ＩｎＰからなる第１の基板１０１上に、ＩｎＧａＡｓからなるエッチング停止層１０２と、ＩｎＧａＰからなるバッファ層１０３と、ｎ^＋−ＩｎＧａＡｓからなる第１のエミッタコンタクトキャップ層１０４と、ｎ^＋−ＩｎＧａＡｓからなる第２のエミッタコンタクトキャップ層１０５と、ＩｎＰからなるエミッタ層１０６と、ｐ^＋−ＩｎＧａＡｓからなるベース層１０７と、ＩｎＰからなるコレクタ層１０８と、ｎ^＋−ＩｎＧａＡｓからなるサブコレクタ層１０９と、を結晶成長により順次形成する。これらの層は例えば、ＭＯＣＶＤやＭＢＥなどの公知の結晶成長法によって形成すればよい。

バッファ層１０３は、エピタキシャル成長した際には面内方向（成長方向に対して垂直方向）に引張歪を受ける。

第１のエミッタコンタクトキャップ層１０４の固相Ｉｎ組成（モル比）は、第１の基板１０１を構成するＩｎＰに比べて格子定数が大きくなるように０．５３以上に設定されればよい。このように第１のエミッタコンタクトキャップ層１０４におけるＩｎＧａＡｓの固相Ｉｎ組成を高くすることにより、第１のエミッタコンタクトキャップ層１０４のコンタクト抵抗が低抵抗化するため、より多くの電流を流すことができる。また、第１のエミッタコンタクトキャップ層１０４は、第１の基板１０１を構成するＩｎＰに比べて格子定数が大きいことから、エピタキシャル成長した際には面内方向に圧縮歪を受ける。また、第２のエミッタコンタクトキャップ層１０５の固相Ｉｎ組成（モル比）は、第１のエミッタコンタクトキャップ層１０４よりも低く、第１の基板１０１を構成するＩｎＰに格子整合する組成０．５３程度に設定されればよい。ＩｎＰに格子整合する組成近傍に設定することにより、臨界膜厚による制約なく、第２のエミッタコンタクトキャップ層１０５を厚くすることができる。このような層構成をとることで、第１及び第２のエミッタコンタクトキャップ層１０４及び１０５全体を低抵抗化することができる。

上述のように、バッファ層１０３が引張歪を受けている一方で、第１のエミッタコンタクトキャップ層１０４は圧縮歪を受けているため、この２つの層の間で受けている歪の方向が逆であり、結果的にその影響が相殺される。このようなバッファ層１０３を設けることで、第１のエミッタコンタクトキャップ層１０４の固相Ｉｎ組成を０．５３よりも高くしたとしても、転位や結晶欠陥等を導入することなく、結晶品質を高い状態に維持したまま、その上の第２のエミッタコンタクトキャップ層１０５、エミッタ層１０６、ベース層１０７、コレクタ層１０８及びサブコレクタ層１０９を形成することができる。

次に、図１（ｂ）に示すように、サブコレクタ層１０９上に、金属層１１０および１１１を順次形成する。例えば、金属層１１０は下層をＭｏで上層をＷで構成することができ、金属層１１１はＡｕで構成することができる。これらは、電子ビーム蒸着やスパッタ法などを用いて形成することができる。

一方、図２に示すように、例えば放熱性向上のための、例えばＳｉＣなどからなる第２の基板２０１の上に、金属層２０２及び２０３を順次形成する。金属層２０２及び２０３は、金属層１１０および１１１と同様の形成手法を用いて、例えば、金属層２０２が下層をＭｏで上層をＷで構成することができ、金属層２０３はＡｕで構成することができる。

次に、図３（ａ）に示すように、例えば、表面活性化接合法や原子拡散接合法等のウェハ貼り合わせ技術を用いて金属層１１１と金属層２０３とを接合することにより、図１（ｂ）に示す層構造と図２に示す層構造とを貼り合わせる。金属層１１１及び２０３はＡｕによって構成されるため、容易に接合させることができる。

次に、図３（ｂ）に示すように、第１の基板１０１を研磨などによって薄くし、当該薄くした第１の基板１０１を塩酸系のエッチング液を用いたウェットエッチングをすることによって除去する。このウェットエッチングでは、ＩｎＧａＡｓからなるエッチング停止層１０２はほとんどエッチングされない。次に、このエッチング停止層１０２をクエン酸などのエッチング液を用いてウェットエッチングする。このとき、ＩｎＧａＰからなるバッファ層１０３はエッチングされずに露出させることができる。この後、再度塩酸系のエッチング液を用いることで、バッファ層１０３をウェットエッチングにより除去し、ｎ^＋−ＩｎＧａＡｓからなる第１のエミッタコンタクトキャップ層１０４を露出させる。

次に、第１のエミッタコンタクトキャップ層１０４、第２のエミッタコンタクトキャップ層１０５、エミッタ層１０６、ベース層１０７、コレクタ層１０８及びサブコレクタ層１０９をパターニングして、図３（ｃ）に示すように、金属層１１０上に、コレクタ層、ベース層、エミッタ層からなる素子部を形成する。図３（ｃ）に示すような素子構造は、公知の技術を用いて作製ことができる。

さらに、図３（ｃ）に示すように、サブコレクタ層１０９上においてコレクタ層１０８の両脇にコレクタ電極３０１を形成し、ベース層１０７上においてエミッタ層１０６の両脇にベース電極３０２を形成し、第１のエミッタコンタクトキャップ層１０４上にエミッタ電極３０３を形成する。

以上に説明したように、本実施例では、ＩｎＧａＰからなるバッファ層１０３を形成し、バッファ層１０３上に第１のエミッタコンタクトキャップ層１０４を形成する。バッファ層１０３はＧａおよびＰを含むため、結晶品質を低下させることなく、第１のエミッタコンタクトキャップ層１０４の固相Ｉｎ組成を０．５３以上に設定することができる。また、バッファ層１０３はＧａを含むため、Ｇａを含まないＩｎＰを用いてバッファ層を形成した場合に比べて、無歪の状態での格子定数を小さくすることができる。さらに、バッファ層１０３はＰを含むために、貼り合わせ後の第１の基板１０１、エッチング停止層１０２及びバッファ層１０３の除去の際に、ウェットエッチングによってバッファ層１０３を除去し、一方で第１のエミッタコンタクトキャップ層１０４をほとんどエッチングすることなく露出することができる。

また、以上に説明したように、本実施例では、自己発熱が生じる素子部の化合物半導体層が熱伝導の高い金属を介して放熱性の高い異種基板である第２の基板２０１に接続されるため、素子内部で発生する熱を効果的に基板に散逸させることができる。また、素子部の化合物半導体層と放熱性の高い第２の基板２０１とを個別に用意し、貼り合わせによって素子形成するために、放熱のための第２の基板２０１が半導体層の結晶品質を悪化させない。

ところで、ＨＢＴの素子部は、金属層２０３上にパターニングされて形成されている。従って、図４に示すように、金属層１１０、１１１、２０２及び２０３からなる金属積層構造をコレクタ電極として用いてもよい。この場合、図３（ｃ）に示したような、サブコレクタ層１０９及びコレクタ電極３０１を形成する必要はない。

ここで、図１（ａ）に示すバッファ層１０３は、ＩｎＧａＰに限ることはなく、ＩｎＰよりも格子定数が小さく設定されるような固相組成であれば、他の材料でも代替が可能である。例えば、バッファ層１０３は、Ａｌ及び／又はＧａとＰとを少なくとも含み、ＩｎＰよりも格子定数が小さい材料、すなわちＩｎＡｌＰ、ＩｎＡｌＧａＰ、ＩｎＰよりも格子定数が小さくなるように構成されたＩｎＡｌＡｓＰやＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓＰであっても、本発明の効果は十分得ることができる。

放熱性の向上が目的であれば、第２の基板２０１の材料としては、ＳｉＣに限ることはなく、例えばＡｌＮ、Ｓｉ、Ｃ（ダイアモンド）などを用いても本発明の効果を得ることは可能である。

また、本実施例では、第１のエミッタコンタクトキャップ層１０４に関して、固相Ｉｎ組成が０．５３以上のＩｎＧａＡｓのものを例示したが、これに限るものではなく、ＩｎＰよりも格子定数の大きい、例えばＩｎＧａＡｓＳｂ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓなどで構成してもよい。

また、第１のエミッタコンタクトキャップ層１０４の構造は、一般的なＨＢＴな場合、５ｎｍ以下程度であってＩｎ組成０．７５以上程度に設定されることが多く、したがってバッファ層１０３の厚さも同程度であれば、本発明の効果は得ることができる。第１のエミッタコンタクトキャップ層１０４としてＩｎＡｓを採用した場合、その臨界膜厚が２ｎｍ程度であることを考慮すれば、バッファ層１０３の厚さも２ｎｍ以上が必要である。

また、本実施例では、第１のエミッタコンタクトキャップ層および第２のエミッタコンタクトキャップ層１０４の積層構造としてエミッタコンタクトキャップ層を構成したが、例えば図５に示すような、固相Ｉｎ組成が連続的に変化するエミッタコンタクトキャップ層１１２を用いて構成してもよい。

また、本実施例では、バッファ層１０３としてＩｎＧａＰを用いたが、例えば、ＩｎＧａＡｓからなるエッチング停止層１０２上にＩｎＰからなるバッファ層を設け、その上に接する形でＩｎＧａＰなどのバッファ層を形成し、ＩｎＧａＡｓからなるエミッタコンタクトキャップ層を成長してもよい。すなわち、単層でバッファ層が形成される必要は必ずしもなく、ＩｎＧａＡｓからなるエミッタコンタクトキャップ層と接する形でバッファ層が成長されていることが重要である。

また、本発明におけるエミッタ層、ベース層、コレクタ層の材料及び構造は、本実施例で示した材料に限るものではない。一例ではあるが、例えばベース層としては、ＩｎＧａＡｓ、ＩｎＧａＡｓＳｂ、ＧａＡｓＳｂなどの材料を適用することができる。また、エミッタ層およびコレクタ層においても、例えばＩｎＰ、ＩｎＡｌＡｓ、ＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰなどであっても同様の効果を得ることができる。

また、本実施例では、金属層１１１及び２０３をＡｕで構成したが、Ｃｕで構成してもよい。

第１の基板 １０１
エッチング停止層 １０２
バッファ層 １０３
第１のエミッタコンタクトキャップ層 １０４
第２のエミッタコンタクトキャップ層 １０５
エミッタ層 １０６、６０５
ベース層 １０７、６０４
コレクタ層 １０８、６０３
サブコレクタ層 １０９、６０２
金属層１１０、１１１、２０２、２０３
エミッタコンタクトキャップ層 １１２、６０６
第２の基板 ２０１
コレクタ電極 ３０１、６０７
ベース電極 ３０２、６０８
エミッタ電極 ３０３、６０９
成長基板 ６０１

Claims (5)

1. ヘテロ接合バイポーラトランジスタの製造方法であって、
   ＩｎＰで構成された第１の基板上に、バッファ層と、エミッタコンタクトキャップ層と、エミッタ層と、ベース層と、コレクタ層とが順次形成された第１の層構造を形成する工程と、
   第２の基板上に第２の層構造を形成する工程と、
   前記第１の層構造と前記第２の層構造とを貼り合わせる工程と、
   前記第１の基板及び前記バッファ層を除去する工程と、
   前記エミッタコンタクトキャップ層、前記コレクタ層、前記ベース層及び前記エミッタ層をパターニングする工程と、
   当該パターニングされたエミッタコンタクトキャップ層上にエミッタ電極を、当該パターニングされたベース層上にベース電極を、当該パターニングされたコレクタ層上にコレクタ電極を設ける工程と、
   を備え、
   前記バッファ層は、ＩｎＰよりも格子定数が小さく、Ａｌ及び／又はＧａとＰとを少なくとも含み、
   前記第２の基板は、ＳｉＣ、ＡｌＮ、Ｓｉ、又はＣからなり、
   前記第１のエミッタコンタクトキャップ層は、ＩｎＰよりも格子定数が大きく、Ｉｎを少なくとも含むことを特徴とする製造方法。
2. 前記バッファ層の厚さが２ｎｍ以上であることを特徴とする請求項１に記載の製造方法。
3. 前記バッファ層は、ＩｎＧａＡｓ、ＩｎＡｌＰ、ＩｎＡｌＡｓＰ、ＩｎＧａＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＰ及びＩｎＡｌＧａＡｓＰのいずれかによって構成され、
   前記エミッタコンタクトキャップ層は、ＩｎＧａＡｓによって構成され、固相Ｉｎ組成が０．５３以上であることを特徴とする請求項１又は２に記載の製造方法。
4. 前記第１の層構造は、前記コレクタ層上に第１の金属層をさらに含み、
   前記第２の層構造は、第２の金属層を含み、
   前記貼り合わせる工程は、前記第１の金属層と前記第２の金属層とを接合することにより、前記第１の層構造と前記第２の層構造とを貼り合わせることを特徴とする請求項１乃至３のいずれかに記載の製造方法。
5. 請求項１乃至４のいずれかの製造方法によって製造されたことを特徴とするヘテロ接合バイポーラトランジスタ。

Images