JP2005026242A - 半導体素子及び半導体素子の製造方法 - Google Patents
半導体素子及び半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2005026242A JP2005026242A JP2001220701A JP2001220701A JP2005026242A JP 2005026242 A JP2005026242 A JP 2005026242A JP 2001220701 A JP2001220701 A JP 2001220701A JP 2001220701 A JP2001220701 A JP 2001220701A JP 2005026242 A JP2005026242 A JP 2005026242A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- forming
- contact layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Abstract
【課題】電気的特性をそれぞれ有する複数の素子を同一基板上に形成する。
【解決手段】半導体素子１０は、第１化合物半導体層群２２により形成される第１素子２０と、第１化合物半導体層群２２の上層に設けられた第２化合物半導体層群５２により形成される第２素子５０とを有する。第１素子はトランジスタであって、第２素子はショットキーダイオードである。第２化合物半導体層群５２は、第１化合物半導体層群２２上にエピタキシャル成長により形成される。
【選択図】 図１
【解決手段】半導体素子１０は、第１化合物半導体層群２２により形成される第１素子２０と、第１化合物半導体層群２２の上層に設けられた第２化合物半導体層群５２により形成される第２素子５０とを有する。第１素子はトランジスタであって、第２素子はショットキーダイオードである。第２化合物半導体層群５２は、第１化合物半導体層群２２上にエピタキシャル成長により形成される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及び半導体素子の製造方法に関する。特に本発明は、同一基板上に複数の素子が形成された半導体素子及びそのような半導体素子の製造方法に関する。
【０００２】
【従来の技術】
エピタキシャル結晶成長を利用して形成された化合物半導体素子においては、目的とする素子の電気的特性に応じて用いる材料、膜厚及びドーピング濃度等が決定される。一の基板上にエピタキシャル結晶成長層を形成しその結晶成長層を用いて複数の素子を形成する場合、いずれか一の素子の電気的特性を優先させるためには他の素子の電気的特性に合ったエピタキシャル結晶成長層を形成することができなかった。そこで、従来、複数の素子を含む化合物半導体素子を形成する場合には、異なる基板にそれぞれの素子の電気的特性に応じたエピタキシャル結晶成長層を形成して、素子間をワイヤでつないで電気的に接続していた。
【０００３】
【発明が解決しようとする課題】
しかし、近年半導体素子には高周波特性が必要とされる半導体素子においては、電気損失を抑えるためにも素子間の距離をできるだけ近づけるのが好ましく、同一基板上に複数の素子を形成したいという要望があった。また、異なる電気的特性をそれぞれ有する複数の素子を同一基板上に形成できれば、半導体素子の小型化及び製造コストの低減も図れる。
そこで本発明は、上記の課題を解決することのできる半導体素子及び半導体素子の製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００４】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、第１化合物半導体層群により形成される第１素子と、第１化合物半導体層群の上層に設けられた第２化合物半導体層群により形成される第２素子とを備えることを特徴とする半導体素子を提供する。
【０００５】
第２化合物半導体層群は、第１化合物半導体層群と接すると共に所定のエッチャントによりエッチングされる第１接触層を含んでよく、第１化合物半導体層群は、第１接触層と接すると共に所定のエッチャントにより実質的にエッチングされない材料により形成された第２接触層を含んでもよい。
【０００６】
第１化合物半導体層群は、第１素子を構成する第１素子構成層群を有してよく、第２接触層は、第１素子構成層群上に形成された分離層であってよい。分離層は第１素子と第２素子とを絶縁する絶縁層であってもよい。
【０００７】
第１化合物半導体層群は、チャネル層と、チャネル層の上層に形成され、所定のキャリア濃度を有すると共に第１導電性を示すドナー層と、ドナー層の上層に形成され、ドナー層の所定のキャリア濃度よりも高いキャリア濃度を有すると共に第１導電性を示すキャップ層とを有してよく、第１素子は、キャップ層に接合されたドレイン電極及びソース電極と、ドナー層に接合されたゲート電極とを有するトランジスタであってよい。
【０００８】
第２化合物半導体層群は、所定のキャリア濃度を有すると共に第２導電性を示すオーミックコンタクト層と、オーミックコンタクト層の所定のキャリア濃度よりも低いキャリア濃度を有すると共に第２導電性を示すショットキーコンタクト層とを有してよく、オーミックコンタクト層又はショットキーコンタクト層のいずれか一方は、第１化合物半導体層群上にエピタキシャル成長により形成されてよい。
【０００９】
第２素子は、オーミックコンタクト層に接合されたオーミック電極と、ショットキーコンタクト層に接合されたショットキー電極とを有するショットキーダイオードであってよい。ショットキーコンタクト層は、オーミックコンタクト層よりも薄く形成されてよい。
【００１０】
本発明の第２の形態によると、第１化合物半導体層群を形成するステップと、第１化合物半導体層群の上層に第２化合物半導体層群を形成するステップと、第１化合物半導体層群に第１素子を形成するステップと、第２化合物半導体層群に第２素子を形成するステップとを備えることを特徴とする半導体素子の製造方法を提供する。
【００１１】
第１素子を形成するステップは、第２化合物半導体層群における第１化合物半導体層群と接する第１接触層を第１エッチャントによりエッチングするステップを有してよく、第１化合物半導体層群を形成するステップは、第１エッチャントにより実質的にエッチングされない材料により第１接触層と接する第２接触層を形成するステップを有してもよい。
【００１２】
第１エッチャントによりエッチングするステップは、第１接触層の第２素子が形成される領域以外の領域をエッチングしてよく、第１素子を形成するステップは、第２接触層の所定の領域を第２エッチャントによりエッチングするステップを有してもよい。
【００１３】
第１化合物半導体層群を形成するステップは、第１素子を構成する第１素子構成層群を形成するステップと、第１素子構成層群上に第２化合物半導体層群と接する分離層を形成するステップとを有してよい。分離層は第１素子と第２素子とを絶縁する絶縁層であってもよい。第１素子を形成するステップは、分離層をマスクとして、第１素子構成層群をエッチングするステップを有してよい。
【００１４】
第１化合物半導体層群を形成するステップは、基板上層にチャネル層を形成するステップと、チャネル層の上層に、所定のキャリア濃度を有し、第１導電性を示す材料によりドナー層を形成するステップと、ドナー層の上層に、ドナー層の所定のキャリア濃度よりも高いキャリア濃度を有し、第１導電性を示す材料によりキャップ層を形成するステップとを有してよい。
【００１５】
第２化合物半導体層群を形成するステップは、第１化合物半導体層群上にエピタキシャル成長によりオーミックコンタクト層及びショットキーコンタクト層のいずれか一方を形成するステップと、オーミックコンタクト層及びショットキーコンタクト層のいずれか一方の上にエピタキシャル成長によりオーミックコンタクト層及びショットキーコンタクト層のいずれか他方を形成するステップとを備えてよい。
【００１６】
第２化合物半導体層群を形成するステップは、所定のキャリア濃度を有し、第２導電性を示す材料によりオーミックコンタクト層を形成するステップと、オーミックコンタクト層の所定のキャリア濃度よりも低いキャリア濃度を有し、第２導電性を示す材料によりショットキーコンタクト層を形成するステップとを有してよい。ショットキーコンタクト層を形成するステップは、オーミックコンタクト層よりも薄くショットキーコンタクト層を形成してよい。
【００１７】
第１化合物半導体層群を形成するステップは、Ｉｎ０．４９Ｇａ０．５１Ｐにより第２化合物半導体層群と接する層を形成し、第２化合物半導体層群を形成するステップは、ＧａＡｓによりオーミックコンタクト層及びショットキーコンタクト層を形成してもよい。
【００１８】
第１化合物半導体層群を形成するステップは、ＧａＡｓにより第２化合物半導体層群と接する層を形成し、第２化合物半導体層群を形成するステップは、Ｉｎ０．４９Ｇａ０．５１Ｐによりオーミックコンタクト層及びショットキーコンタクト層を形成してもよい。
【００１９】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００２０】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２１】
図１は、本発明の一実施形態に係る半導体素子を示す断面図である。
半導体素子１０は、第１化合物半導体層群２２により形成される第１素子２０と、第１化合物半導体層群２２の上層に設けられた第２化合物半導体層群５２により形成される第２素子５０とを有する。第２素子５０は、第１の素子２０とは異なる電気的特性を有してよい。
【００２２】
本実施形態において、第１素子２０はヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等のトランジスタである。例えば第１素子２０がＨＥＭＴの場合、第１化合物半導体層群２２は、チャネル層２６と、チャネル層２６の上層に形成され、所定のキャリア濃度を有し、第１導電性を示すドナー層３０と、ドナー層３０の上層に形成され、所定のキャリア濃度よりも高いキャリア濃度を有し、第１導電性を示すキャップ層３２とを有する。第１導電性はｎ型又はｐ型のいずれであってもよい。第１化合物半導体層群２２はさらに、基板１２上にエピタキシャル成長されたバッファ層２４を有してよい。この場合、チャネル層２６はバッファ層２４上にエピタキシャル成長されるのが好ましい。第１化合物半導体層群２２はさらに、チャネル層２６上にエピタキシャル成長されたスペーサ層２８を有してよい。この場合、ドナー層３０は、スペーサ層２８上にエピタキシャル成長されるのが好ましい。
【００２３】
第１素子２０は、このように形成された第１化合物半導体層群２２と、キャップ層３２に接合されたドレイン電極３６及びソース電極３８と、ドナー層３０に接合されたゲート電極４０とを有する。
【００２４】
第１化合物半導体層群２２は、さらに、第２化合物半導体層群５２と接する分離層３４を有するのが好ましい。分離層３４は、キャップ層３２上にエピタキシャル成長されるのが好ましい。この場合分離層３４は、第２化合物半導体層群５２をエッチングする所定の第１エッチャントにより実質的にエッチングされない材料により形成されるのが好ましい。分離層３４は、第１素子２０と第２素子５０とを電気的に絶縁する絶縁層であってもよい。
【００２５】
本実施形態において、第２素子５０はダイオードである。第２素子５０は、高周波、高耐圧型のショットキーバリアダイオードであるのが好ましい。第２素子５０がショットキーバリアダイオードの場合、第２化合物半導体層群５２は、所定のキャリア濃度を有し、第２導電性を示すオーミックコンタクト層５４と、オーミックコンタクト層５４の所定のキャリア濃度よりも低いキャリア濃度を有し、第２導電性を示すショットキーコンタクト層５６とを有する。第２導電性はｎ型又はｐ型のいずれであってもよい。オーミックコンタクト層５４又はショットキーコンタクト層５６のいずれか一方は、分離層３４上にエピタキシャル成長により形成されるのが好ましい。また、ショットキーコンタクト層５６は、オーミックコンタクト層５４よりも薄く形成されるのが好ましい。第２素子５０はこのように形成された第２化合物半導体層群５２と、オーミックコンタクト層５４に接合されたオーミック電極（カソード電極）５８と、ショットキーコンタクト層５６に接合されたショットキー電極（アノード電極）６０とを有する。図１においては、ショットキーコンタクト層５６がオーミックコンタクト層５４上に形成されているが、他の例において、オーミックコンタクト層５４がショットキーコンタクト層５６上に形成されてもよい。
【００２６】
図２は、図１に示した半導体素子１０を製造する工程を示した工程図である。
まず、図２（ａ）に示すように、基板１２を準備する。基板１２は、半絶縁性のＧａＡｓにより形成されてよい。次に、基板１２上に第１化合物半導体層群２２を形成する。本実施形態において、第１素子２０はＨＥＭＴである。そこで、まず基板１２上にエピタキシャル成長によりバッファ層２４を形成する。バッファ層２４は、主にアンドープなＧａＡｓ、ｐ型伝導性を有する高抵抗ＧａＡｓ、ＩｎＧａＰ又はこれらを含む超格子構造により形成されてよい。そして、バッファ層２４上にエピタキシャル成長によりチャネル層２６を形成する。チャネル層２６は、Ｉｎ０．１５Ｇａ０．８５Ａｓにより形成されてよい。
【００２７】
続いて、チャネル層２６上にエピタキシャル成長によりスペーサ層２８を形成する。スペーサ層２８はアンドープなＩｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。スペーサ層２８上にエピタキシャル成長によりドナー層３０を形成する。ドナー層３０は、Ｉｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。また、ドナー層３０は、約５．０×１０１７ｃｍ−３にドープされてよい。続いて、ドナー層３０上にエピタキシャル成長によりキャップ層３２を形成する。キャップ層３２は、ＧａＡｓにより形成されてよい。キャップ層３２は、約５．０×１０１８ｃｍ−３にドープされてよい。次に、キャップ層３２上にエピタキシャル成長により分離層３４を形成する。分離層３４は、アンドープなＩｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。分離層３４は、その上に形成する第２化合物半導体層群５２と選択的にウェットエッチングされる材料により形成されるのが好ましい。また、分離層３４は、第１素子２０と第２素子５０とを電気的に絶縁する絶縁層であってもよい。
【００２８】
そして、分離層３４上に第２化合物半導体層群５２を形成する。本実施形態において、第２素子５０はショットキーバリアダイオードである。そこで、まず第１化合物半導体層群２２の分離層３４上にエピタキシャル成長によりオーミックコンタクト層５４を形成する。オーミックコンタクト層５４は、ＧａＡｓにより形成されてよい。そして、オーミックコンタクト層５４上にエピタキシャル成長によりショットキーコンタクト層５６を形成する。ショットキーコンタクト層５６は、ＧａＡｓにより形成されてよい。
【００２９】
以上のように、エピタキシャル成長により基板１２上に第１化合物半導体層群２２及び第２化合物半導体層群５２を形成する。各層は、任意の素子特性を得るために設計されたドーピング濃度と膜厚を有するのが好ましい。
【００３０】
次に、図２（ｂ）に示すように、第２化合物半導体層群５２の第２素子５０が形成される領域以外の領域を第１エッチャントによりエッチングする。具体的には、例えばＨ３ＰＯ４／Ｈ２Ｏ２／Ｈ２Ｏ溶液又はＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ溶液等の第１エッチャントによりオーミックコンタクト層５４及びショットキーコンタクト層５６をエッチングする。第１エッチャントが、第２化合物半導体層群５２をエッチングする速度と分離層３４をエッチングする速度とのエッチング速度比は、５〜１００以上であるのが好ましい。第１エッチャントは、分離層３４を実質的にエッチングしないのがより好ましい。
【００３１】
本実施形態においては、第２化合物半導体層群５２の第１化合物半導体層群２２と接する層と第１化合物半導体層群２２の第２化合物半導体層群５２と接する層が所定の第１エッチャントにより選択的にエッチングされる材料により形成されているため、第１エッチャントを用いて第２化合物半導体層群５２のみをエッチングすることができる。そのため、複数の素子を同一基板上に形成することができる。また、複数の素子はそれぞれ異なる層を構成層として形成されるので、任意の素子特性を得るために必要なドーピング濃度と膜厚を有するように設計できる。
【００３２】
続いて、図２（ｃ）に示すように、第１化合物半導体層群２２における第２化合物半導体層群５２と接する層の所定の領域を第２エッチャントによりエッチングする。具体的には、ＨＣｌ／Ｈ２Ｏ溶液等の第２エッチャントにより分離層３４をエッチングする。次に、第１化合物半導体層群２２のキャップ層３２をエッチングする。キャップ層３２は、第１エッチャントによりエッチングしてよい。また、キャップ層３２は、第２エッチャントによりエッチングされた分離層３４をマスクとして、エッチングしてもよい。
【００３３】
図２（ｂ）及び図２（ｃ）に示した工程において、必要に応じてプラズマＣＶＤ法により例えばＳｉ３Ｎ４等の絶縁膜を形成してよい。この場合、絶縁膜は所望の膜厚に成膜するのが好ましい。さらに、不必要な絶縁膜はフロン系プラズマを用いたドライエッチングにより除去してよい。
【００３４】
その後、図２（ｄ）に示すように、分離層３４のドレイン電極３６及びソース電極３８を形成する領域をエッチングする。このとき、分離層３４は、第２エッチャントによりエッチングするのが好ましい。そして、ドレイン電極３６、ソース電極３８及びオーミック電極５８を蒸着及びリフトオフ法により形成する。オーミック電極５８は、例えばＡｕＧｅ／Ｎｉ／Ａｕ材料により形成するのが好ましい。以上の工程において、導電性の高い不必要な部分はウェットエッチングにより適宜取り除くのが好ましい。そして、低抵抗化のために合金処理を施してよい。また、ゲート電極４０及びショットキー電極６０も蒸着及びリフトオフ法により形成する。ショットキー電極はＴｉ／Ｐｔ／Ａｕ材料により形成するのが好ましい。ゲート電極４０は矩形形状であってもよく、また図示したようにＴ型形状であってもよい。ゲート電極４０をＴ字形状にすることにより、ゲート長を短くでき、またゲート抵抗を低減することができる。さらに、図示していないが、その他の必要な配線も例えばＴｉ／Ｐｔ／Ａｕ材料により蒸着及びリフトオフ法により形成してよい。
【００３５】
図３は、本発明の一実施形態に係る半導体素子の他の例を製造する工程を示した工程図である。
本実施例において、半導体素子１１０は、第１化合物半導体層群２２により形成される第１素子２０と、第１化合物半導体層群２２の上層に設けられた第２化合物半導体層群５２により形成され、第１の素子２０とは異なる性能を有する第２素子５０とを有する。本実施例において、半導体素子１１０の第１化合物半導体層群２２は分離層３４を有しない点で図１及び図２に示した半導体素子１０と異なる。
【００３６】
まず、図３（ａ）に示すように、基板１２を準備する。基板１２は、半絶縁性のＧａＡｓにより形成されてよい。次に、基板１２上にエピタキシャル成長により第１化合物半導体層群２２を形成する。本実施例において、第１素子２０はＨＥＭＴである。第１化合物半導体層群２２は、バッファ層２４と、バッファ層２４上に形成されたチャネル層２６と、チャネル層２６上に形成されたスペーサ層２８と、スペーサ層２８上に形成されたドナー層３０と、ドナー層３０上に形成されたキャップ層３２とを有する。本実施例における第１化合物半導体層群２２は、図２（ａ）を用いて説明したのと同様の構造を有し、同様の材料により形成されるので説明を省略する。
【００３７】
次に、第１化合物半導体層群２２のキャップ層３２上に第２化合物半導体層群５２を形成する。本実施例において、第２素子５０はショットキーバリアダイオードである。そこで、まず第１化合物半導体層群２２のキャップ層３２上にエピタキシャル成長によりオーミックコンタクト層５４を形成する。本実施例において、オーミックコンタクト層５４は、Ｉｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。そして、オーミックコンタクト層５４上にエピタキシャル成長によりショットキーコンタクト層５６を形成する。ショットキーコンタクト層５６は、Ｉｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。
【００３８】
次に、図３（ｂ）に示すように、第２化合物半導体層群５２の第２素子５０が形成される領域以外の領域を第１エッチャントによりエッチングする。本実施例における第１エッチャントは、例えばＨＣｌ／Ｈ２Ｏ溶液である。
【００３９】
本実施例においては、第２化合物半導体層群５２の第１化合物半導体層群２２と接する層と第１化合物半導体層群２２の第２化合物半導体層群５２と接する層が所定の第１エッチャントにより選択的にエッチングされる材料により形成されているため、第１エッチャントを用いて第２化合物半導体層群５２のみをエッチングすることができる。そのため、複数の素子を同一基板上に形成することができる。また、複数の素子はそれぞれ異なる層を構成層として形成されるので、任意の素子特性を得るために必要なドーピング濃度と膜厚を有するように設計できる。
【００４０】
続いて、図３（ｃ）に示すように、第１化合物半導体層群２２における第２化合物半導体層群５２と接する層の所定の領域を第２エッチャントによりエッチングする。具体的には、Ｈ３ＰＯ４／Ｈ２Ｏ２／Ｈ２Ｏ溶液又はＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ溶液等の第２エッチャントによりキャップ層３２をエッチングする。
【００４１】
その後、図３（ｄ）に示すように、ドレイン電極３６、ソース電極３８及びオーミック電極５８を蒸着及びリフトオフ法により形成する。オーミック電極５８は、例えばＡｕＧｅ／Ｎｉ／Ａｕ材料により形成するのが好ましい。また、ゲート電極４０及びショットキー電極６０も蒸着及びリフトオフ法により形成する。ショットキー電極はＴｉ／Ｐｔ／Ａｕ材料により形成するのが好ましい。さらに、図示していないが、その他の必要な配線も例えばＴｉ／Ｐｔ／Ａｕ材料により蒸着及びリフトオフ法により形成してよい。
【００４２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４３】
【発明の効果】
上記説明から明らかなように、本発明によれば異なる電気的特性をそれぞれ有する複数の素子を同一基板上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体素子を示す断面図である。
【図２】図１に示した半導体素子を製造する工程を示した工程図である。
【図３】本発明の一実施形態に係る半導体素子の他の例を製造する工程を示した工程図である。
【符号の説明】
１０・・半導体素子、２０・・第１素子、２２・・第１化合物半導体層群、２４・・バッファ層、２６・・チャネル層、２８・・スペーサ層、３０・・ドナー層、３２・・キャップ層、３４・・分離層、３６・・ドレイン電極、３８・・ソース電極、４０・・ゲート電極、５０・・第２素子、５２・・第２化合物半導体層群、５４・・オーミックコンタクト層、５６・・ショットキーコンタクト層、５８・・オーミック電極、６０・・ショットキー電極
【発明の属する技術分野】
本発明は、半導体素子及び半導体素子の製造方法に関する。特に本発明は、同一基板上に複数の素子が形成された半導体素子及びそのような半導体素子の製造方法に関する。
【０００２】
【従来の技術】
エピタキシャル結晶成長を利用して形成された化合物半導体素子においては、目的とする素子の電気的特性に応じて用いる材料、膜厚及びドーピング濃度等が決定される。一の基板上にエピタキシャル結晶成長層を形成しその結晶成長層を用いて複数の素子を形成する場合、いずれか一の素子の電気的特性を優先させるためには他の素子の電気的特性に合ったエピタキシャル結晶成長層を形成することができなかった。そこで、従来、複数の素子を含む化合物半導体素子を形成する場合には、異なる基板にそれぞれの素子の電気的特性に応じたエピタキシャル結晶成長層を形成して、素子間をワイヤでつないで電気的に接続していた。
【０００３】
【発明が解決しようとする課題】
しかし、近年半導体素子には高周波特性が必要とされる半導体素子においては、電気損失を抑えるためにも素子間の距離をできるだけ近づけるのが好ましく、同一基板上に複数の素子を形成したいという要望があった。また、異なる電気的特性をそれぞれ有する複数の素子を同一基板上に形成できれば、半導体素子の小型化及び製造コストの低減も図れる。
そこで本発明は、上記の課題を解決することのできる半導体素子及び半導体素子の製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００４】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、第１化合物半導体層群により形成される第１素子と、第１化合物半導体層群の上層に設けられた第２化合物半導体層群により形成される第２素子とを備えることを特徴とする半導体素子を提供する。
【０００５】
第２化合物半導体層群は、第１化合物半導体層群と接すると共に所定のエッチャントによりエッチングされる第１接触層を含んでよく、第１化合物半導体層群は、第１接触層と接すると共に所定のエッチャントにより実質的にエッチングされない材料により形成された第２接触層を含んでもよい。
【０００６】
第１化合物半導体層群は、第１素子を構成する第１素子構成層群を有してよく、第２接触層は、第１素子構成層群上に形成された分離層であってよい。分離層は第１素子と第２素子とを絶縁する絶縁層であってもよい。
【０００７】
第１化合物半導体層群は、チャネル層と、チャネル層の上層に形成され、所定のキャリア濃度を有すると共に第１導電性を示すドナー層と、ドナー層の上層に形成され、ドナー層の所定のキャリア濃度よりも高いキャリア濃度を有すると共に第１導電性を示すキャップ層とを有してよく、第１素子は、キャップ層に接合されたドレイン電極及びソース電極と、ドナー層に接合されたゲート電極とを有するトランジスタであってよい。
【０００８】
第２化合物半導体層群は、所定のキャリア濃度を有すると共に第２導電性を示すオーミックコンタクト層と、オーミックコンタクト層の所定のキャリア濃度よりも低いキャリア濃度を有すると共に第２導電性を示すショットキーコンタクト層とを有してよく、オーミックコンタクト層又はショットキーコンタクト層のいずれか一方は、第１化合物半導体層群上にエピタキシャル成長により形成されてよい。
【０００９】
第２素子は、オーミックコンタクト層に接合されたオーミック電極と、ショットキーコンタクト層に接合されたショットキー電極とを有するショットキーダイオードであってよい。ショットキーコンタクト層は、オーミックコンタクト層よりも薄く形成されてよい。
【００１０】
本発明の第２の形態によると、第１化合物半導体層群を形成するステップと、第１化合物半導体層群の上層に第２化合物半導体層群を形成するステップと、第１化合物半導体層群に第１素子を形成するステップと、第２化合物半導体層群に第２素子を形成するステップとを備えることを特徴とする半導体素子の製造方法を提供する。
【００１１】
第１素子を形成するステップは、第２化合物半導体層群における第１化合物半導体層群と接する第１接触層を第１エッチャントによりエッチングするステップを有してよく、第１化合物半導体層群を形成するステップは、第１エッチャントにより実質的にエッチングされない材料により第１接触層と接する第２接触層を形成するステップを有してもよい。
【００１２】
第１エッチャントによりエッチングするステップは、第１接触層の第２素子が形成される領域以外の領域をエッチングしてよく、第１素子を形成するステップは、第２接触層の所定の領域を第２エッチャントによりエッチングするステップを有してもよい。
【００１３】
第１化合物半導体層群を形成するステップは、第１素子を構成する第１素子構成層群を形成するステップと、第１素子構成層群上に第２化合物半導体層群と接する分離層を形成するステップとを有してよい。分離層は第１素子と第２素子とを絶縁する絶縁層であってもよい。第１素子を形成するステップは、分離層をマスクとして、第１素子構成層群をエッチングするステップを有してよい。
【００１４】
第１化合物半導体層群を形成するステップは、基板上層にチャネル層を形成するステップと、チャネル層の上層に、所定のキャリア濃度を有し、第１導電性を示す材料によりドナー層を形成するステップと、ドナー層の上層に、ドナー層の所定のキャリア濃度よりも高いキャリア濃度を有し、第１導電性を示す材料によりキャップ層を形成するステップとを有してよい。
【００１５】
第２化合物半導体層群を形成するステップは、第１化合物半導体層群上にエピタキシャル成長によりオーミックコンタクト層及びショットキーコンタクト層のいずれか一方を形成するステップと、オーミックコンタクト層及びショットキーコンタクト層のいずれか一方の上にエピタキシャル成長によりオーミックコンタクト層及びショットキーコンタクト層のいずれか他方を形成するステップとを備えてよい。
【００１６】
第２化合物半導体層群を形成するステップは、所定のキャリア濃度を有し、第２導電性を示す材料によりオーミックコンタクト層を形成するステップと、オーミックコンタクト層の所定のキャリア濃度よりも低いキャリア濃度を有し、第２導電性を示す材料によりショットキーコンタクト層を形成するステップとを有してよい。ショットキーコンタクト層を形成するステップは、オーミックコンタクト層よりも薄くショットキーコンタクト層を形成してよい。
【００１７】
第１化合物半導体層群を形成するステップは、Ｉｎ０．４９Ｇａ０．５１Ｐにより第２化合物半導体層群と接する層を形成し、第２化合物半導体層群を形成するステップは、ＧａＡｓによりオーミックコンタクト層及びショットキーコンタクト層を形成してもよい。
【００１８】
第１化合物半導体層群を形成するステップは、ＧａＡｓにより第２化合物半導体層群と接する層を形成し、第２化合物半導体層群を形成するステップは、Ｉｎ０．４９Ｇａ０．５１Ｐによりオーミックコンタクト層及びショットキーコンタクト層を形成してもよい。
【００１９】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００２０】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２１】
図１は、本発明の一実施形態に係る半導体素子を示す断面図である。
半導体素子１０は、第１化合物半導体層群２２により形成される第１素子２０と、第１化合物半導体層群２２の上層に設けられた第２化合物半導体層群５２により形成される第２素子５０とを有する。第２素子５０は、第１の素子２０とは異なる電気的特性を有してよい。
【００２２】
本実施形態において、第１素子２０はヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等のトランジスタである。例えば第１素子２０がＨＥＭＴの場合、第１化合物半導体層群２２は、チャネル層２６と、チャネル層２６の上層に形成され、所定のキャリア濃度を有し、第１導電性を示すドナー層３０と、ドナー層３０の上層に形成され、所定のキャリア濃度よりも高いキャリア濃度を有し、第１導電性を示すキャップ層３２とを有する。第１導電性はｎ型又はｐ型のいずれであってもよい。第１化合物半導体層群２２はさらに、基板１２上にエピタキシャル成長されたバッファ層２４を有してよい。この場合、チャネル層２６はバッファ層２４上にエピタキシャル成長されるのが好ましい。第１化合物半導体層群２２はさらに、チャネル層２６上にエピタキシャル成長されたスペーサ層２８を有してよい。この場合、ドナー層３０は、スペーサ層２８上にエピタキシャル成長されるのが好ましい。
【００２３】
第１素子２０は、このように形成された第１化合物半導体層群２２と、キャップ層３２に接合されたドレイン電極３６及びソース電極３８と、ドナー層３０に接合されたゲート電極４０とを有する。
【００２４】
第１化合物半導体層群２２は、さらに、第２化合物半導体層群５２と接する分離層３４を有するのが好ましい。分離層３４は、キャップ層３２上にエピタキシャル成長されるのが好ましい。この場合分離層３４は、第２化合物半導体層群５２をエッチングする所定の第１エッチャントにより実質的にエッチングされない材料により形成されるのが好ましい。分離層３４は、第１素子２０と第２素子５０とを電気的に絶縁する絶縁層であってもよい。
【００２５】
本実施形態において、第２素子５０はダイオードである。第２素子５０は、高周波、高耐圧型のショットキーバリアダイオードであるのが好ましい。第２素子５０がショットキーバリアダイオードの場合、第２化合物半導体層群５２は、所定のキャリア濃度を有し、第２導電性を示すオーミックコンタクト層５４と、オーミックコンタクト層５４の所定のキャリア濃度よりも低いキャリア濃度を有し、第２導電性を示すショットキーコンタクト層５６とを有する。第２導電性はｎ型又はｐ型のいずれであってもよい。オーミックコンタクト層５４又はショットキーコンタクト層５６のいずれか一方は、分離層３４上にエピタキシャル成長により形成されるのが好ましい。また、ショットキーコンタクト層５６は、オーミックコンタクト層５４よりも薄く形成されるのが好ましい。第２素子５０はこのように形成された第２化合物半導体層群５２と、オーミックコンタクト層５４に接合されたオーミック電極（カソード電極）５８と、ショットキーコンタクト層５６に接合されたショットキー電極（アノード電極）６０とを有する。図１においては、ショットキーコンタクト層５６がオーミックコンタクト層５４上に形成されているが、他の例において、オーミックコンタクト層５４がショットキーコンタクト層５６上に形成されてもよい。
【００２６】
図２は、図１に示した半導体素子１０を製造する工程を示した工程図である。
まず、図２（ａ）に示すように、基板１２を準備する。基板１２は、半絶縁性のＧａＡｓにより形成されてよい。次に、基板１２上に第１化合物半導体層群２２を形成する。本実施形態において、第１素子２０はＨＥＭＴである。そこで、まず基板１２上にエピタキシャル成長によりバッファ層２４を形成する。バッファ層２４は、主にアンドープなＧａＡｓ、ｐ型伝導性を有する高抵抗ＧａＡｓ、ＩｎＧａＰ又はこれらを含む超格子構造により形成されてよい。そして、バッファ層２４上にエピタキシャル成長によりチャネル層２６を形成する。チャネル層２６は、Ｉｎ０．１５Ｇａ０．８５Ａｓにより形成されてよい。
【００２７】
続いて、チャネル層２６上にエピタキシャル成長によりスペーサ層２８を形成する。スペーサ層２８はアンドープなＩｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。スペーサ層２８上にエピタキシャル成長によりドナー層３０を形成する。ドナー層３０は、Ｉｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。また、ドナー層３０は、約５．０×１０１７ｃｍ−３にドープされてよい。続いて、ドナー層３０上にエピタキシャル成長によりキャップ層３２を形成する。キャップ層３２は、ＧａＡｓにより形成されてよい。キャップ層３２は、約５．０×１０１８ｃｍ−３にドープされてよい。次に、キャップ層３２上にエピタキシャル成長により分離層３４を形成する。分離層３４は、アンドープなＩｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。分離層３４は、その上に形成する第２化合物半導体層群５２と選択的にウェットエッチングされる材料により形成されるのが好ましい。また、分離層３４は、第１素子２０と第２素子５０とを電気的に絶縁する絶縁層であってもよい。
【００２８】
そして、分離層３４上に第２化合物半導体層群５２を形成する。本実施形態において、第２素子５０はショットキーバリアダイオードである。そこで、まず第１化合物半導体層群２２の分離層３４上にエピタキシャル成長によりオーミックコンタクト層５４を形成する。オーミックコンタクト層５４は、ＧａＡｓにより形成されてよい。そして、オーミックコンタクト層５４上にエピタキシャル成長によりショットキーコンタクト層５６を形成する。ショットキーコンタクト層５６は、ＧａＡｓにより形成されてよい。
【００２９】
以上のように、エピタキシャル成長により基板１２上に第１化合物半導体層群２２及び第２化合物半導体層群５２を形成する。各層は、任意の素子特性を得るために設計されたドーピング濃度と膜厚を有するのが好ましい。
【００３０】
次に、図２（ｂ）に示すように、第２化合物半導体層群５２の第２素子５０が形成される領域以外の領域を第１エッチャントによりエッチングする。具体的には、例えばＨ３ＰＯ４／Ｈ２Ｏ２／Ｈ２Ｏ溶液又はＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ溶液等の第１エッチャントによりオーミックコンタクト層５４及びショットキーコンタクト層５６をエッチングする。第１エッチャントが、第２化合物半導体層群５２をエッチングする速度と分離層３４をエッチングする速度とのエッチング速度比は、５〜１００以上であるのが好ましい。第１エッチャントは、分離層３４を実質的にエッチングしないのがより好ましい。
【００３１】
本実施形態においては、第２化合物半導体層群５２の第１化合物半導体層群２２と接する層と第１化合物半導体層群２２の第２化合物半導体層群５２と接する層が所定の第１エッチャントにより選択的にエッチングされる材料により形成されているため、第１エッチャントを用いて第２化合物半導体層群５２のみをエッチングすることができる。そのため、複数の素子を同一基板上に形成することができる。また、複数の素子はそれぞれ異なる層を構成層として形成されるので、任意の素子特性を得るために必要なドーピング濃度と膜厚を有するように設計できる。
【００３２】
続いて、図２（ｃ）に示すように、第１化合物半導体層群２２における第２化合物半導体層群５２と接する層の所定の領域を第２エッチャントによりエッチングする。具体的には、ＨＣｌ／Ｈ２Ｏ溶液等の第２エッチャントにより分離層３４をエッチングする。次に、第１化合物半導体層群２２のキャップ層３２をエッチングする。キャップ層３２は、第１エッチャントによりエッチングしてよい。また、キャップ層３２は、第２エッチャントによりエッチングされた分離層３４をマスクとして、エッチングしてもよい。
【００３３】
図２（ｂ）及び図２（ｃ）に示した工程において、必要に応じてプラズマＣＶＤ法により例えばＳｉ３Ｎ４等の絶縁膜を形成してよい。この場合、絶縁膜は所望の膜厚に成膜するのが好ましい。さらに、不必要な絶縁膜はフロン系プラズマを用いたドライエッチングにより除去してよい。
【００３４】
その後、図２（ｄ）に示すように、分離層３４のドレイン電極３６及びソース電極３８を形成する領域をエッチングする。このとき、分離層３４は、第２エッチャントによりエッチングするのが好ましい。そして、ドレイン電極３６、ソース電極３８及びオーミック電極５８を蒸着及びリフトオフ法により形成する。オーミック電極５８は、例えばＡｕＧｅ／Ｎｉ／Ａｕ材料により形成するのが好ましい。以上の工程において、導電性の高い不必要な部分はウェットエッチングにより適宜取り除くのが好ましい。そして、低抵抗化のために合金処理を施してよい。また、ゲート電極４０及びショットキー電極６０も蒸着及びリフトオフ法により形成する。ショットキー電極はＴｉ／Ｐｔ／Ａｕ材料により形成するのが好ましい。ゲート電極４０は矩形形状であってもよく、また図示したようにＴ型形状であってもよい。ゲート電極４０をＴ字形状にすることにより、ゲート長を短くでき、またゲート抵抗を低減することができる。さらに、図示していないが、その他の必要な配線も例えばＴｉ／Ｐｔ／Ａｕ材料により蒸着及びリフトオフ法により形成してよい。
【００３５】
図３は、本発明の一実施形態に係る半導体素子の他の例を製造する工程を示した工程図である。
本実施例において、半導体素子１１０は、第１化合物半導体層群２２により形成される第１素子２０と、第１化合物半導体層群２２の上層に設けられた第２化合物半導体層群５２により形成され、第１の素子２０とは異なる性能を有する第２素子５０とを有する。本実施例において、半導体素子１１０の第１化合物半導体層群２２は分離層３４を有しない点で図１及び図２に示した半導体素子１０と異なる。
【００３６】
まず、図３（ａ）に示すように、基板１２を準備する。基板１２は、半絶縁性のＧａＡｓにより形成されてよい。次に、基板１２上にエピタキシャル成長により第１化合物半導体層群２２を形成する。本実施例において、第１素子２０はＨＥＭＴである。第１化合物半導体層群２２は、バッファ層２４と、バッファ層２４上に形成されたチャネル層２６と、チャネル層２６上に形成されたスペーサ層２８と、スペーサ層２８上に形成されたドナー層３０と、ドナー層３０上に形成されたキャップ層３２とを有する。本実施例における第１化合物半導体層群２２は、図２（ａ）を用いて説明したのと同様の構造を有し、同様の材料により形成されるので説明を省略する。
【００３７】
次に、第１化合物半導体層群２２のキャップ層３２上に第２化合物半導体層群５２を形成する。本実施例において、第２素子５０はショットキーバリアダイオードである。そこで、まず第１化合物半導体層群２２のキャップ層３２上にエピタキシャル成長によりオーミックコンタクト層５４を形成する。本実施例において、オーミックコンタクト層５４は、Ｉｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。そして、オーミックコンタクト層５４上にエピタキシャル成長によりショットキーコンタクト層５６を形成する。ショットキーコンタクト層５６は、Ｉｎ０．５１Ｇａ０．４９Ｐにより形成されてよい。
【００３８】
次に、図３（ｂ）に示すように、第２化合物半導体層群５２の第２素子５０が形成される領域以外の領域を第１エッチャントによりエッチングする。本実施例における第１エッチャントは、例えばＨＣｌ／Ｈ２Ｏ溶液である。
【００３９】
本実施例においては、第２化合物半導体層群５２の第１化合物半導体層群２２と接する層と第１化合物半導体層群２２の第２化合物半導体層群５２と接する層が所定の第１エッチャントにより選択的にエッチングされる材料により形成されているため、第１エッチャントを用いて第２化合物半導体層群５２のみをエッチングすることができる。そのため、複数の素子を同一基板上に形成することができる。また、複数の素子はそれぞれ異なる層を構成層として形成されるので、任意の素子特性を得るために必要なドーピング濃度と膜厚を有するように設計できる。
【００４０】
続いて、図３（ｃ）に示すように、第１化合物半導体層群２２における第２化合物半導体層群５２と接する層の所定の領域を第２エッチャントによりエッチングする。具体的には、Ｈ３ＰＯ４／Ｈ２Ｏ２／Ｈ２Ｏ溶液又はＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ溶液等の第２エッチャントによりキャップ層３２をエッチングする。
【００４１】
その後、図３（ｄ）に示すように、ドレイン電極３６、ソース電極３８及びオーミック電極５８を蒸着及びリフトオフ法により形成する。オーミック電極５８は、例えばＡｕＧｅ／Ｎｉ／Ａｕ材料により形成するのが好ましい。また、ゲート電極４０及びショットキー電極６０も蒸着及びリフトオフ法により形成する。ショットキー電極はＴｉ／Ｐｔ／Ａｕ材料により形成するのが好ましい。さらに、図示していないが、その他の必要な配線も例えばＴｉ／Ｐｔ／Ａｕ材料により蒸着及びリフトオフ法により形成してよい。
【００４２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４３】
【発明の効果】
上記説明から明らかなように、本発明によれば異なる電気的特性をそれぞれ有する複数の素子を同一基板上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体素子を示す断面図である。
【図２】図１に示した半導体素子を製造する工程を示した工程図である。
【図３】本発明の一実施形態に係る半導体素子の他の例を製造する工程を示した工程図である。
【符号の説明】
１０・・半導体素子、２０・・第１素子、２２・・第１化合物半導体層群、２４・・バッファ層、２６・・チャネル層、２８・・スペーサ層、３０・・ドナー層、３２・・キャップ層、３４・・分離層、３６・・ドレイン電極、３８・・ソース電極、４０・・ゲート電極、５０・・第２素子、５２・・第２化合物半導体層群、５４・・オーミックコンタクト層、５６・・ショットキーコンタクト層、５８・・オーミック電極、６０・・ショットキー電極
Claims (18)
- 第１化合物半導体層群により形成される第１素子と、
前記第１化合物半導体層群の上層に設けられた第２化合物半導体層群により形成される第２素子と
を備えることを特徴とする半導体素子。 - 前記第２化合物半導体層群は、前記第１化合物半導体層群と接すると共に所定のエッチャントによりエッチングされる第１接触層を含み、
前記第１化合物半導体層群は、前記第１接触層と接すると共に前記所定のエッチャントにより実質的にエッチングされない材料により形成された第２接触層を含むことを特徴とする請求項１に記載の半導体素子。 - 前記第１化合物半導体層群は、前記第１素子を構成する第１素子構成層群を有し、
前記第２接触層は、前記第１素子構成層群上に形成された分離層であることを特徴とする請求項２に記載の半導体素子。 - 前記第１化合物半導体層群は、チャネル層と、前記チャネル層の上層に形成され、所定のキャリア濃度を有し、第１導電性を示すドナー層と、前記ドナー層の上層に形成され、前記ドナー層の前記所定のキャリア濃度よりも高いキャリア濃度を有し、前記第１導電性を示すキャップ層とを有し、
前記第１素子は、前記キャップ層に接合されたドレイン電極及びソース電極と、前記ドナー層に接合されたゲート電極とを有するトランジスタであることを特徴とする請求項１に記載の半導体素子。 - 前記第２化合物半導体層群は、所定のキャリア濃度を有すると共に第２導電性を示すオーミックコンタクト層と、前記オーミックコンタクト層の前記所定のキャリア濃度よりも低いキャリア濃度を有すると共に前記第２導電性を示すショットキーコンタクト層とを有し、
前記オーミックコンタクト層又は前記ショットキーコンタクト層のいずれか一方は、前記第１化合物半導体層群上にエピタキシャル成長により形成されたことを特徴とする請求項１に記載の半導体素子。 - 前記第２素子は、前記オーミックコンタクト層に接合されたオーミック電極と、前記ショットキーコンタクト層に接合されたショットキー電極とを有するショットキーダイオードであることを特徴とする請求項５のいずれかに記載の半導体素子。
- 前記ショットキーコンタクト層は、前記オーミックコンタクト層よりも薄く形成されたことを特徴とする請求項５又は６に記載の半導体素子。
- 第１化合物半導体層群を形成するステップと、
前記第１化合物半導体層群の上層に第２化合物半導体層群を形成するステップと、
前記第１化合物半導体層群に第１素子を形成するステップと、
前記第２化合物半導体層群に第２素子を形成するステップと
を備えることを特徴とする半導体素子の製造方法。 - 前記第１素子を形成するステップは、前記第２化合物半導体層群における前記第１化合物半導体層群と接する第１接触層を第１エッチャントによりエッチングするステップを有し、
前記第１化合物半導体層群を形成するステップは、前記第１エッチャントにより実質的にエッチングされない材料により前記第１接触層と接する第２接触層を形成するステップを有することを特徴とする請求項８に記載の半導体素子の製造方法。 - 前記第１エッチャントによりエッチングするステップは、前記第１接触層の前記第２素子が形成される領域以外の領域をエッチングし、
前記第１素子を形成するステップは、前記第２接触層の所定の領域を第２エッチャントによりエッチングするステップを有することを特徴とする請求項９に記載の半導体素子の製造方法。 - 前記第１化合物半導体層群を形成するステップは、
前記第１素子を構成する第１素子構成層群を形成するステップと、
前記第１素子構成層群上に前記第２化合物半導体層群と接する分離層を形成するステップと
を有することを特徴とする請求項８から１０のいずれかに記載の半導体素子の製造方法。 - 前記第１素子を形成するステップは、
前記分離層をマスクとして、前記第１素子構成層群をエッチングするステップを有することを特徴とする請求項１１に記載の半導体素子の製造方法。 - 前記第１化合物半導体層群を形成するステップは、
基板上層にチャネル層を形成するステップと、
前記チャネル層の上層に、所定のキャリア濃度を有し、第１導電性を示す材料によりドナー層を形成するステップと、
前記ドナー層の上層に、前記ドナー層の所定のキャリア濃度よりも高いキャリア濃度を有し、前記第１導電性を示す材料によりキャップ層を形成するステップと
を有することを特徴とする請求項８に記載の半導体素子の製造方法。 - 前記第２化合物半導体層群を形成するステップは、
前記第１化合物半導体層群上にエピタキシャル成長によりオーミックコンタクト層及びショットキーコンタクト層のいずれか一方を形成するステップと、
前記オーミックコンタクト層及び前記ショットキーコンタクト層のいずれか一方の上にエピタキシャル成長により前記オーミックコンタクト層及び前記ショットキーコンタクト層のいずれか他方を形成するステップと
を備えることを特徴とする請求項８に記載の半導体素子の製造方法。 - 前記第２化合物半導体層群を形成するステップは、
所定のキャリア濃度を有し、第２導電性を示す材料によりオーミックコンタクト層を形成するステップと、
前記オーミックコンタクト層の前記所定のキャリア濃度よりも低いキャリア濃度を有し、前記第２導電性を示す材料によりショットキーコンタクト層を形成するステップと
を有することを特徴とする請求項８に記載の半導体素子の製造方法。 - 前記ショットキーコンタクト層を形成するステップは、前記オーミックコンタクト層よりも薄く前記ショットキーコンタクト層を形成することを特徴とする請求項１５に記載の半導体素子の製造方法。
- 前記第１化合物半導体層群を形成するステップは、Ｉｎ０．４９Ｇａ０．５１Ｐにより前記第２化合物半導体層群と接する層を形成し、
前記第２化合物半導体層群を形成するステップは、ＧａＡｓにより前記オーミックコンタクト層及び前記ショットキーコンタクト層を形成することを特徴とする請求項１４又は１５に記載の半導体素子の製造方法。 - 前記第１化合物半導体層群を形成するステップは、ＧａＡｓにより前記第２化合物半導体層群と接する層を形成し、
前記第２化合物半導体層群を形成するステップは、Ｉｎ０．４９Ｇａ０．５１Ｐにより前記オーミックコンタクト層及び前記ショットキーコンタクト層を形成することを特徴とする請求項１４又は１５に記載の半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220701A JP2005026242A (ja) | 2001-07-19 | 2001-07-19 | 半導体素子及び半導体素子の製造方法 |
| PCT/JP2002/007347 WO2003010822A1 (fr) | 2001-07-19 | 2002-07-19 | Element semi-conducteur et procede permettant de produire un element semi-conducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220701A JP2005026242A (ja) | 2001-07-19 | 2001-07-19 | 半導体素子及び半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005026242A true JP2005026242A (ja) | 2005-01-27 |
Family
ID=19054485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001220701A Withdrawn JP2005026242A (ja) | 2001-07-19 | 2001-07-19 | 半導体素子及び半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2005026242A (ja) |
| WO (1) | WO2003010822A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278768A (ja) * | 2005-03-29 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2009295650A (ja) * | 2008-06-03 | 2009-12-17 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| WO2011161791A1 (ja) * | 2010-06-24 | 2011-12-29 | 富士通株式会社 | 半導体装置 |
| WO2012008027A1 (ja) * | 2010-07-14 | 2012-01-19 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| DE102013213616A1 (de) | 2012-10-26 | 2014-04-30 | Mitsubishi Electric Corporation | Monolithische integrierte Schaltung |
| CN112928114A (zh) * | 2021-02-03 | 2021-06-08 | 中国科学院微电子研究所 | 一种功率器件模块及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263476A (ja) * | 1984-06-12 | 1985-12-26 | Sony Corp | 半導体装置の製法 |
| JPH01122174A (ja) * | 1987-11-06 | 1989-05-15 | Toshiba Corp | 化合物半導体装置及びその製造方法 |
| JPH03250739A (ja) * | 1990-02-28 | 1991-11-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US5818078A (en) * | 1994-08-29 | 1998-10-06 | Fujitsu Limited | Semiconductor device having a regrowth crystal region |
| JPH08111377A (ja) * | 1994-10-12 | 1996-04-30 | Mitsubishi Electric Corp | 集積回路，及びその製造方法 |
| JP3116838B2 (ja) * | 1996-10-21 | 2000-12-11 | 日本電気株式会社 | 半導体装置 |
| JPH11177079A (ja) * | 1997-12-15 | 1999-07-02 | Nec Corp | 電界効果トランジスタ |
| JP2001177060A (ja) * | 1999-12-14 | 2001-06-29 | Nec Corp | モノリシック集積回路装置及びその製造方法 |
-
2001
- 2001-07-19 JP JP2001220701A patent/JP2005026242A/ja not_active Withdrawn
-
2002
- 2002-07-19 WO PCT/JP2002/007347 patent/WO2003010822A1/ja active Search and Examination
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278768A (ja) * | 2005-03-29 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2009295650A (ja) * | 2008-06-03 | 2009-12-17 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| CN103109369B (zh) * | 2010-06-24 | 2016-04-06 | 富士通株式会社 | 半导体装置 |
| WO2011161791A1 (ja) * | 2010-06-24 | 2011-12-29 | 富士通株式会社 | 半導体装置 |
| CN103109369A (zh) * | 2010-06-24 | 2013-05-15 | 富士通株式会社 | 半导体装置 |
| JPWO2011161791A1 (ja) * | 2010-06-24 | 2013-08-19 | 富士通株式会社 | 半導体装置 |
| US10453948B2 (en) | 2010-06-24 | 2019-10-22 | Fujitsu Limited | Semiconductor device which comprises transistor and diode |
| US9190507B2 (en) | 2010-06-24 | 2015-11-17 | Fujitsu Limited | Semiconductor device |
| US20160005848A1 (en) * | 2010-06-24 | 2016-01-07 | Fujitsu Limited | Semiconductor device |
| WO2012008027A1 (ja) * | 2010-07-14 | 2012-01-19 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US9312373B2 (en) | 2010-07-14 | 2016-04-12 | Fujitsu Limited | Compound semiconductor device and manufacturing method of the same |
| US9515063B2 (en) | 2010-07-14 | 2016-12-06 | Fujitsu Limited | Compound semiconductor device and manufacturing method of the same |
| DE102013213616A1 (de) | 2012-10-26 | 2014-04-30 | Mitsubishi Electric Corporation | Monolithische integrierte Schaltung |
| CN112928114A (zh) * | 2021-02-03 | 2021-06-08 | 中国科学院微电子研究所 | 一种功率器件模块及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003010822A1 (fr) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8981432B2 (en) | Method and system for gallium nitride electronic devices using engineered substrates | |
| JP2007173624A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US8823140B2 (en) | GaN vertical bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP6348451B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2007005406A (ja) | ヘテロ接合バイポーラトランジスタ及び製造方法 | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2001308108A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP2006237534A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN111048596A (zh) | 一种肖特基二极管及其制备方法 | |
| JP2010183054A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| US11798995B2 (en) | Hetero-junction bipolar transistor and method for manufacturing the same | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| KR100847848B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100347520B1 (ko) | 이종접합 쌍극자 소자 및 그 제조방법 | |
| JP2017191865A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH10107041A (ja) | 化合物半導体装置 | |
| JP3104282B2 (ja) | 半導体装置の製造方法 | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2003100767A (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |