JP2007005406A - ヘテロ接合バイポーラトランジスタ及び製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ及び製造方法 Download PDFInfo
- Publication number
- JP2007005406A JP2007005406A JP2005181113A JP2005181113A JP2007005406A JP 2007005406 A JP2007005406 A JP 2007005406A JP 2005181113 A JP2005181113 A JP 2005181113A JP 2005181113 A JP2005181113 A JP 2005181113A JP 2007005406 A JP2007005406 A JP 2007005406A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- collector layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 53
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000007788 liquid Substances 0.000 abstract description 3
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 38
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 36
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 18
- 239000000243 solution Substances 0.000 description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 239000011259 mixed solution Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
Abstract
【課題】 加工性に優れ、かつオン抵抗（Ｒｏｎ）を増大させず、高性能なヘテロ接合バイポーラトランジスタ、およびその製造方法を提供する。
【解決手段】 ヘテロ接合バイポーラトランジスタは、ｎ型のＧａＡｓから成るサブコレクタ層２と、サブコレクタ層２より低不純物濃度のｎ型のＧａＡｓから成る第２のコレクタ層４との間に、第２のコレクタ層４のエッチング工程において用いられるエッチング液に対して耐性をもち、且つ第２のコレクタ層４との接合において電子の伝導を妨げない第１のコレクタ層３が形成されている。
【選択図】 図１
【解決手段】 ヘテロ接合バイポーラトランジスタは、ｎ型のＧａＡｓから成るサブコレクタ層２と、サブコレクタ層２より低不純物濃度のｎ型のＧａＡｓから成る第２のコレクタ層４との間に、第２のコレクタ層４のエッチング工程において用いられるエッチング液に対して耐性をもち、且つ第２のコレクタ層４との接合において電子の伝導を妨げない第１のコレクタ層３が形成されている。
【選択図】 図１
Description
本発明は、ヘテロ接合バイポーラトランジスタに関する。
近年、エミッタにバンドギャップの大きな半導体を用いたヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）は携帯電話などに用いる高周波アナログ素子として実用化されている（例えば、特許文献１参照。）。特にエミッタにＩｎＧａＰを用いたＩｎＧａＰ／ＧａＡｓＨＢＴは、信頼性に優れている、加工性が高いなどの理由から、その使用は今後ますます多岐にわたっていくと予想される（例えば、特許文献２参照。）。
以下に図を用いて、一般的なＩｎＧａＰ／ＧａＡｓＨＢＴのデバイス構造及びその製造方法を説明する。
図６は、ｎｐｎ型ＩｎＧａＰ／ＧａＡｓＨＢＴの構造を示す断面図である。
図６に示されるように、半絶縁性ＧａＡｓ基板２０１上に、ｎ型不純物を高濃度に添加したｎ+型ＧａＡｓサブコレクタ層２０２が積層されている。
図６に示されるように、半絶縁性ＧａＡｓ基板２０１上に、ｎ型不純物を高濃度に添加したｎ+型ＧａＡｓサブコレクタ層２０２が積層されている。
さらに、このサブコレクタ層２０２上に、低不純物濃度のｎ型もしくはノンドープのＧａＡｓコレクタ層２６０、高濃度ｐ型ＧａＡｓのベース層２０７、ｎ型のＩｎＧａＰエミッタ層２０８が順に積層されている。また、これらの層はサブコレクタ層２０２上に範囲を限定して形成された凸部となっている。
さらに、エミッタ層２０８上に、ｎ型ＧａＡｓのエミッタキャップ層２０９と低接触抵抗のｎ型ＩｎＧａＡｓエミッタコンタクト層２１０が順次積層されている。また、エミッタキャップ層２０９とエミッタコンタクト層２１０はさらに範囲を限定して２段目の凸部構造になっている。
さらに、エミッタコンタクト層２１０上に、例えば、Ｔｉ／Ｐｔ／Ａｕなどのエミッタ電極３０３が形成されている。また、Ｐｔを含む多層メタルなどのベース電極３０２はエミッタキャップ層２０９周辺に露出しているエミッタ層２０８上から熱拡散させてベース層２０７と接触させている。また、ＡｕＧｅ／Ｎｉ／Ａｕなどのコレクタ電極３０３はサブコレクタ層２０２上に形成されている。単位ＨＢＴを電気的に分離するために素子周辺領域にはサブコレクタ層２０２から基板２０１に達する素子分離領域３０４がイオン注入と不活性化熱処理により形成されている。
特開２００１−１６８１０８号公報
特開２００３−２９７８４９号公報
しかしながら、サブコレクタ層２０２を露出するエッチング工程において、エッチング液の量が不足すると、サブコレクタ層２０２とのコンタクト不良が発生する。また、エッチング量が多すぎるとサブコレクタ層２０２の残膜量が減少し、コレクタ抵抗が増大する。このような理由から、サブコレクタ層２０２とコレクタ層２６０の間にエッチングストッパを挿入し、エッチング精度を向上させることが行われる。一般に、エッチングストッパとして、３０ｎｍ以下の格子が秩序化されていない状態（以下、ディスオーダーと呼称する。）のＩｎＧａＰを挿入することが行われる。しかし、ＩｎＧａＰ層を挿入することにより、伝導体のバンド不連続（ΔＥｃ）が発生し、電子の伝導に対する障壁となり、その結果、オン抵抗（Ｒｏｎ）が増大するため、ＨＢＴの特性を低下させてしまうという問題がある。
そこで、本発明は、前記問題に鑑みてなされたものであり、加工性に優れ、かつオン抵抗（Ｒｏｎ）を増大させず高性能なヘテロ接合バイポーラトランジスタ、およびその製造方法を提供することを目的とする。
前記目的を達成するために、本発明に係るヘテロ接合バイポーラトランジスタは、ｎ型のＧａＡｓから成るサブコレクタ層と、前記サブコレクタ層より低濃度のｎ型のＧａＡｓから成るコレクタ層との間に、前記コレクタ層のエッチング工程において用いられるエッチング液に対して耐性をもち、且つ前記コレクタ層との接合において電子の伝導を妨げない半導体層が形成されていることとする。
これによって、サブコレクタ層を露出するエッチング工程において半導体層がエッチングストッパとなり、エッチング再現性が向上する。さらに、電子の障壁となる電子の伝導を妨げないため、伝導体のバンド不連続（ΔＥｃ）を発生しない。これらにより、精度良くサブコレクタ層を露出するエッチングを行うことができ、さらに、加工性に優れ、かつオン抵抗（Ｒｏｎ）を増大させず、高性能なＨＢＴを提供することができる。
さらに、前記半導体層は、格子が秩序化されている状態のＩｎＧａＰであることとしてもよい。
これによって、格子が秩序化されている状態のＩｎＧａＰから成る半導体層が、サブコレクタ層を露出するエッチング工程において用いられる燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）に対して殆どエッチングされないため、エッチングストッパとして機能し、エッチング再現性が向上する。さらに、格子が秩序化されている状態のＩｎＧａＰは、コレクタ層の材料であるｎ型のＧａＡｓとの接合において、タイプIIの材料にあたるため、伝導体のバンド不連続（ΔＥｃ）を発生しない。これらにより、
精度良くサブコレクタ層を露出するエッチングを行うことができ、加工性に優れ、かつオン抵抗（Ｒｏｎ）を増大させず、高性能なＨＢＴを提供することができる。
精度良くサブコレクタ層を露出するエッチングを行うことができ、加工性に優れ、かつオン抵抗（Ｒｏｎ）を増大させず、高性能なＨＢＴを提供することができる。
なお、本発明は、ヘテロ接合バイポーラトランジスタとして実現されるだけではなく、ヘテロ接合バイポーラトランジスタの製造方法として実現されるとしてもよい。
以上、本発明に係るヘテロ接合バイポーラトランジスタによれば、従来の技術と比較し、オン抵抗を低くすることが可能である。さらに、本発明に係るヘテロ接合バイポーラトランジスタの製造方法によれば、高性能なＨＢＴを、高い加工性で安定した歩留で作成することが可能である。
（実施の形態）
以下、本発明に係る実施の形態について、図面を参照しながら説明する。
以下、本発明に係る実施の形態について、図面を参照しながら説明する。
本発明に係るヘテロ接合バイポーラトランジスタは、ｎ型のＧａＡｓのサブコレクタ層上に、ｎ型の格子が秩序化されたＩｎＧａＰからなる第１のコレクタ層と、サブコレクタ層より低濃度のｎ型のＧａＡｓからなる第２のコレクタ層が順次形成されて成るコレクタ層を持ち、第２のコレクタ層上にｐ型のＧａＡｓベース層、ベース層よりバンドギャップの大きな半導体材料からなるｎ型のエミッタ層が順次形成されていることを特徴とする。
以上の点を踏まえて本実施の形態におけるヘテロ接合バイポーラトランジスタについて説明する。
図１は、本発明のヘテロ接合バイポーラトランジスタの構造を示す断面図である。
図１に示されるように、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと略称する。）は、半絶縁性ＧａＡｓ基板１上に、サブコレクタ層２が形成されている。さらに、サブコレクタ層２上に、第１のコレクタ層３、第２のコレクタ層４、ベース層５、エミッタ層６が順に積層され、これらの積層構造によって、サブコレクタ層２上に、２段の凸部が形成されている。
図１に示されるように、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと略称する。）は、半絶縁性ＧａＡｓ基板１上に、サブコレクタ層２が形成されている。さらに、サブコレクタ層２上に、第１のコレクタ層３、第２のコレクタ層４、ベース層５、エミッタ層６が順に積層され、これらの積層構造によって、サブコレクタ層２上に、２段の凸部が形成されている。
ここで、サブコレクタ層２は、５×１０18ｃｍ-3の高不純物濃度でｎ型にドープされたｎ+型ＧａＡｓから成る。第１のコレクタ層３は、膜厚２０ｎｍで、１×１０18ｃｍ-3の不純物濃度でｎ型にドープされたオーダー（格子が秩序化されている状態）のＩｎ0.48ＧａＰから成る。第２のコレクタ層４は、膜厚５００ｎｍで、１×１０16ｃｍ-3の低不純物濃度でｎ型にドープされたＧａＡｓから成る。ベース層５は、膜厚１００ｎｍで、４×１０19ｃｍ-3の不純物濃度でｐ型にドープされたＧａＡｓから成る。エミッタ層６は、膜厚５０ｎｍで、１×１０18ｃｍ-3の不純物濃度でｎ型にドープされたＩｎ組成比が約４８％のＩｎ0.48ＧａＰから成る。
また、第１のコレクタ層３および第２のコレクタ層４が除去された部分で、サブコレクタ層２上に、コレクタ電極１０１として、ＡｕＧｅ／Ｎｉ／Ａｕが蒸着により形成されている。さらに、エミッタ層６上に、エミッタ電極１０３として、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕが形成され、エミッタキャップ層７の周辺のエミッタ層６の露出した部分にＰｔ／Ｔｉ／Ｐｔ／Ａｕがベース電極１０２として形成されている。ベース電極１０２は、熱処理によりベース層５まで拡散し、オーミック接触されている。
そして、第１のコレクタ層３の半導体材料であるオーダーのＩｎ0.48ＧａＰは、サブコレクタ層２を露出するエッチング工程、すなわち、第２のコレクタ層４のエッチング工程において用いられるエッチング液、例えば、燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）に対して殆どエッチングされないため、エッチングストッパとして働く。かつ、第２のコレクタ層４であるＧａＡｓに対してタイプIIの材料であるため
、第２のコレクタ層４との接合において、電子の障壁となる伝導体のバンド不連続（ΔＥｃ）を発生しない。
、第２のコレクタ層４との接合において、電子の障壁となる伝導体のバンド不連続（ΔＥｃ）を発生しない。
ここで、タイプIIについて説明すると、ヘテロ接合には、タイプIとタイプIIと呼ばれ
る接合形態が存在する。具体的には、図２（ａ）に示されるように、通常用いられているディスオーダー（格子が秩序化されていない状態）のＩｎＧａＰは、ＧａＡｓに対して伝導帯、価電子帯ともに障壁となるような半導体材料である。これをタイプIと呼ぶ。一方
、図２（ｂ）に示されるように、オーダー（格子が秩序化されている状態）のＩｎＧａＰは、ＧａＡｓに対し、価電子帯は障壁となるが、伝導体は障壁とならないような半導体材料である。これをタイプIIと呼ぶ。
る接合形態が存在する。具体的には、図２（ａ）に示されるように、通常用いられているディスオーダー（格子が秩序化されていない状態）のＩｎＧａＰは、ＧａＡｓに対して伝導帯、価電子帯ともに障壁となるような半導体材料である。これをタイプIと呼ぶ。一方
、図２（ｂ）に示されるように、オーダー（格子が秩序化されている状態）のＩｎＧａＰは、ＧａＡｓに対し、価電子帯は障壁となるが、伝導体は障壁とならないような半導体材料である。これをタイプIIと呼ぶ。
これによって、第１のコレクタ層３であるＩｎＧａＰ層は、サブコレクタ層２を露出するエッチング工程、すなわち、第２のコレクタ層のエッチング工程において、エッチングストッパとなり、エッチング再現性が向上する。なおかつ挿入したＩｎＧａＰはオーダーであり、第２のコレクタ層４の材料であるＧａＡｓに対するタイプIIの材料であるため、
ΔＥｃを発生しない。
ΔＥｃを発生しない。
次に、ＨＢＴの製造方法について図３、図４を参照しながら説明する。
図３、図４は、ＨＢＴの製造工程を示す断面図である。
図３、図４は、ＨＢＴの製造工程を示す断面図である。
まず、図３（ａ）に示されるように、ＭＢＥ法（分子線エピタキシ法）もしくはＭＯＣＶＤ法（有機金属化学気相成長法）などの結晶成長法により、（１）半絶縁性ＧａＡｓ基板１上に、（２）例えば、５×１０18ｃｍ-3の高不純物濃度でｎ型にドープされたｎ+型ＧａＡｓから成るサブコレクタ層２、（３）例えば、１×１０18ｃｍ-3の不純物濃度でｎ型にドープされたオーダーのＩｎ0.48ＧａＰから成る膜厚２０ｎｍの第１のコレクタ層３、（４）例えば、１×１０16ｃｍ-3の低不純物濃度でｎ型にドープされたＧａＡｓから成る膜厚５００ｎｍの第２のコレクタ層４、（５）例えば、４×１０19ｃｍ-3の不純物濃度でｐ型にドープされたＧａＡｓから成る膜厚１００ｎｍのベース層５、（６）例えば、１×１０18ｃｍ-3の不純物濃度でｎ型にドープされたＩｎ0.48ＧａＰから成る膜厚５０ｎｍのエミッタ層６、（７）例えば、３×１０18ｃｍ-3の不純物濃度でｎ型にドープされたＧａＡｓから成る膜厚２００ｎｍのエミッタキャップ層７、（８）例えば、１×１０19ｃｍ-3の不純物濃度でｎ型にドープされたＩｎＧａＡｓから成る膜厚１００ｎｍのエミッタコンタクト層８を順に積層する。
続いて、図３（ｂ）に示されるように、エミッタ形成領域をフォトレジスト４０１で保護し、燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）でエミッタコンタクト層８（ｎ型ＩｎＧａＡｓ）、およびエミッタキャップ層７（ｎ型ＧａＡｓ）を順次エッチングし、エミッタ島領域を形成する。このとき、エミッタ層６（ｎ型Ｉｎ0.48ＧａＰ）は、燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）に対し殆どエッチングされない。
続いて、図３（ｃ）に示されるように、別のフォトレジストマスク４０２でベース形成領域を保護し、希塩酸によりエミッタ層６（ｎ型Ｉｎ0.48ＧａＰ）を選択的にエッチングし、そのエミッタ層６（ｎ型Ｉｎ0.48ＧａＰ）をマスクに燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）で、ベース層５（ｐ型ＧａＡｓ）、および第２のコレクタ層４（ｎ型ＧａＡｓ）を順次除去し、ベース島領域を形成する。このとき、第１のコレクタ層３（オーダーのＩｎ0.48ＧａＰ）が燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）に対するエッチングストッパとなるため、高い加工精度で、且つ再現性良くベース島領域を形成する際のエッチングを行うことが可能である。
続いて、図４（ａ）に示されるように、コレクタ電極形成領域を開口するフォトレジスト４０３を形成し、希塩酸により第１のコレクタ層３（オーダーのＩｎ0.48ＧａＰ）を選択的にエッチングする。サブコレクタ層２（ｎ+型ＧａＡｓ）は希塩酸に対して殆どエッチングされないため、安定してサブコレクタ層２（ｎ+型ＧａＡｓ）の残すことができる。
続いて、露出したサブコレクタ層２（ｎ+型ＧａＡｓ）上にコレクタ電極１０１としてＡｕＧｅ／Ｎｉ／Ａｕを蒸着により形成し、フォトレジスト上の金属をリフトオフしてコレクタ電極を形成する。
続いて、図４（ｂ）に示されるように、エミッタ電極、ベース電極を形成するためのレジストパターニングを行い、ウェハ全面にＰｔ／Ｔｉ／Ｐｔ／Ａｕを蒸着し、蒸着リフトオフ法によりエミッタ・ベース電極を形成する。
続いて、図４（ｃ）に示されるように、各ＨＢＴ領域を囲うようにフォトレジスト４０４を形成し、第１のコレクタ層３（オーダーのＩｎ0.48ＧａＰ）、サブコレクタ層２（ｎ+型ＧａＡｓ）にＨｅイオン注入を行い、続いて素子間のサブコレクタ層のキャリアを不活性化させるための適当な熱処理を行う。これにより各ＨＢＴが電気的に分離される。以上により素子分離領域１０４形成される。この熱処理により、エミッタ電極１０１、ベース電極１０２、およびコレクタ電極１０３のそれぞれが合金化され、図１に示されるＨＢＴが完成する。
すなわち、少なくとも下記（１）〜（７）の工程を経て、本実施の形態におけるヘテロ接合バイポーラトランジスタが製造される。
（１）半絶縁性ＧａＡｓ基板１の一面に、高不純物濃度のｎ+型ＧａＡｓから成るサブコレクタ層２、格子が秩序化されている状態のｎ型のＩｎＧａＰから成る第１のコレクタ層３、低不純物濃度のｎ型のＧａＡｓから成る第２のコレクタ層４、高不純物濃度のｐ型のＧａＡｓから成るベース層５、ｎ型のＩｎ0.48ＧａＰから成るエミッタ層６、ｎ型のＧａＡｓから成るエミッタキャップ層７、およびｎ型のＩｎＧａＡｓから成るエミッタコンタクト層８を順次形成する。
（２）エミッタコンタクト層８とエミッタキャップ層７の所定の領域を燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）でエッチングしてエミッタ島領域を形成する。
（３）エミッタ層６をエミッタ島領域の外端より大きくなるような領域を希塩酸でエッチングする。
（４）エミッタ層６をマスクにして、ベース層５、および第２のコレクタ層４を、第１のコレクタ層３と反応が生じにくい燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）でエッチングする。
（５）ベース島領域の外縁に露出した第１のコレクタ層３を希塩酸でエッチングして、サブコレクタ層２を露出させ、コレクタ電極１０１の形成領域を開口する。
（６）露出したサブコレクタ層２上に、コレクタ電極１０１を形成する。
（７）エミッタ層６上に、エミッタ電極１０３、およびエミッタ島領域のエミッタコンタクト層８上に、ベース電極１０２を形成する。
（２）エミッタコンタクト層８とエミッタキャップ層７の所定の領域を燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）でエッチングしてエミッタ島領域を形成する。
（３）エミッタ層６をエミッタ島領域の外端より大きくなるような領域を希塩酸でエッチングする。
（４）エミッタ層６をマスクにして、ベース層５、および第２のコレクタ層４を、第１のコレクタ層３と反応が生じにくい燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）でエッチングする。
（５）ベース島領域の外縁に露出した第１のコレクタ層３を希塩酸でエッチングして、サブコレクタ層２を露出させ、コレクタ電極１０１の形成領域を開口する。
（６）露出したサブコレクタ層２上に、コレクタ電極１０１を形成する。
（７）エミッタ層６上に、エミッタ電極１０３、およびエミッタ島領域のエミッタコンタクト層８上に、ベース電極１０２を形成する。
ここで、本発明の実施の形態により作成したＨＢＴの静特性について説明する。
図５に示されるように、第１のコレクタ層３に従来のディスオーダーのＩｎＧａＰを使用した場合の特性を図中の破線で示すのに対し、オーダーのＩｎＧａＰを使用した場合の特性を図中の実線で示す。これから、破線および実線を比べて、第１のコレクタ層にオーダーのＩｎＧａＰを使用すれば、オン抵抗（Ｒｏｎ）が低減され、高性能なＨＢＴが作成されることがわかる。
図５に示されるように、第１のコレクタ層３に従来のディスオーダーのＩｎＧａＰを使用した場合の特性を図中の破線で示すのに対し、オーダーのＩｎＧａＰを使用した場合の特性を図中の実線で示す。これから、破線および実線を比べて、第１のコレクタ層にオーダーのＩｎＧａＰを使用すれば、オン抵抗（Ｒｏｎ）が低減され、高性能なＨＢＴが作成されることがわかる。
以上説明したように、本実施の形態におけるヘテロ接合バイポーラトランジスタでは、第１のコレクタ層３であるＩｎＧａＰ層がサブコレクタ層２を露出するエッチング工程においてエッチングストッパとなり、エッチング再現性が向上する。なおかつ挿入したＩｎＧａＰはオーダーであり、第２のコレクタ層４の材料であるＧａＡｓに対するタイプIIの
材料であるため、ΔＥｃが発生しない。これによって、精度良くサブコレクタ層を露出するエッチングを行うことができ、その結果、加工性に優れ、かつオン抵抗（Ｒｏｎ）を増大させず高性能なＨＢＴを提供することができる。
材料であるため、ΔＥｃが発生しない。これによって、精度良くサブコレクタ層を露出するエッチングを行うことができ、その結果、加工性に優れ、かつオン抵抗（Ｒｏｎ）を増大させず高性能なＨＢＴを提供することができる。
なお、第１のコレクタ層３であるオーダーのＩｎＧａＰはコレクタ電極を形成する領域のみ除去したが、ベース島領域を形成する工程で、第２のコレクタ層４を除去した後に除去してもよい。この場合、ＨＢＴ領域以外の第１のコレクタ層３は全て除去されるため、ウェハの最表面に露出する半導体材料がＧａＡｓになるため、絶縁膜の密着性が優れるという利点がある。
なお、第１のコレクタ層３として、ＩｎＧａＰを用い、燐酸・過酸化水素系のエッチング液（燐酸・過酸化水素・水の混合液）に対するエッチングストッパ層としたが、第１のコレクタ層３としてＡｌＧａＡｓを用いてもよい。この場合、エッチング液として、クエン酸・過酸化水素系のエッチング液を用いると、ＡｌＧａＡｓがエッチングストッパ層として働くため、ＩｎＧａＰを用いたときと同様にベース島領域形成時のエッチング加工精度を大幅に向上させることができる。
なお、本実施の形態では、第１のコレクタ層３として、ＧａＡｓに対するタイプIIの半
導体材料であるオーダーのｎ型のＩｎＧａＰを用いたが、これに限らず、例えば、ＩｎＧａＡｓやＧａＡｓＳｂなどのＧａＡｓに対するΔＥｃを発生しない材料を用いても同様の効果が得られる。
導体材料であるオーダーのｎ型のＩｎＧａＰを用いたが、これに限らず、例えば、ＩｎＧａＡｓやＧａＡｓＳｂなどのＧａＡｓに対するΔＥｃを発生しない材料を用いても同様の効果が得られる。
また、エミッタ層６として、ｎ型ＩｎＧａＰを用いたが、一般的にベース層の材料であるＧａＡｓに対してバンドギャップの大きい材料であれば、これに限らず、例えば、ＡｌＧａＡｓを用いるとしてもよい。
なお、第２のコレクタ層４の膜厚を５００ｎｍとしたが、高出力のＧＳＭ（Global System for Mobile Communications）方式などに用いられる高周波アナログ素子の場合には、コレクタ層の膜厚が１．０μｍ以上必要であり、エッチング再現性を向上させるという点において、本発明の果たす効果はさらに大きくなる。
なお、本発明に係る実施の形態において具体的な数値を記入しているが、これは一例であって、発明の範囲を限定するためのものではない。
本発明は、ヘテロ接合バイポーラトランジスタなどとして、特に、高周波アナログ素子として用いられるヘテロ接合バイポーラトランジスタなどとして、利用することができる。
１ 半絶縁性ＧａＡｓ基板
２ ｎ+型ＧａＡｓサブコレクタ層
３ ｎ型ＩｎＧａＰ第１のコレクタ層
４ ｎ型ＧａＡｓ第２のコレクタ層
５ ｐ型ＧａＡｓベース層
６ ｎ型Ｉｎ0.48ＧａＰエミッタ層
７ ｎ型ＧａＡｓエミッタキャップ層
８ ｎ型ＩｎＧａＡｓエミッタコンタクト層
１０１ コレクタ電極
１０２ ベース電極
１０３ エミッタ電極
１０４ 素子分離領域
４０１〜４０４ フォトレジスト
２ ｎ+型ＧａＡｓサブコレクタ層
３ ｎ型ＩｎＧａＰ第１のコレクタ層
４ ｎ型ＧａＡｓ第２のコレクタ層
５ ｐ型ＧａＡｓベース層
６ ｎ型Ｉｎ0.48ＧａＰエミッタ層
７ ｎ型ＧａＡｓエミッタキャップ層
８ ｎ型ＩｎＧａＡｓエミッタコンタクト層
１０１ コレクタ電極
１０２ ベース電極
１０３ エミッタ電極
１０４ 素子分離領域
４０１〜４０４ フォトレジスト
Claims (4)
- ｎ型のＧａＡｓから成るサブコレクタ層と、前記サブコレクタ層より低濃度のｎ型のＧａＡｓから成るコレクタ層との間に、前記コレクタ層のエッチング工程において用いられるエッチング液に対して耐性をもち、且つ前記コレクタ層との接合において電子の伝導を妨げない半導体層が形成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 前記半導体層は、格子が秩序化されている状態のＩｎＧａＰである
ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記ヘテロ接合バイポーラトランジスタは、前記コレクタ層上にｐ型のＧａＡｓから成るベース層と、前記ベース層よりバンドギャップの大きな半導体材料から成るｎ型のエミッタ層とが順次形成されている
ことを特徴とする請求項１または２に記載のヘテロ接合バイポーラトランジスタ。 - 半導体基板の一面に、高不純物濃度のｎ型のＧａＡｓから成るサブコレクタ層、格子が秩序化されている状態のｎ型のＩｎＧａＰから成る第１のコレクタ層、低不純物濃度のｎ型のＧａＡｓから成る第２のコレクタ層、高不純物濃度のｐ型のＧａＡｓから成るベース層、ｎ型のＩｎＧａＰから成るエミッタ層、ｎ型のＧａＡｓから成るエミッタキャップ層、およびｎ型のＩｎＧａＡｓから成るエミッタコンタクト層を順次形成する工程と、
前記エミッタコンタクト層と前記エミッタキャップ層の所定の領域を第１のエッチャントでエッチングしてエミッタ島領域を形成する工程と、
前記エミッタ層を前記エミッタ島領域の外端より大きくなるような領域を第２のエッチャントでエッチングする工程と、
前記エミッタ層をマスクにして前記ベース層、および前記第２のコレクタ層を、前記第１のコレクタ層と反応が生じにくい第３のエッチャントでエッチングする工程と、
前記ベース島領域の外縁に露出した前記第１のコレクタ層を第４のエッチャントでエッチングして前記サブコレクタ層を露出させ、コレクタ電極形成領域を開口する工程と、
前記露出したサブコレクタ層上にコレクタ電極を形成する工程と、
前記エミッタ層上にエミッタ電極、および前記エミッタ島領域の前記エミッタコンタクト層上にベース電極を形成する工程と
を有することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005181113A JP2007005406A (ja) | 2005-06-21 | 2005-06-21 | ヘテロ接合バイポーラトランジスタ及び製造方法 |
| US11/377,389 US20060284212A1 (en) | 2005-06-21 | 2006-03-17 | Hetero-junction bipolar transistor and manufacturing method thereof |
| CNA200610093821XA CN1885555A (zh) | 2005-06-21 | 2006-06-20 | 异质结双极晶体管及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005181113A JP2007005406A (ja) | 2005-06-21 | 2005-06-21 | ヘテロ接合バイポーラトランジスタ及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007005406A true JP2007005406A (ja) | 2007-01-11 |
Family
ID=37572542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005181113A Pending JP2007005406A (ja) | 2005-06-21 | 2005-06-21 | ヘテロ接合バイポーラトランジスタ及び製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060284212A1 (ja) |
| JP (1) | JP2007005406A (ja) |
| CN (1) | CN1885555A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009330A (ja) * | 2009-06-24 | 2011-01-13 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173624A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2008182036A (ja) * | 2007-01-24 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2008263146A (ja) * | 2007-04-13 | 2008-10-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4524298B2 (ja) * | 2007-06-04 | 2010-08-11 | パナソニック株式会社 | 半導体装置の製造方法 |
| TWI615977B (zh) * | 2013-07-30 | 2018-02-21 | 高效電源轉換公司 | 具有匹配臨界電壓之積體電路及其製造方法 |
| CN110610991A (zh) * | 2019-09-27 | 2019-12-24 | 厦门市三安集成电路有限公司 | 外延结构和低导通电压晶体管 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345328A (ja) * | 2000-06-02 | 2001-12-14 | Nec Corp | 半導体装置、及び、半導体集積回路 |
| US6531721B1 (en) * | 2001-12-27 | 2003-03-11 | Skyworks Solutions, Inc. | Structure for a heterojunction bipolar transistor |
| JP3573737B2 (ja) * | 2002-01-18 | 2004-10-06 | Ｎｅｃ化合物デバイス株式会社 | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 |
| US6858873B2 (en) * | 2002-01-23 | 2005-02-22 | Chia Ta World Co Ltd | Semiconductor diode having a semiconductor die with a substrate and multiple films applied thereover |
| JP2005039169A (ja) * | 2003-06-30 | 2005-02-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2005197440A (ja) * | 2004-01-07 | 2005-07-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006093617A (ja) * | 2004-09-27 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 半導体抵抗素子およびその製造方法 |
| JP2007128989A (ja) * | 2005-11-01 | 2007-05-24 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2007173624A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
-
2005
- 2005-06-21 JP JP2005181113A patent/JP2007005406A/ja active Pending
-
2006
- 2006-03-17 US US11/377,389 patent/US20060284212A1/en not_active Abandoned
- 2006-06-20 CN CNA200610093821XA patent/CN1885555A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009330A (ja) * | 2009-06-24 | 2011-01-13 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1885555A (zh) | 2006-12-27 |
| US20060284212A1 (en) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728357B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| JP2007005406A (ja) | ヘテロ接合バイポーラトランジスタ及び製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US6462362B1 (en) | Heterojunction bipolar transistor having prevention layer between base and emitter | |
| JP6242678B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2005039169A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2005259755A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2010199558A (ja) | 半導体装置およびその製造方法 | |
| US5332912A (en) | Heterojunction bipolar transistor | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2001308103A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2010183054A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7038244B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4818985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2005294804A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3857609B2 (ja) | 化合物半導体装置の製造方法 | |
| KR100352375B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP2004319826A (ja) | 半導体装置およびその製造方法 | |
| JP2000138228A (ja) | ヘテロ接合型バイポーラトランジスタとその製造方法 |