JP2011009330A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2011009330A JP2011009330A JP2009149444A JP2009149444A JP2011009330A JP 2011009330 A JP2011009330 A JP 2011009330A JP 2009149444 A JP2009149444 A JP 2009149444A JP 2009149444 A JP2009149444 A JP 2009149444A JP 2011009330 A JP2011009330 A JP 2011009330A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- collector
- dhbt
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【解決手段】基板1上に、サブコレクタ層2、コレクタ層、ベース層4、エミッタ層5、キャップ層6が順次積層されたダブルヘテロ接合バイポーラトランジスタにおいて、前記コレクタ層が、第1の半導体層31と第2の半導体層32の積層構造から形成され、第1の半導体層31と第2の半導体層32がType−II型のヘテロ接合を形成し、第2の半導体層32とベース層4がホモ接合あるいはType−I型のヘテロ接合を形成することを特徴とするダブルヘテロ接合バイポーラトランジスタを構成する。
【選択図】図1
Description
Claims (2)
- 基板上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層およびキャップ層が順次積層されたヘテロ接合バイポーラトランジスタにおいて、
前記コレクタ層が、前記サブコレクタ層上に形成された第1の半導体層と、前記第1の半導体層上に形成された第2の半導体層とから構成されており、
前記第1の半導体層と前記第2の半導体層が、Type−II型のヘテロ接合を形成しており、
前記第2の半導体層と前記ベース層が、ホモ接合あるいはType−I型のヘテロ接合を形成していることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1に記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層の材料として、InP、InGaP、InAlP、InGaAsP、InGaAs、InAlAs、InAlGaAsのいずれかが用いられており、
前記第2の半導体層の材料として、GaAsSb、AlGaAsSb、InGaAsSbのいずれかが用いられており、
前記ベース層の材料として、GaAsSb、AlGaAsSb、InGaAsSbのいずれかが用いられていることを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149444A JP5410856B2 (ja) | 2009-06-24 | 2009-06-24 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149444A JP5410856B2 (ja) | 2009-06-24 | 2009-06-24 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009330A true JP2011009330A (ja) | 2011-01-13 |
JP5410856B2 JP5410856B2 (ja) | 2014-02-05 |
Family
ID=43565673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009149444A Expired - Fee Related JP5410856B2 (ja) | 2009-06-24 | 2009-06-24 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5410856B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219242A (ja) * | 2012-04-10 | 2013-10-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜およびその製造方法 |
JP2014203941A (ja) * | 2013-04-04 | 2014-10-27 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
JP2016122734A (ja) * | 2014-12-25 | 2016-07-07 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246222A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置 |
JP2007005406A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及び製造方法 |
-
2009
- 2009-06-24 JP JP2009149444A patent/JP5410856B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02246222A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置 |
JP2007005406A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及び製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219242A (ja) * | 2012-04-10 | 2013-10-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜およびその製造方法 |
JP2014203941A (ja) * | 2013-04-04 | 2014-10-27 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
JP2016122734A (ja) * | 2014-12-25 | 2016-07-07 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5410856B2 (ja) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7038250B2 (en) | Semiconductor device suited for a high frequency amplifier | |
JP6133392B2 (ja) | バイポーラトランジスタ | |
US20190115458A1 (en) | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer | |
US20150255585A1 (en) | Directed epitaxial heterojunction bipolar transistor | |
JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2019075424A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2018137259A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5410856B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2007128989A (ja) | ヘテロ接合バイポーラトランジスタ | |
Yang et al. | Current gain in sub-10 nm base GaN tunneling hot electron transistors with AlN emitter barrier | |
JP4799938B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
Rhee et al. | SiGe resonant tunneling hot‐carrier transistor | |
JP7403201B2 (ja) | 化合物半導体ヘテロ接合バイポーラトランジスタ | |
JP3282115B2 (ja) | ヘテロ接合トランジスタ | |
JP3030070B2 (ja) | 半導体装置 | |
JP5681031B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2005012170A (ja) | 半導体装置 | |
JP2014183145A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6096503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5946136B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2004014922A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5519542B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2009231594A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120530 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5410856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |