JP2016122734A - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2016122734A JP2016122734A JP2014262093A JP2014262093A JP2016122734A JP 2016122734 A JP2016122734 A JP 2016122734A JP 2014262093 A JP2014262093 A JP 2014262093A JP 2014262093 A JP2014262093 A JP 2014262093A JP 2016122734 A JP2016122734 A JP 2016122734A
- Authority
- JP
- Japan
- Prior art keywords
- base
- formation layer
- bipolar transistor
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】第1ベース105は、炭素がドープされたp型のInGaAsSbから構成され、第2ベース106は、炭素がドープされたp型のGaAsSbから構成されている。 第2ベース106は、第1ベース105より高い正孔濃度とされている。ここで、第1ベース105は、正孔濃度が1×1019cm-3以上とされているとよい。また、第1ベース105は、積層方向に第2ベース106に近い領域ほど、In組成およびSb組成が低くされて大きなバンドギャップとされている(組成傾斜)。
【選択図】 図1
Description
はじめに、本発明の実施の形態1について説明する。図1は、本発明の実施の形態1におけるヘテロ接合バイポーラトランジスタ(HBT)の構成を示す断面図である。
次に、本発明の実施の形態2について説明する。実施の形態2でも、実施の形態1と同様に、基板101と、基板101の上に形成されたバッファ102と、バッファ102の上に形成されたサブコレクタ103と、サブコレクタ103の上に形成されたコレクタ104と、コレクタ104の上に形成された第1ベース105と、第1ベース105の上に形成された第2ベース106と、第2ベース106の上に形成されたエミッタ107と、エミッタ107の上に形成されたエミッタキャップ108とを備える(図1)。
Claims (7)
- InPから構成された基板と、
前記基板の上に形成されたIII−V族化合物半導体からなるコレクタと、
炭素がドープされたInGaAsSbから構成されて前記コレクタの上に形成された第1ベースと、
炭素がドープされたGaAsSbから構成されて前記第1ベースの上に接して形成された第2ベースと、
前記第2ベースの上に形成されたIII−V族化合物半導体からなるエミッタと
を備え、
前記第2ベースは、前記第1ベースより高い正孔濃度とされていることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1ベースは、正孔濃度が1×1019cm-3以上とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1または2記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1ベースは、積層方向に前記第2ベースに近い領域ほど大きなバンドギャップとされ、前記第2ベースに近い領域ほど高い正孔濃度とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - III−V族化合物半導体からなるコレクタ形成層と、
III−V族化合物半導体からなるエミッタ形成層と、
前記コレクタ形成層と前記エミッタ形成層との間に配置され、炭素がドープされたInGaAsSbから構成された第1ベース形成層と、
前記第1ベース形成層と前記エミッタ形成層との間において前記第1ベース形成層に接して配置され、炭素がドープされたGaAsSbから構成された第2ベース形成層と
からなる積層構造を基板の上に形成する第1工程と、
前記コレクタ形成層、前記第1ベース形成層、前記第2ベース形成層、前記エミッタ形成層をパターニングし、前記基板の上に、コレクタ、第1ベース、第2ベース、エミッタが、これらの順に積層されたヘテロ接合バイポーラトランジスタを形成する第2工程と
を備え、
前記第1ベース形成層より高い正孔濃度で前記第2ベース形成層を形成する
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。 - 請求項4記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記第1ベース形成層は、正孔濃度を1×1019cm-3以上として形成する
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。 - 請求項4または5記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記第1ベース形成層および前記第2ベース形成層の形成は、III−V族化合物半導体を構成する原料の中でIn原料以外の原料の供給量は一定とした状態で、In原料の供給の制御により連続して行う
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。 - 請求項6記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記第1ベース形成層および前記第2ベース形成層の形成では、ハロメタン系原料を用いて炭素のドーピングを行い、ハロメタン系原料の供給量を変化させることで、前記第1ベース形成層は、積層方向に前記第2ベース形成層に近い領域ほど高い正孔濃度とするとともに、積層方向に前記第2ベース形成層に近い領域ほど、In組成およびSb組成を低くして大きなバンドギャップとする
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014262093A JP6240061B2 (ja) | 2014-12-25 | 2014-12-25 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014262093A JP6240061B2 (ja) | 2014-12-25 | 2014-12-25 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016122734A true JP2016122734A (ja) | 2016-07-07 |
JP6240061B2 JP6240061B2 (ja) | 2017-11-29 |
Family
ID=56329202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014262093A Active JP6240061B2 (ja) | 2014-12-25 | 2014-12-25 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6240061B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206155A (ja) * | 1992-01-28 | 1993-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜素子 |
JPH05326546A (ja) * | 1992-05-18 | 1993-12-10 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合トランジスタ |
JPH0669222A (ja) * | 1992-08-17 | 1994-03-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP2002270616A (ja) * | 2001-02-27 | 2002-09-20 | Agilent Technol Inc | 薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP2011009330A (ja) * | 2009-06-24 | 2011-01-13 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
-
2014
- 2014-12-25 JP JP2014262093A patent/JP6240061B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206155A (ja) * | 1992-01-28 | 1993-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜素子 |
JPH05326546A (ja) * | 1992-05-18 | 1993-12-10 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合トランジスタ |
JPH0669222A (ja) * | 1992-08-17 | 1994-03-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP2002270616A (ja) * | 2001-02-27 | 2002-09-20 | Agilent Technol Inc | 薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP2011009330A (ja) * | 2009-06-24 | 2011-01-13 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP6240061B2 (ja) | 2017-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI695504B (zh) | 異質接面雙極性電晶體 | |
JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JPH0342841A (ja) | ヘテロ接合バイボーラトランジスタ | |
TW201813088A (zh) | 異質接面雙極性電晶體 | |
JP2006332257A (ja) | ヘテロ接合半導体装置及びその製造方法 | |
US6768141B2 (en) | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure | |
JP4799938B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6240061B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2017022279A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5681031B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
JP5098193B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2000223497A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
JP6096503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2014183145A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPS61203675A (ja) | 半導体装置 | |
JP5946136B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6240061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |