JP2002270616A - 薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法 - Google Patents

薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法

Info

Publication number
JP2002270616A
JP2002270616A JP2002050005A JP2002050005A JP2002270616A JP 2002270616 A JP2002270616 A JP 2002270616A JP 2002050005 A JP2002050005 A JP 2002050005A JP 2002050005 A JP2002050005 A JP 2002050005A JP 2002270616 A JP2002270616 A JP 2002270616A
Authority
JP
Japan
Prior art keywords
base
layer
emitter
gaassb
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002050005A
Other languages
English (en)
Other versions
JP2002270616A5 (ja
Inventor
Nicolas J Moll
ニコラス・ジェイ・モール
Colombo R Bolognesi
コロンボ・アール・ボログネシ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2002270616A publication Critical patent/JP2002270616A/ja
Publication of JP2002270616A5 publication Critical patent/JP2002270616A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • H01L29/0817Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】高い動作周波数を維持しつつ高い電流利得を提
供することが出来るヘテロバイポーラトランジスタ及び
その製造方法を提供すること。 【解決手段】本発明によって提供されるヘテロバイポー
ラトランジスタ(100)は、コレクタ(104)と、
エミッタ(114)と、そしてコレクタ(104)及び
エミッタ(114)間に位置するベース(110)とを
含むヘテロ接合バイポーラトランジスタ(100)であ
って、ベース(110)が49nm未満の厚さを持つガ
リウム砒素アンチモン(GaAsSb)層を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般にトランジスタ
に関するものであり、より具体的には薄いガリウム砒素
アンチモン(GaAsSb)層をベースに用いたヘテロ
接合バイポーラトランジスタ(HBT)に関する。
【0002】
【従来の技術】高速切り換え及び高周波数作動が望まし
い応用分野においては、ヘテロ接合バイポーラトランジ
スタ(HBT)、特にはnpn型のものが従来より知ら
れた技術である。
【0003】インジウムガリウム砒素(InGaAs)
をベースに用いたHBTは通常、InGaAsに格子整
合するインジウム燐(InP)又はアルミニウムインジ
ウム砒素(AlInAs)のエミッタを含み、これに炭
素(C)又はベリリウム(Be)を3〜6×1019
クセプタ/cm範囲の濃度に添加されている。この
為、これまでに開発されているHBTのInGaAsベ
ースの厚さは最低でも50nmとなっている。この厚さ
の最低値は、一般に許容されるベースへの不純物添加濃
度の上限値が約6×1019アクセプタ/cmである
こと、そして一般に許容されるリソグラフィ技術の加工
限界が約1μmであることから導き出された値である。
この結果、これよりも著しく薄いベースを用いた場合、
過剰に大きなベース抵抗が生じて実現可能な最高作動周
波数fMAXが低くなり、高周波数作動には適さないH
BTが形成されることになる。fを電流利得帯域幅
積、即ちカットオフ周波数、Rをベース直列抵抗及び
をコレクタ−ベース容量で表した場合の近似関係式
MAX=√(f/8πR)から、ベース抵抗
が増大するにつれfMAXが低下することがわかる。こ
の関係式が近似式であるのは、これがトランジスタの単
純な集中素子モデルに基づいている為である。実際に
は、ベース直列抵抗R及びコレクタ−ベース容量C
は分散している。より精度の高い数式は代数学的により
複雑であり、この近似式で示そうとしている要点を曖昧
にしか示すことができないと思われる。
【0004】トランジスタ製造におけるリソグラフィ技
術がより精細化されればベース直列抵抗Rを低減する
ことは出来るが、その実用的な加工限界は約1μmであ
る。また、ベースへの不純物添加量を増大させることに
よってもRを低下させることは出来るが、一般のバイ
ポーラトランジスタの場合、ベースへの不純物添加量が
エミッタの不純物添加量に近づくに伴ってエミッタ効
率、従って電流利得が大きく損なわれることになる。H
BTにおいては、エミッタ材料がHBT材料よりも広い
バンドギャップを持っている為、ベースへの不純物添加
によるエミッタ効率への影響は低減、或いは排除され
る。エミッタがベースよりも広いバンドギャップを持つ
場合、ベースの添加不純物濃度が高くてもベースからエ
ミッタへの逆注入は小さくなる。しかしながら、既存の
HBTにおいては他の理由から電流利得が小さくなり過
ぎる為、ベースへの不純物添加量の増大には限度があ
る。
【0005】ベースシート抵抗、通過時間及び再結合時
間の不純物濃度依存性は以下の等式からわかる。
【0006】 ρ=1/qNμ=K/N (1−ε) ・・ ・(式1) 1/τ=1/τSRH+1/τRAD+1/τAUGER=A+BN+C N ・・・(式2) τ=W/Vthermal+W /2D ・・ ・(式3)
【0007】項ρはベースシート抵抗、qは電子の電
荷、Nはベース中の不純物添加濃度、μはベース中
の正孔移動度、Wはベース厚、Kは定数、そしてε
は正孔移動度の不純物添加量に対する依存性を経験的に
説明することが出来る定数である。項τはベース中電
子の正味寿命であり、これは寿命がショットキー・リー
ド・ホール再結合の寿命τSRH、放射再結合の寿命τ
RAD、及びオージェ再結合の寿命τAUGERとに関
係することが示されている。A、B及びCはτ のベー
ス不純物添加濃度に対する依存性を経験的に説明するこ
とが出来る定数である。ベース通過時間τはベース
厚、電子の熱運動速度Vthermal、及び電子拡散
定数Dに依存していることがわかる。
【0008】式1、式2及び式3における定数K
ε、A、B、C及びDは材料によって異なる。従っ
て、ベース層の膜厚変化に付随する特性の変化挙動は材
料によって異なる。InPに格子整合するInGaAs
に関する値はよく知られている為、HBTのベースを変
化させた場合の例として用いるものとする。縮退的に不
純物添加された材料(HBTベースの場合、ほぼ確実に
このような材料が使用される)μは不純物添加レベル
にわずかに依存し、εは小さい正の数である。この依存
性が無視出来る程度のものであると仮定し、R.K.A
hrenkiel等による“Recombinatio
n lifetime of In0.53Ga0.4
7 As as a function of dop
ing density”(Appl.Phys.Le
tt.,V.72,pp3470ff.,1998)及
びY.Betser及びD.Ritterによる“El
ectron transport in heavi
ly doped bases of InP/GaI
nAs HBTs probed by magnet
otransport experiments”(I
EEE Trans.Elec.Dev.,V.43,
pp.1187ff.,1996)から得た他の材料の
パラメータとして代表的な数値を用いることにより、I
nGaAsベースを持つHBTの変化挙動を得る。
【0009】図1は、電流利得がベース層厚の関数とし
て50となるように制約されたInGaAsベースHB
Tにおけるf、fMAX及びベース不純物添加濃度の
変化挙動を説明するものである。カットオフ電流f
び最高動作周波数fMAXは左軸に対して、そしてベー
スへの不純物添加濃度は右軸に対してプロットしてあ
る。図に示したとおり、ベース再結合は不純物添加濃度
に強い依存性を持つ為にベース厚を約36nm未満にま
で小さくすると、fMAXが著しく劣化する。劣化が起
きるのは、ベース厚が小さくなるに従ってベースシート
抵抗が増大する為である。
【0010】
【発明が解決しようとする課題】従って、当該分野にお
いては、高い動作周波数を維持しつつ高い電流利得を提
供することが出来るHBTが必要とされているのであ
る。
【0011】
【課題を解決するための手段】本発明はInPコレク
タ、GaAsSbベース及びInPエミッタを含むHB
Tであり、ベースが薄いGaAsSb層で構成されたこ
とを特徴とするものである。この薄いベース層は、コレ
クタ材料のバルク格子定数に整合するバルク格子定数を
持つ組成のGaAsSb材料から形成することが出来
る。GaAsSbベース層の厚さは49nm未満、出来
れば約20nm未満であることが望ましい。ベースへの
不純物添加を高レベルで行うことによりシート抵抗を低
下させ、また、ベース層を薄くしたことによるベース直
列抵抗を低減する。エミッタもInPコレクタと格子整
合する組成を持つAlInAsを用いて形成することが
出来る。
【0012】他の実施形態においては、As含有量の高
いGaAsSb組成で薄型ベース層を構成することによ
り、エミッタ−ベース接合の伝導帯バンドエネルギー不
連続量を小さくすることが出来る。HBTのベースを構
成するGaAsSb薄膜は、最高で約65%の砒素成分
を含む組成で形成することが出来る。これにより伝導帯
エネルギー不連続量が小さくなるという利点が提供され
るが、一方でGaAsSb中の砒素成分が約51%より
も大きくなるとGaAsSbベース層の格子パラメータ
が変化する為、これを従来通りに厚く成長させた場合は
好ましくない転位が生じてしまう。転位の発生を防止す
る為にGaAsSbベース層は転位が発生し得る臨界膜
厚を超えない厚さに形成される。このようなGaAsS
bベース層はコレクタ上において仮晶的に「歪められ
る」為、この層の格子定数はコレクタの格子定数に一致
することになるのである。ベースに高レベルの不純物添
加を行うのは、シート抵抗を減らし、ベース層を薄く形
成したことに起因するベース直列抵抗を低減する為であ
る。
【0013】
【発明の実施の形態】以下に添付図面を参照して本発明
の好適実施形態となるヘテロ接合バイポーラトランジス
タ及びその製造方法について添付図面を参照して詳細に
説明する。本発明は、添付図を参照することでより容易
に理解することが出来る。図中の要素の相対的な寸法は
必ずしも正確ではなく、本発明の原理を明確に説明する
ことに重点をおいて描いたものである。
【0014】以下の説明はnpn型へテロ接合バイポー
ラトランジスタ(HBT)に関するものであるが、本発
明はpnp型のHBTにも同様にして適用することが出
来る。
【0015】HBTのエミッタを構成する材料はベース
を構成する材料のバンドギャップよりも広いバンドギャ
ップを持っている。これによりベース領域からエミッタ
領域への好ましくない正孔の流入を抑止するエネルギー
障壁がエミッタ−ベース接合の価電子帯に形成される。
この構成によれば、HBTのエミッタ注入効率、電流利
得及び動作周波数が高くなる。
【0016】図2は従来のInPエミッタ/GaAsS
bベース/InPコレクタ構成のHBTのエミッタ−ベ
ース接合に適度な順方向電気バイアスを印加した場合の
エネルギーバンド11を示すグラフである。縦軸12は
エネルギーレベルを表し、横軸14は距離、即ちエミッ
タ領域22、ベース領域24、そしてコレクタ領域26
をそれぞれに構成する材料の厚さを表している。GaA
sSbベースとInPコレクタを持つHBTは図示した
ようにコレクタ−ベース接合32においてタイプIIの
バンド構造を持っている。伝導帯16におけるエネルギ
ー不連続量ΔE は約0.18エレクトロンボルト(e
V)であり、価電子帯18におけるエネルギー不連続量
ΔEは約0.76eVである。基本的に、この接合に
対するこのバンド構造は以下の理由から理想的とされ
る。即ち、小さな衝撃エネルギーΔEが集められた電
子に与えられる為、そして金属ベース(ベース−コレク
タ接合32)に大きい価電子帯不連続量ΔEがあり、
これにより低い、又は正のコレクタバイアスであっても
コレクタ領域26への正孔の注入が抑制される為であ
る。広いバンドギャップのInPはコレクタ領域26全
体にわたって伸びている為、電子雪崩降伏が最少化され
る。
【0017】InPコレクタを用いたHBTでも他の構
成とした場合はこれらの利点は提供されない。例えば、
同じ構造ではあるがベースにInGaAsを用いた場合
でもコレクタ−ベース接合に大きい価電子帯不連続量Δ
が維持され、広幅バンドギャップInPの利点も提
供される。しかし残念ながらInGaAsベースは電子
収集を阻む障壁を作ってしまい、これによりベース中に
好ましくない電荷の蓄積が起きる可能性がある。これは
装置の周波数応答及び最高電流性能を損なってしまう。
この障壁を排除するにしても、その為の方法はいずれも
コレクタ−ベース接合における大きい価電子帯不連続量
ΔEと広バンドギャップInPの利点を犠牲にするも
のである。
【0018】しかし、GaAsSbベースとInPエミ
ッタを持つHBT(その特性を図2に示した)であって
も、タイプIIのバンド構造に起因した2つの欠点があ
る。これら2つの欠点はいずれも、“q”を電荷、“Δ
”を伝導帯不連続性、“k”をボルツマン定数、
“T”を絶対接合温度とした場合にexp(−qΔE
/kT)であるヘテロ接合における電子密度の不連続性
に関係している。ΔEは約0.18±0.1eVであ
る為、不連続部にわたる電子密度の比率は室温で2x1
−5〜5x10−2である。
【0019】第一の欠点は、低い電流利得である。限界
注入レベルを下回る場合、金属接合(エミッタ−ベース
接合28)における界面再結合は接合部エミッタ側の電
子密度と界面準位特性に左右されることが示され得る。
【0020】界面電流密度jinterfaceは、界
面エミッタ側の電子密度をnemi tter、界面再結
合速度をvinterfaceとした場合、j
interf ace=qnemitter
interfaceで表される。界面再結合速度v
interfaceは、界面準位による電子捕獲が生じ
る断面積をσ、電子の熱運動速度を
thermal、単位面積あたりの準位密度をN
traps、界面における空間的な間接放射再結合の比
例関係を説明する定数をKs−i−r ad、そして界面
ベース側の正孔密度をPbaseとした場合、v
interf ace=σthermal
traps+Ks−i−radbaseで表される。
【0021】従って、全体的な界面再結合速度は、準位
による再結合及び空間的な間接放射再結合による。実際
に形成し得る材料界面は電気的に完全とは言えない。例
えば、エネルギーギャップ中に空間的局在化状態を作り
出す要因となる不純物又は欠陥が界面中に存在すること
もある。これらの空間的局在化状態の中へと到達した電
子又は正孔は移動することが出来ず(伝導帯又は価電子
帯中の電子又は正孔は移動可能)、また、これらの空間
的局在化状態は価電子帯及び伝導帯の間のポテンシャル
エネルギーを持っている。これらの空間的局在化状態は
電子及び正孔を交互に捕獲し、これにより再結合経路を
提供するのである。これは概念的にショットキー・リー
ド・ホール再結合と似ている。
【0022】空間的な間接再結合はタイプIIヘテロ接
合の一方の側(この事例ではInP側)に局在化された
電子と、反対側(この事例ではGaAsSb側)に局在
化された正孔との間に生じるバンド間再結合である。こ
の再結合を空間的な間接再結合と呼ぶのは、電子と正孔
が古典物理学に基づいて分離される為である。量子物理
学によれば、電子及び正孔は完全に局在化されているわ
けではない。これらはわずかに重なり合う波動関数によ
り表される。従っていくらかの再結合が生じる。これら
の作用はいずれも当事者には周知である。
【0023】注入電流密度jinjectionは、エ
ミッタ−ベース接合のベース側の注入電子密度をn
base、そしてベースを通る電子の速度をvbase
とした場合、jinjection=qnbase
baseで表される。jinjec tion/j
interface=vbasebase/v
interfac emitterの比は、トランジ
スタの電流利得の上限を表す。金属接合のいずれかの側
の電子密度比により界面再結合速度がexp(qΔE
/kT)で有効に乗算され、電流利得に直接的な影響を
及ぼすことになる。
【0024】GaAsSbベース及びInPエミッタを
含むHBTの第二の欠点とは、電流が電流利得の圧縮が
生じる値にまで低下するという点である。代表的なHB
Tにおいては、エミッタ−ベース容量を低減する為にエ
ミッタに相対的に低濃度のN が添加される。例えば、
一定のエミッタ不純物添加濃度を利用した場合、ベース
への注入電子密度にNexp(−qΔE/kT)の
厳格な上限が課せられる。これは図2のInP/GaA
sSb/Inp型HBTのエミッタ−ベース接合68に
強い順方向バイアスを印加した場合の特性を表したエネ
ルギーバンド図51である図3に示されている。このバ
イアス値に近づくと、エミッタ容量が非常に大きくな
り、周波数応答が急激に低下する。純粋な拡散輸送で
は、ベースを通る電子速度(vbase)は代表的なマ
イクロ波トランジスタにおいて10cm/秒程度であ
る。これにより、電子不連続性がある場合は電流密度2
0A/cm〜5×10A/cmにおいて利得圧縮
が生じる。実験結果から得られた値はこの範囲の中でも
上限値に近いが、それでもエミッタ帯電周波数g
(2πC)を制限することで装置の性能に深刻な限界
が設けられる(ここでgはダイナミックエミッタコン
ダクタンス、Cはエミッタ接合容量)。
【0025】図4は、本発明に基づいて製造されたHB
T100の断面を示す概略図である。HBT100はI
nP基板101を含み、この上に高濃度のn型不純物を
添加したサブコレクタ層102が形成されている。サブ
コレクタ層102上にはn型InPコレクタ層104が
形成される。また、図示したように、サブコレクタ層1
02の一部分には金属接触106が形成されている。
【0026】InPコレクタ層104上には高濃度のp
型不純物を添加したGaAsSbベース層110が49
nm未満、望ましくは約20nmの厚さに形成されてお
り、このベース層110の一部分には図示したように金
属接触112が設けられている。ベース層110は異な
る組成で形成することが出来る。
【0027】本発明の一実施形態によれば、ベース層1
10の材料は、InPコレクタ層104のバルク格子定
数に整合するバルク格子定数が得られる組成を持ってい
る。この格子整合は、約50〜51%範囲の砒素成分を
含むGaAsSbを用いることにより実現される。この
ように薄いベース層構造を形成した場合、ベース直列抵
抗Rが増大する。従って、薄い格子整合GaAsSb
ベース層110には約6×1019アクセプタ/cm
の高い濃度に不純物を添加することが望ましい。GaA
sSbのドーピング挙動により、ベース層110を薄く
形成し、かつ高濃度に不純物添加を行うことが出来、よ
って高い電流利得を維持することが出来る。
【0028】他の実施形態においては、51%を超える
約65%までの範囲、望ましくは51%を超える約60
%までの範囲、より好ましくは約54%〜56%の範
囲、そして最も好ましくは約55%の砒素成分を含むG
aAsSbの薄い層110が形成される。これらの砒素
成分比を採用した場合、ベース層材料のバルク格子定数
はInPコレクタ層104のバルク格子定数とは一致し
なくなる。上述した範囲の砒素比率及び上述した厚さと
した場合、GaAsSbベース層110を仮晶成長さ
せ、クラックを生じずに歪みを持たせる。このようにす
れば、GaAsSbベース層110の格子パラメータは
InPコレクタ104及びInPエミッタ114の格子
パラメータに一致するのである。
【0029】当事者には周知のように、仮晶層中の格子
定数は成長方向に垂直な2つの次元において基板格子と
一致するように引き伸ばされるか或いは圧縮されるので
ある。成長方向における格子パラメータは全く異なる
が、仮晶表面が呈する格子定数は、成膜中に供給される
構成原子にとっては格子整合表面である。従って、薄い
仮晶層をベース層110として用いることは、完全に格
子整合したベース層110を用いることに物理的に極め
て近い。
【0030】ベース層110をGaAsSb1−X
構成し、第一の実施形態としてXを0.51とした場
合、ベース層に歪みはほとんど生じず、InPコレクタ
層104に対してほぼ完全に格子整合した状態となる。
しかしながら、Xが0.51から著しくかけ離れた値で
ある場合、GaAsSbベース層110のバルク格子定
数はInPコレクタ層104とは一致しない。このよう
な場合、GaAsSbベース層110をクラックを生じ
ることなく充分に薄く仮晶成長させることにより、その
格子定数をInPコレクタ層104及びエミッタ114
中のInP層の格子定数に一致させることが出来る。G
aAsSbベース層110の砒素成分比を約51%から
約60%にまで増大させると、格子整合ベースと比較し
て伝導帯不連続量ΔEが約0.05eV低下する。
【0031】GaAsSbベース層110に対して高濃
度の不純物添加を行うことにより、シート抵抗が低くな
り、ベース層110を薄くしたことに起因するベース直
列抵抗Rが低減される。基本的に、GaAsSbにお
いて高濃度のベース不純物添加が可能であること、そし
て先にあげた式2中のCがGaAsSbに付随した小さ
い値であることにより、適度に低いベース直列抵抗R
を維持しつつ薄いベースを用いることが可能となり、こ
れによりベース通過時間を短縮し、良好な電流利得を提
供することが出来る。ベースが薄い為、InPに対して
格子整合はしていないものの、良好な結晶品質で充分に
薄く仮晶成長させることが出来るGaAsSb組成を使
用することが出来るのである。ベース材料の組成を調節
することが出来る自由がある為、ベース−エミッタ間の
伝導帯不連続量の調節が可能となる。このように、電流
利得の向上と、格子整合ベースを持つトランジスタに可
能なレベルよりも高い電流動作を実現することが出来
る。出来ればベース層110の厚さは20nm〜40n
mとすること、そして炭素(C)又はベリリウム(B
e)を6×1019〜4×1020アクセプタ/cm
の濃度に添加することが望ましい。
【0032】エミッタ114はベース層110上に形成
されたInP層116を含むが、これには低濃度のn型
不純物が添加されている。InP層116の上にはこれ
より高い濃度のn型不純物を添加したInP層118
が、そしてInP層118上には高濃度のn型不純物を
添加したInGaAs層120が形成されている。これ
らの2層118及び120はエミッタ114及び金属接
触122間にオーム接触を設けるものである。層116
及び118はAlInAsから構成されたものでも良
い。AlInAsの組成は、コレクタ層104の格子定
数に整合する格子定数が得られるものを選択する。ベー
ス層110はInPコレクタ層104の格子定数に一致
する格子定数を持っている為、エミッタ114中のAl
InAs層116及び118もまた、ベース層110の
格子定数に一致することになる。サブコレクタ層10
2、コレクタ層104、ベース層110及びエミッタ1
14は、例えば分子線エピタキシー(MBE)により成
長させることが出来るが、方法はこれに限られない。
【0033】GaAsSbベースを持つHBTの実験結
果から得た認識に基づけば、上記の式1、式2及び式3
に当てはまる材料定数は、InGaAsの値とはかなり
異なるものと考えられる。5×1019〜5×1020
範囲の正孔密度に対する正孔移動度の依存性は、ε〜0
と小さいように見受けられる。オージェ再結合が無視出
来るレベルにある一方で、界面再結合及び放射再結合の
組み合わせによるベース再結合は大きい。
【0034】従って、GaAsSbベースを持つHBT
の場合、式2は; 1/τ=1/τRAD+1/τINTERFACE=BN+Vinterf ace /W ・・・式4; となる。
【0035】図5は、薄いGaAsSbベースを持つ第
一の実施形態に基づいて構成され、電流利得がベース層
厚の関数として50となるように制約されたHBTにお
けるf、fMAX及びベース不純物添加量の変化挙動
を示すグラフである。高濃度のp型不純物を添加したG
aAsSbにおける電子移動度、よって電子の拡散性
は、InGaAsよりも小さく、従って通過時間はベー
ス厚のより有力な関数となる。ベース厚を薄くする方向
に変化させるとfMAX及びfはいずれも大幅に向上
することが図からわかる。カットオフ周波数f及び最
高動作周波数f AXは左軸に対して、そしてベースへ
の不純物添加濃度は右軸に対してプロットしたものであ
る。参考として図1に示したInGaAsベースのトラ
ンジスタのf及びfMAXの変化挙動を点線で示し
た。
【0036】留意しておかなければならないのは、In
GaAsベースを持つHBTを、これと同じ厚さのGa
AsSbベースを持つHBTと比較した場合、変化挙動
範囲全体にわたってInGaAsベースHBTのf
方が高いという点である。この点に関して言うと、同等
のfと大幅にこれよりも良好なfMAX(図5の特
性)を得ようと思えば、いつでもGaAsSbベースH
BTのベース厚を薄くすることが出来るのである。推奨
される厚さは10〜49nmであり、不純物濃度は約6
×1019アクセプタ/cm〜約4×1020アクセ
プタ/cmである。この範囲の上限は、極めて高濃度
の炭素を添加することに付随する材料の問題によって制
約される場合もあるが、1x1020までの添加濃度で
あれば問題が無いことは実証されている。
【0037】上記において、伝導帯不連続量ΔEによ
って放射再結合及び準位関連再結合が増加する為にエミ
ッタ−ベース間の金属接合における再結合電流が増大す
る可能性があることを説明した。放射再結合問題は、い
つでもこの不連続量を減じることにより緩和することが
出来る。空間的な間接放射再結合の項Ks−i−ra
baseは、これがバルク放射再結合に寄与するよう
に、式2の放射項1/τRAD=BNに寄与する。項
s−i−radbaseは、金属接合付近の電子及
び正孔波動関数の重なりから得られるものである。性質
上、空間的な間接放射再結合は、エミッタへとトンネル
して有効電子と重なり合った正孔と、ベースへとトンネ
ルして有効正孔と重なり合った電子によって生じる。空
間的な間接放射再結合の項がこの形式をとっているの
は、伝導帯及び価電子帯不連続量の相対的な大きさによ
り、正孔よりも電子のトンネル作用の方が大幅に強い為
である。従って、定数Ks−i−radは、ベースへと
トンネルする電子の波動関数の積分を反映している。Δ
が小さくなるに伴ってのKs−i−radの増加
は、ΔEが小さくなるに伴ってのnの指数関数的減
少(一定のn、よって一定の注入電流において)と比
べると遅い。これはΔEがkT/qと比べて大きい限
りはそうである。準位による再結合もnに依存する
為、等しくΔEの減少による影響を受けやすいが、し
かしこの減少によって界面準位密度Nが著しく増える
ことはない。従って、GaAsSbベースHBTのスケ
ラビリティにより、ベース層中のAs含有量を増大させ
ることで伝導帯不連続量ΔEを低減することが出来る
のである。
【0038】図6は他の実施形態に基づくHBTの
、fMAX及びベース添加物濃度の変化挙動を示す
グラフであるが、このHBTはInPコレクタ上にGa
As0. 62Sb0.38の組成で仮晶成長させた薄い
ベース層を含んでおり、電流利得がベース層厚の関数と
して50となるように制約されたものである。カットオ
フ周波数f及び最高動作周波数fMAXは左軸に対
し、そしてベース不純物濃度は右軸に対してプロットさ
れている。参考として図5に示した歪みを持たないGa
AsSbベースのトランジスタにおけるベース不純物濃
度及びfMAXの変化挙動を点線で描いた。ここでのf
の変化挙動は図5とほぼ同じである。
【0039】歪みを持たせたGaAsSbベース層11
0はバルクとしても、エミッタ−ベース界面において
も、高い結晶完全性を持っている。As含有量の高い合
金を用いることにより、伝導帯不連続量ΔEを低減す
ることが出来る。Asを0.60程度の比で含む合金を
20nm厚のベースに使用した場合、同じ不純物添加濃
度においてはコレクタ層及びエミッタに格子整合したベ
ース層を持つHBTよりも良好な利得を提供するHBT
を得ることが出来る。これによりベース中の不純物添加
濃度をより高くしてfMAXを向上させることが出来る
可能性につながる。図6は、ΔEを0.05eV低減
したことによりf及びfMAXの両方が向上した例を
示すものである。
【0040】図7は、図6のInPエミッタ/GaAs
Sbベース/InPコレクタ構成のHBTのエネルギー
バンド200を示すグラフである。縦軸212はエネル
ギーレベルを表し、横軸214は距離、即ちエミッタ領
域114、ベース領域110及びコレクタ領域104を
それぞれに構成する材料の厚さを表している。伝導帯2
16におけるエネルギー不連続量ΔEは約0.13e
Vであり、価電子帯218におけるエネルギー不連続量
ΔEは約0.71eVである。伝導帯216における
0.13eVの不連続量は、図3に示したものから約
0.05eV分向上させたものである。
【0041】当事者には明らかなように、先に説明した
本発明の実施の形態には本発明の原理から著しく離れる
ことなく様々な変更や改変を加えることが出来る。例え
ば本発明の概念は、npn型HBT及びpnp型HBT
のいずれにとっても有益なものである。これらの変更及
び改変形態は、本発明の範囲に全て含まれるものであ
る。
【0042】本発明を上述の好適実施形態に即して説明
すると、本発明は、コレクタ(104)と、エミッタ
(114)と、そしてコレクタ(104)及びエミッタ
(114)間に位置するベース(110)とを含むヘテ
ロ接合バイポーラトランジスタ(100)であって、ベ
ースが49nm未満の厚さを持つガリウム砒素アンチモ
ン(GaAsSb)層を含むことを特徴とするヘテロ接
合バイポーラトランジスタ(100)を提供する。
【0043】好ましくは、ベース(110)の組成は、
約51%の砒素(As)を含む。
【0044】好ましくは、ベース(110)の組成は、
約55%の砒素(As)を含む。
【0045】好ましくは、ベース(110)の組成は、
約60%の砒素(As)を含む。
【0046】好ましくは、GaAsSbベース層(11
0)の厚さは、20nm未満である。
【0047】好ましくは、GaAsSbベース層(11
0)の格子定数がコレクタ層(104)及びエミッタ層
(114)の格子定数に一致するように、GaAsSb
ベース層に歪みを持たせる。
【0048】好ましくは、GaAsSbベース層(11
0)は、ベリリウム(Be)を約6×1019〜4×1
20アクセプタ/cmの濃度に添加したものであ
る。
【0049】好ましくは、GaAsSbベース層(11
0)は、炭素(C)を約6×10 〜4×1020
クセプタ/cmの濃度に添加したものである。
【0050】好ましくは、GaAsSbベース層(11
0)は、炭素(C)を約6×10 〜4×1020
クセプタ/cmの濃度に添加したものである。
【0051】本発明は、更に、ヘテロ接合バイポーラト
ランジスタ(100)の製造方法であって、コレクタ
(104)を形成するステップと、エミッタ(114)
を形成するステップと、そして、コレクタ及びエミッタ
の間に位置するベース(110)を形成するステップを
含み、ベース層(110)が49nm未満の厚さを持つ
ガリウム砒素アンチモン(GaAsSb)層を含むこと
を特徴とする方法を提供する。
【図面の簡単な説明】
【図1】電流利得がベース層厚の関数として50となる
ように制約したInGaAsベースHBTにおける
、fMAX及びベース不純物濃度の変化挙動を示す
図である。
【図2】InPエミッタ/GaAsSbベース/InP
コレクタ構造を持つ従来型HBTのエミッタ−ベース接
合に適度な順方向電気バイアスを印加した場合のエネル
ギーバンドを示すグラフである。
【図3】図2のInPエミッタ/GaAsSbベース/
InPコレクタ構造を持つHBTのエミッタ−ベース接
合に強い順方向バイアスを印加した場合のエネルギーバ
ンドを示すグラフである。
【図4】本発明の一様態に基づいて構成したHBTの断
面図である。
【図5】電流利得がベース層厚の関数として50となる
ように制約した、薄いGaAsSbベースを持つ第一の
実施形態に従って構成されたHBTにおけるf、f
AX及びベース不純物濃度の変化挙動を示すグラフであ
る。
【図6】本発明の他の実施形態に基づいて薄いGaAs
0.62Sb0.38組成のベース層をInPコレクタ
上に仮晶成長させ、電流利得がベース層厚の関数として
50となるように制約したHBTにおけるf、f
MAX及びベース不純物濃度の変化挙動を示すグラフで
ある。
【図7】図6に示したInPエミッタ/GaAsSbベ
ース/InPコレクタ構成を持つHBTのエネルギーバ
ンド200を示すグラフである。
【符号の説明】
100:ヘテロ接合バイポーラトランジスタ(HBT) 104:コレクタ 110:ベース 114:エミッタ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Page Mill Road P alo Alto,California U.S.A. (72)発明者 コロンボ・アール・ボログネシ カナダ バンクーバー ポート・ムーディ ー シークレスト・コート909 Fターム(参考) 5F003 BA92 BC08 BE01 BE90 BF06 BG06 BM03 BP31

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】コレクタと、 エミッタとそして前記コレクタ及び前記エミッタ間に位
    置するベースとを含むヘテロ接合バイポーラトランジス
    タであって、 前記ベースが49nm未満の厚さを持つガリウム砒素ア
    ンチモン(GaAsSb)層を含むことを特徴とするヘ
    テロ接合バイポーラトランジスタ。
  2. 【請求項2】前記ベースの組成が、約51%の砒素(A
    s)を含むことを特徴とする請求項1に記載のヘテロ接
    合バイポーラトランジスタ。
  3. 【請求項3】前記ベースの組成が、約55%の砒素(A
    s)を含むことを特徴とする請求項1に記載のヘテロ接
    合バイポーラトランジスタ。
  4. 【請求項4】前記ベースの組成が、約60%の砒素(A
    s)を含むことを特徴とする請求項1に記載のヘテロ接
    合バイポーラトランジスタ。
  5. 【請求項5】前記GaAsSbベース層の厚さが20n
    m未満であることを特徴とする請求項3に記載のヘテロ
    接合バイポーラトランジスタ。
  6. 【請求項6】前記GaAsSbベース層の格子定数が前
    記コレクタ層及び前記エミッタ層の格子定数に一致する
    ように、前記GaAsSbベース層に歪みを持たせたこ
    とを特徴とする請求項1に記載のヘテロ接合バイポーラ
    トランジスタ。
  7. 【請求項7】前記GaAsSbベース層が、ベリリウム
    (Be)を約6x1019〜4x1020アクセプタ/
    cmの濃度に添加したものであることを特徴とする請
    求項1に記載のヘテロ接合バイポーラトランジスタ。
  8. 【請求項8】前記GaAsSbベース層が、炭素(C)
    を約6x1019〜4x1020アクセプタ/cm
    濃度に添加したものであることを特徴とする請求項1に
    記載のヘテロ接合バイポーラトランジスタ。
  9. 【請求項9】前記GaAsSbベース層が、炭素(C)
    を約6x1019〜4x1020アクセプタ/cm
    濃度に添加したものであることを特徴とする請求項5に
    記載のヘテロ接合バイポーラトランジスタ。
  10. 【請求項10】ヘテロ接合バイポーラトランジスタの製
    造方法であって、 コレクタを形成するステップと、 エミッタを形成するステップと、そして前記コレクタ及
    び前記エミッタの間に位置するベースを形成するステッ
    プを含み、前記ベース層が49nm未満の厚さを持つガ
    リウム砒素アンチモン(GaAsSb)層を含むことを
    特徴とする方法。
JP2002050005A 2001-02-27 2002-02-26 薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法 Pending JP2002270616A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US796299 1997-02-07
US09/796,299 US6762480B2 (en) 2001-02-27 2001-02-27 Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain

Publications (2)

Publication Number Publication Date
JP2002270616A true JP2002270616A (ja) 2002-09-20
JP2002270616A5 JP2002270616A5 (ja) 2005-08-25

Family

ID=25167855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050005A Pending JP2002270616A (ja) 2001-02-27 2002-02-26 薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法

Country Status (3)

Country Link
US (2) US6762480B2 (ja)
EP (1) EP1237199A3 (ja)
JP (1) JP2002270616A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903387B2 (en) 2002-12-26 2005-06-07 Sony Corporation Semiconductor device
US7242038B2 (en) 2004-07-01 2007-07-10 Nippon Telegraph And Telephone Corporation Heterojunction bipolar transistor
JP2016122734A (ja) * 2014-12-25 2016-07-07 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2022130560A1 (ja) * 2020-12-17 2022-06-23 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003009339A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Graded base gaassb for high speed gaas hbt
US7295586B2 (en) * 2002-02-21 2007-11-13 Finisar Corporation Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs
FR2878078B1 (fr) * 2004-11-18 2007-01-19 Cit Alcatel Transistor bipolaire et procede de fabrication de ce transistor
US7038256B1 (en) * 2004-12-03 2006-05-02 Northrop Grumman Corp. Low turn-on voltage, non-electron blocking double HBT structure
US8575659B1 (en) * 2011-08-13 2013-11-05 Hrl Laboratories, Llc Carbon-beryllium combinationally doped semiconductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306920A (ja) * 1999-04-20 2000-11-02 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ及びその作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US27232A (en) * 1860-02-21 Spring-skate
US4821082A (en) 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
JP3210383B2 (ja) * 1992-01-22 2001-09-17 株式会社東芝 ヘテロ接合バイポーラトランジスタ
US5349201A (en) 1992-05-28 1994-09-20 Hughes Aircraft Company NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate
JPH0783032B2 (ja) * 1993-01-28 1995-09-06 日本電気株式会社 2−6族化合物半導体p形電極構造
US5770868A (en) * 1995-11-08 1998-06-23 Martin Marietta Corporation GaAs substrate with compositionally graded AlGaAsSb buffer for fabrication of high-indium fets
DE19640003B4 (de) * 1996-09-27 2005-07-07 Siemens Ag Halbleitervorrichtung und Verfahren zu dessen Herstellung
JP3628873B2 (ja) * 1998-04-28 2005-03-16 富士通株式会社 半導体装置及びその製造方法
JP3658745B2 (ja) * 1998-08-19 2005-06-08 株式会社ルネサステクノロジ バイポーラトランジスタ
US6670653B1 (en) 1999-07-30 2003-12-30 Hrl Laboratories, Llc InP collector InGaAsSb base DHBT device and method of forming same
US6251738B1 (en) * 2000-01-10 2001-06-26 International Business Machines Corporation Process for forming a silicon-germanium base of heterojunction bipolar transistor
US6316795B1 (en) * 2000-04-03 2001-11-13 Hrl Laboratories, Llc Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306920A (ja) * 1999-04-20 2000-11-02 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ及びその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903387B2 (en) 2002-12-26 2005-06-07 Sony Corporation Semiconductor device
US7242038B2 (en) 2004-07-01 2007-07-10 Nippon Telegraph And Telephone Corporation Heterojunction bipolar transistor
JP2016122734A (ja) * 2014-12-25 2016-07-07 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2022130560A1 (ja) * 2020-12-17 2022-06-23 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
US20040104403A1 (en) 2004-06-03
EP1237199A3 (en) 2003-01-15
EP1237199A2 (en) 2002-09-04
US6762480B2 (en) 2004-07-13
US20020145137A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
US5907159A (en) Hot electron device and a resonant tunneling hot electron device
US6806512B2 (en) InPSb/InAs BJT device and method of making
TWI246196B (en) Semiconductor device
US5442194A (en) Room-temperature tunneling hot-electron transistor
US5429957A (en) Method of manufacturing an heterojunction bipolar transistor
JP2528253B2 (ja) Npn型ヘテロ接合バイポ―ラトランジスタ
JP3935372B2 (ja) 改良型エミッタ−ベース接合を持つヘテロ接合バイポーラトランジスタ及びその製造方法
JP2002270616A (ja) 薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2007128989A (ja) ヘテロ接合バイポーラトランジスタ
JP4799938B2 (ja) ヘテロ接合バイポーラトランジスタ
JP7403201B2 (ja) 化合物半導体ヘテロ接合バイポーラトランジスタ
JP3282115B2 (ja) ヘテロ接合トランジスタ
JP3629247B2 (ja) ダブルヘテロ接合バイポーラ・トランジスタ
JP2004103888A (ja) 共鳴トンネル素子およびこれを用いた半導体集積回路
JPH01171269A (ja) 半導体装置
JPH0297026A (ja) ヘテロバイポーラトランジスタ
KURISHIMA et al. Growth, design and performance of InP-based heterostructure bipolar transistors
JP2003086602A (ja) ヘテロ接合バイポーラトランジスタ
Cheng et al. Influence of the-doping sheet and setback layer on the performance of an InGaP/GaAs heterojunction bipolar transistor
Lew et al. GaAsNSb-base GaAs heterojunction bipolar transistor with a low turn-on voltage
JP6240061B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
Zeng et al. Effects of arsenic mole fraction x on the gain characteristics of type-II InP/GaAsxSb1− x DHBTs
JPH01149465A (ja) ヘテロ接合バイポーラトランジスタ
Ouacha Electrical properties of InP/InGaAs heterojunction bipolar transistors
JPH06151818A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060718

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060718

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060720

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080407

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080502