WO2022130560A1 - ヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
WO2022130560A1
WO2022130560A1 PCT/JP2020/047121 JP2020047121W WO2022130560A1 WO 2022130560 A1 WO2022130560 A1 WO 2022130560A1 JP 2020047121 W JP2020047121 W JP 2020047121W WO 2022130560 A1 WO2022130560 A1 WO 2022130560A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
base layer
gaassb
composition ratio
molar composition
Prior art date
Application number
PCT/JP2020/047121
Other languages
English (en)
French (fr)
Inventor
学 満原
悠太 白鳥
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2020/047121 priority Critical patent/WO2022130560A1/ja
Priority to US18/255,280 priority patent/US20240030288A1/en
Priority to JP2022569418A priority patent/JPWO2022130560A1/ja
Publication of WO2022130560A1 publication Critical patent/WO2022130560A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors

Definitions

  • the present invention relates to a heterojunction bipolar transistor composed of a III-V compound semiconductor.
  • the layer structure of the heterojunction bipolar transistor consists of a single heterojunction bipolar transistor (SHBT) that uses the same semiconductor material for the base layer and collector layer and a semiconductor material with a large bandgap for the emitter layer, and the collector layer as well as the emitter layer.
  • SHBT single heterojunction bipolar transistor
  • DHBT double heterojunction bipolar transistor
  • Single heterojunction bipolar transistors have the advantage that the layer structure is relatively easy to fabricate and there is no potential barrier between the base layer and the emitter layer that hinders electron transfer, but the band of materials used for the collector layer. Since the gap is small, there is a problem that the collector withstand voltage is small. On the other hand, in the double heterojunction bipolar transistor, since a material having a large bandgap can be used for the collector layer, the above-mentioned problem of small collector withstand voltage can be avoided, but another problem exists. This problem will be described with reference to FIGS. 15, 16, and 17. As an example of the double heterojunction bipolar transistor manufactured on the InP substrate, the case where InGaAs is used for the base layer and the case where GaAsSb is used will be described.
  • FIG. 15 shows a thermal equilibrium state (when the base layer 304 is composed of InGaAs in which p-type impurities are doped at a high concentration, and the collector layer 303 and the emitter layer 305 are composed of InP in which n-type impurities are doped in a low concentration.
  • the band arrangement at zero bias is schematically shown.
  • FIG. 16 shows a thermal equilibrium when the base layer 304 is composed of GaAsSb doped with p-type impurities at a high concentration, and the collector layer 303 and the emitter layer 305 are composed of InP doped with n-type impurities at a low concentration.
  • the band arrangement in the state (at the time of zero bias) is schematically shown.
  • the double heterostructure in which both sides of the base layer 304 made of InGaAs are sandwiched between the collector layer 303 and the emitter layer 305 made of InP has a type I band arrangement as shown in FIG. 15, and the energy position at the bottom of the conduction band is set.
  • the collector layer 303 is higher than the base layer 304.
  • a potential barrier exists when electrons move from the base layer 304 to the collector layer 303. This potential barrier is called band discontinuity in the conduction band.
  • the conduction band do not become a major obstacle to electron transfer even if there is a small potential barrier at room temperature.
  • the electron transfer is affected by the band discontinuity. Hateful.
  • the above-mentioned potential barrier when electrons move from the base layer to the collector layer can be reduced by forming the collector layer from a semiconductor material having a bandgap smaller than that of InP.
  • the collector layer is improved as compared with the single heterojunction bipolar transistor, there arises a problem that the withstand voltage of the collector layer with respect to the voltage application becomes small.
  • the band arrangement shown in FIG. 16 has a double heterostructure in which the base layer 304 made of GaAsSb is sandwiched between the collector layer 303 and the emitter layer 305 by InP, and this layer structure has a type II band arrangement.
  • the band discontinuity of the conduction band at the interface between the emitter layer 305 and the base layer 304 becomes a potential barrier when electrons move.
  • the band discontinuity between the emitter layer 305 and the base layer 304 by GaAsSb is smaller than the band discontinuity between the base layer by InGaAs and the emitter layer by InP, and the potential barrier to electron transfer is small.
  • the potential barrier between the emitter layer 305 and the base layer 304 due to GaAsSb can be reduced by replacing the emitter layer 305 with a material having a large bandgap such as InP, InGaP, InAlP, and InAlAs.
  • the withstand voltage against voltage application does not decrease. Therefore, by replacing the base layer of the double heterojunction bipolar transistor from InGaAs with GaAsSb, the problem of the potential barrier that hinders the movement of electrons can be solved, and the withstand voltage against voltage application can be secured.
  • the factors that do not obtain the expected device characteristics are the material problem of GaAsSb and the potential barrier between the base layer and the collector layer against electron transfer. The influence of is considered. The effects of this material problem and the potential barrier will be described below.
  • GaAsSb the p-type GaAsSb layer has a lower hole mobility than the p-type InGaAs layer even if the doping amount is the same as that of the p-type InGaAs layer (see, for example, Patent Document 1). Therefore, when GaAsSb is used for the base layer, GaAsSb must be doped with p-type impurities at a higher concentration than InGaAs in order to obtain the same level of base sheet resistance as when InGaAs is used.
  • GaAsSb when trying to obtain a base sheet resistance similar to this, GaAsSb is used. Is required to have a higher p-type impurity concentration. However, doping GaAsSb with a high concentration of p-type impurities makes it difficult to ensure crystal growth and reliability.
  • GaAsSb has a mobility problem.
  • a factor related to the current gain cutoff frequency is electron mobility in the base layer heavily doped with p-type impurities. The smaller the mobility, the longer the time for electrons to pass through the base layer, and the lower the current gain cutoff frequency.
  • the electron mobility in the layer doped with p-type impurities cannot be measured directly from the experiment, but the approximate value can be obtained by analyzing the device characteristics. Specifically, it has been reported that the electron mobility of the C-doped p-type GaAsSb obtained by analyzing the device characteristics is about 1/4 to 1/5 of the electron mobility of the p-type InGaAs. (See Non-Patent Document 2).
  • GaAsSb when GaAsSb is used for the base layer, it is necessary to dope a very high p-type impurity, and there is a material problem of GaAsSb that the mobility is small.
  • FIG. 16 schematically shows a band arrangement when a bias voltage is applied to the layer structure of FIG.
  • FIG. 17 schematically shows a band arrangement when a bias voltage is applied to the layer structure of FIG.
  • the space charge of the collector layer 303 is not compensated, so if the band discontinuity between the base layer 304 and the collector layer 303 is large, band curvature will occur in the collector layer 303 and potential at the bottom of the conduction band.
  • a notch structure is formed (see, eg, Patent Document 2). When electrons are accumulated due to this potential notch structure, the traveling time in the collector layer of electrons increases, and as a result, the current gain cutoff frequency decreases.
  • the band discontinuity between the base layer 304 and the collector layer 303 may be reduced by changing the Sb molar composition ratio of GaAsSb.
  • the Sb molar composition ratio of GaAsSb it is necessary to correctly know the change due to the Sb molar composition ratio of the band discontinuous GaAsSb in the conduction band of GaAsSb and InP.
  • the present invention has been made to solve the above problems, and an object of the present invention is to obtain expected device characteristics in a heterojunction bipolar transistor using GaAsSb as a base layer. ..
  • the heterojunction bipolar transistor according to the present invention is formed on a substrate composed of InP, a collector layer composed of a group III-V compound semiconductor, and is formed on a collector layer, Ga.
  • the Sb molar composition ratio of the base layer decreases from the side of the emitter layer to the middle of the base layer in the thickness direction, and is constant from the middle of the base layer to the middle of the collector layer.
  • the Sb molar composition ratio of the base layer composed of the III-V compound semiconductor containing Ga, As, and Sb is set from the side of the emitter layer to the base layer in the thickness direction. Since it was reduced to the middle of the base layer and kept constant from the middle of the base layer to the collector layer, the expected device characteristics can be obtained in the heterojunction bipolar transistor using GaAsSb as the base layer.
  • FIG. 1 is a cross-sectional view showing the configuration of a heterojunction bipolar transistor according to an embodiment of the present invention.
  • FIG. 2 is a band diagram showing a band arrangement in a thermal equilibrium state around the base layer 104 in the layer structure of the heterojunction bipolar transistor according to the embodiment.
  • FIG. 3 is a characteristic diagram showing changes in the missability gap of InGaAsSb depending on the growth temperature.
  • FIG. 4 is a band diagram showing a band arrangement of a heterostructure of GaAsSb and InP.
  • FIG. 5 is a characteristic diagram showing the results of obtaining the interband transition between type I and type II at 300K.
  • FIG. 6 is a characteristic diagram showing changes in the band discontinuous GaAsSb in the conduction band of the GaAsSb / InP heterostructure at 300K depending on the Sb molar composition ratio.
  • FIG. 7 is a characteristic diagram showing changes in the band discontinuity in the conduction band between the emitter layer composed of In 0.8 Ga 0.2 P and the base layer composed of GaAsSb, depending on the Sb molar composition ratio of GaAsSb.
  • FIG. 8 shows the conduction band between the conduction band and the GaAsSb when the Ga molar composition ratio of InGaP is changed to 0, 0.05, 0.10, 0.15, 0.20, 0.25, 0.30. It is a characteristic diagram which showed the band discontinuity of.
  • FIG. 7 is a characteristic diagram showing changes in the band discontinuous GaAsSb in the conduction band of the GaAsSb / InP heterostructure at 300K depending on the Sb molar composition ratio.
  • FIG. 7 is a characteristic diagram showing changes
  • FIG. 9 is a characteristic diagram showing changes in lattice strain due to the Ga molar composition ratio of InGaP on InP.
  • FIG. 10 is a characteristic diagram showing changes in lattice strain due to the Sb molar composition ratio of GaAsSb on InP.
  • FIG. 11 is a characteristic diagram showing changes in lattice strain in the layer when the Sb molar composition ratio of the GaAsSb base layer and the Ga molar composition ratio of the InGaP emitter layer are changed.
  • FIG. 12 is a characteristic diagram showing the measurement results of the X-ray diffraction pattern of a sample in which GaAsSb having a tensile strain of 1% (Sb molar composition ratio 0.36) and whose thickness was changed was grown on InP.
  • FIG. 13 is a characteristic diagram showing the measurement results of microscopic PL mapping for a sample in which GaAsSb having a tensile strain of 1% and thicknesses of 35 nm and 46 nm were grown.
  • FIG. 14 is a band diagram showing the energy position of the bottom of the conduction band when the GaAsSb base layer having the structure described with reference to FIG. 11 is used.
  • FIG. 15 shows a thermal equilibrium state in which the base layer 304 is composed of InGaAs in which p-type impurities are doped at a high concentration, and the collector layer 303 and the emitter layer 305 are composed of InP in which n-type impurities are doped in a low concentration. It is a band diagram which shows the band arrangement.
  • FIG. 16 shows a thermal equilibrium state in which the base layer 304 is composed of GaAsSb doped with p-type impurities at a high concentration, and the collector layer 303 and the emitter layer 305 are composed of InP doped with n-type impurities at a low concentration. It is a band diagram which shows the band arrangement.
  • FIG. 16 shows a thermal equilibrium state in which the base layer 304 is composed of GaAsSb doped with p-type impurities at a high concentration, and the collector layer 303 and the emitter layer 305 are composed of InP doped with n-type impurities at a low concentration.
  • FIG. 17 shows the bias voltage when the base layer 304 is composed of GaAsSb doped with p-type impurities at a high concentration, and the collector layer 303 and the emitter layer 305 are composed of InP doped with n-type impurities at a low concentration. It is a band diagram which shows the band arrangement at the time of application.
  • This heterojunction bipolar transistor includes a substrate 101 composed of InP, a sub-collector layer 102, a collector layer 103, a base layer 104, an emitter layer 105, and an emitter cap layer 106 formed on the substrate 101.
  • This heterojunction bipolar transistor is a so-called double heterojunction bipolar transistor.
  • the sub-collector layer 102 is formed on the substrate 101 and is composed of a group III-V compound semiconductor.
  • the sub-collector layer 102 can have, for example, a laminated structure of an InP layer having a thickness of 200 nm and an InGaAs layer having a thickness of 100 nm.
  • the InP layer has an n-type carrier concentration of 5 ⁇ 10 19 cm -3
  • the InGaAs layer has an n-type carrier concentration of 3 ⁇ 10 19 cm -3 and an Inmol composition ratio of 0.53. can.
  • the collector layer 103 is formed on the sub-collector layer 102 and is composed of a group III-V compound semiconductor.
  • the collector layer 103 is composed of InP, and can have, for example, a thickness of 100 nm and an n-type carrier concentration of 3 ⁇ 10 16 cm -3 .
  • the base layer 104 is formed on the collector layer 103 and is composed of a III-V compound semiconductor containing Ga, As, and Sb.
  • the base layer 104 can be made of GaAsSb.
  • the base layer 104 is composed of a first base layer 104a on the side of the collector layer 103 and a second base layer 104b on the side of the emitter layer 105.
  • the Sb molar composition ratio of the first base layer 104a is constant in the thickness direction. In the second base layer 104b, the Sb molar composition ratio increases as it approaches the emitter layer 105 in the thickness direction.
  • the Sb molar composition ratio of the base layer 104 decreases from the side of the emitter layer 105 to the middle of the base layer 104 in the thickness direction, and is constant from the middle of the base layer 104 to the collector layer 103. Is.
  • the Sb molar composition ratio of the base layer 104 is in the range of 0.49 or more and 0.53 or less near the interface with the emitter layer 105 in the thickness direction, and 0.3 or more and 0. It can be in the range of 4 or less.
  • the thickness of the base layer 104 can be 35 nm or less.
  • the first base layer 104a can have a thickness of 10 nm, a p-type carrier concentration of 6 ⁇ 10 19 cm -3 , and an Sb molar composition ratio of 0.36.
  • the thickness of the second base layer 104b is 20 nm, the p-type carrier concentration is 6 ⁇ 10 19 cm -3 , and the Sb molar composition ratio is 0.36 to 0. toward the emitter layer 105. It can be configured to continuously increase up to 49.
  • the emitter layer 105 is formed on the base layer 104 and is composed of a group III-V compound semiconductor different from the base layer 104. Further, the emitter layer 105 can be composed of an InGaP layer 105a formed of InGaP in a part in the thickness direction and an upper emitter layer 105b formed on the InGaP layer 105a.
  • the Ga molar composition ratio of the InGaP layer 105a can be configured to increase as it approaches the base layer 104 in the range of more than 0 and 0.25 or less.
  • the InGaP layer 105a has a thickness of 10 nm, an n-type carrier concentration of 3 ⁇ 10 17 cm -3 , and a Ga molar composition ratio of 0.20 to 0 continuously toward the upper emitter layer 105b. It can be configured to be reduced.
  • the upper emitter layer 105b is composed of InP and can have a thickness of 10 nm and an n-type carrier concentration of 3 ⁇ 10 17 cm -3 .
  • the emitter cap layer 106 is formed on the emitter layer 105 and is composed of a group III-V compound semiconductor.
  • the emitter cap layer 106 may be made of, for example, InGaAs, have a thickness of 200 nm, an n-type carrier concentration of 3 ⁇ 10 19 cm -3 , and an Inmol composition ratio of 0.53.
  • the collector layer 103 and the base layer 104 are formed in a predetermined mesa structure (collector mesa), and the collector electrode 111 is formed on the sub-collector layer 102 around the mesa structure.
  • the collector electrode 111 is ohmic-connected to the sub-collector layer 102 and electrically connected to the collector layer 103.
  • the emitter layer 105 and the emitter cap layer 106 are formed in a predetermined mesa structure (emitter mesa), and the base electrode 112 is formed on the base layer 104 (second base layer 104b) around the mesa structure. There is.
  • the base electrode 112 is ohmic-connected to the base layer 104 (second base layer 104b) and electrically connected.
  • an emitter electrode 113 that is ohmic-connected to the emitter cap layer 106 is formed on the emitter cap layer 106.
  • each of the above-mentioned layers is sequentially epitaxially grown on the substrate 101.
  • Each layer can be epitaxially grown not only by the organometallic vapor phase epitaxy method but also by a molecular beam epitaxy method, an organometallic molecular beam epitaxy method, a gas source molecular beam epitaxy method, or the like.
  • the emitter electrode material is deposited on the emitter cap layer 106 to form a metal film.
  • the metal film is patterned by a known lithography technique to form the emitter electrode 113.
  • the emitter cap layer 106 and the emitter layer 105 are selectively etched by a known etching technique to form an emitter mesa.
  • the dimensions of the emitter mesa in a plan view can be 0.5 ⁇ m ⁇ 2 ⁇ m.
  • etching is performed up to the vicinity of the InGaP layer 105a of the emitter layer 105.
  • the pattern thus formed is covered with a protective film made of an insulating material, and then the InGaP layer 105a is completely etched to expose the second base layer 104b, whereby the emitter mesa can be obtained.
  • a known lift-off method is performed by depositing a base electrode material on the protective film while leaving a protective film to form a metal film, and removing the protective film from the metal film.
  • the base electrode 112 is formed by patterning with.
  • the base layer 104 and the collector layer 103 are patterned to form a collector mesa, and a region where the sub-collector layer 102 is exposed is formed on the side thereof.
  • the collector electrode 111 is formed in the region where the sub-collector layer 102 is exposed.
  • a heterojunction bipolar transistor can be manufactured by performing separation between elements using a known etching technique.
  • the problem of electron transfer from the base layer composed of GaAsSb to the heterojunction collector layer is solved, and the expected device characteristics of the heterojunction bipolar transistor using GaAsSb as the base layer are solved. Will be obtained.
  • FIG. 2 shows the band arrangement in the thermal equilibrium state around the base layer 104 in the layer structure of the heterojunction bipolar transistor according to the above-described embodiment.
  • the energy difference at the bottom of the conduction band is about 60 meV between the InGaP layer 105a and the second base layer 104b, and about 40 meV between the first base layer 104a and the collector layer 103, which is a potential barrier in electron transfer.
  • the energy difference at the bottom of the conduction band is less than 100 meV, where the potential notch structure is considered to be a problem.
  • the current gain cutoff frequency of the heterojunction bipolar transistor according to the above-described embodiment is 320 GHz when the bias voltage between the collector and the emitter is 1.2 V.
  • the base layer was 30 nm thick
  • the p-type carrier concentration was 6 ⁇ 10 19 cm -3
  • the Sb molar composition ratio was continuously increased from 0.36 to 0.49.
  • the current gain cutoff frequency is 280 GHz.
  • the reason why the current gain cutoff frequency is higher in the embodiment than in the heterojunction bipolar transistor for comparison is that the electron passing time in the base layer is shortened.
  • the current gain cutoff frequency of the heterojunction bipolar transistor can be increased.
  • the Sb molar composition ratio of the base layer composed of GaAsSb is reduced in the thickness direction from the side of the emitter layer to the middle of the base layer, and the middle of the base layer. Since it is constant from to the collector layer 103 to the collector layer 103, the expected device characteristics can be obtained with this kind of heterojunction bipolar transistor.
  • the present invention reduces the influence of the problem that occurs when GaAsSb is used for the base layer of a double heterojunction bipolar transistor on electron transfer, thereby drawing out the potential of the base layer made of GaAsSb and facilitating the improvement of device characteristics. It is something to do.
  • the relationship between the band arrangement in the conduction band of GaAsSb and InP at room temperature and the Sb molar composition ratio of GaAsSb, which has been difficult to obtain quantitatively, will be clarified.
  • the electron mobility of GaAsSb is small.
  • the electron mobility of GaAsSb is greatly related to the Sb molar composition ratio. First, this will be described.
  • GaAsSb is lattice-matched to InP when the molar composition ratio of Sb is about 0.49. Therefore, when GaAsSb is used in the device on the InP substrate, a value close to 0.49 is often used as the Sb molar composition ratio of GaAsSb.
  • composition separation is likely to occur in GaAsSb having an Sb molar composition ratio close to the condition of lattice matching with InP (see, for example, References 1 and 2). This composition separation is influenced by the missability gap (see, eg, Reference 3).
  • FIG. 3 shows the change of the missability gap of InGaAsSb depending on the growth temperature.
  • FIG. 3 shows that when the composition of InGaAsSb is inside the missability gap, composition separation is likely to occur.
  • the composition on the right axis of FIG. 3 corresponds to GaAsSb.
  • the lattice constant changes depending on the molar composition ratio of Ga and Sb, and the lattice strain applied to the crystal changes.
  • the diagonal lines in the figure show contour lines from ⁇ 1.5% (tensile strain) to + 1.0% (compression strain) as the lattice strain applied in InGaAsSb.
  • the missability gap becomes smaller as the growth temperature is increased from 500 ° C to 550 ° C and 600 ° C. Therefore, by raising the growth temperature, the influence of composition separation can be reduced.
  • the composition region of GaAsSb composition region where the lattice strain is close to 0%
  • the composition region of GaAsSb which is close to the condition of lattice matching with InP, is located near the center of the missability gap even when the growth temperature is 600 ° C. It is difficult to avoid the effects of composition separation.
  • GaAsSb The reason why the electron mobility of GaAsSb is small is that alloy scattering also has an effect in addition to composition separation.
  • the Sb molar composition of GaAsSb is y
  • the alloy scattering is proportional to y ⁇ (1-y), and the larger this value is, the more likely the electron mobility is to decrease.
  • an effective method for suppressing the composition separation of GaAsSb described above is to separate the Sb molar composition ratio of GaAsSb from 0.5 as much as possible.
  • the influence of composition separation which is a factor that reduces the electron mobility of GaAsSb, can be reduced.
  • keeping the Sb molar composition ratio as far as possible from 0.5 is also effective in reducing the influence of alloy scattering on the electron mobility of GaAsSb.
  • the Sb molar composition ratio need only be separated from 0.5.
  • the Sb molar composition ratio can be determined in consideration of this. It will be important.
  • the Sb molar composition ratio of GaAsSb which is effective in reducing the band discontinuity between the base layer and the collector layer, will be described below.
  • the band discontinuity of GaAsSb and InP with different Sb molar composition ratios at 300K is calculated using the following method based on the reported values obtained by experiments at a known low temperature (10K). did.
  • the heterostructure of GaAsSb and InP has a type II band arrangement as shown in FIG.
  • a structure having this band arrangement at around room temperature (up to 300 K), carriers (electrons, holes) are thermally excited if the potential barrier is small, and can overcome this potential barrier. Therefore, when the thickness of GaAsSb is small and the carriers photoexcited in GaAsSb immediately reach the hetero interface with InP, light emission due to the type II interband transition becomes dominant. Even in this case, when the thickness of GaAsSb is large and the carriers photoexcited in GaAsSb cannot reach the interface and recombine in GaAsSb, light emission due to type I interband transition is also observed.
  • Non-Patent Document 3 when the photoluminescence (PL) is measured at a low temperature, the carriers are less susceptible to thermal excitation, so that light emission due to band-to-band transitions of both type I and type II can be observed (for example, Non-Patent Document 3). And non-patent document 4).
  • the band discontinuity of the conduction band can be obtained by subtracting the emission energy of type II from the band gap of GaAsSb (emission energy of type I). ..
  • the problem is how to reflect the value at room temperature based on the measurement result of photoluminescence at low temperature.
  • the inventors calculated the band discontinuity of the conduction band at 300 K based on the reported value of the low temperature PL by using the following method.
  • T is the temperature and the unit is Kelvin
  • E g (T) is the band gap at the temperature TK
  • the method of analyzing the ratio of the band discontinuity of the conduction band and the valence band as constant regardless of the temperature is used. Be done.
  • the type II heterostructure it is considered effective to make the ratio of the band discontinuity between the conduction band and the valence band constant regardless of the temperature.
  • FIG. 5 shows the interband transition between type I and type II at 300K based on the experimental results at low temperature (10K) of Non-Patent Document 3.
  • “X” in FIG. 5 is a value obtained by an experiment conducted to confirm the usefulness of this analysis method. Specifically, it is the energy of the type I interband transition obtained from the PL measurement at 300 K of this sample by preparing a sample in which only GaAsSb having a thickness of 0.3 ⁇ m is grown and laminated on InP.
  • FIG. 6 shows the results obtained from FIG. 5 of the change in the GaAsSb / InP heterostructure at 300K depending on the Sb molar composition ratio of the band discontinuous GaAsSb in the conduction band.
  • the line (dotted line) in FIG. 6 is a straight line approximation of the data points using the least squares method. From FIG. 6, it can be seen that the data points are substantially along the straight line of this approximation.
  • the band discontinuity in the conduction band between GaAsSb (Sb molar composition ratio: about 0.49) and InP lattice-matched to InP is about 0.12 eV from the approximate expression. Therefore, as described with reference to FIG. 17, when GaAsSb lattice-matched to InP is used as the base layer and InP is used as the collector layer, a potential notch structure is formed at the bottom of the conduction band of the collector layer. In this case, the band discontinuity in the conduction band is about 0.12 eV.
  • the band discontinuity in the conduction band is reduced by further reducing the Sb molar composition ratio of GaAsSb, but when the Sb molar composition ratio becomes smaller than 0.3, the sign changes from positive to negative.
  • the energy level at the bottom of the conduction band of the GaAsSb base layer is lower than the energy level at the bottom of the conduction band of the collector layer due to InP.
  • a potential barrier in the conduction band is formed between the base layer and the collector layer, which hinders electron transfer and thus causes deterioration of device characteristics.
  • the Sb molar composition ratio of GaAsSb constituting the base layer is preferably 0.3 or more and 0.4 or less.
  • a potential barrier to electron transfer occurs when the Sb molar composition ratio of GaAsSb is 0.3 or more.
  • this potential barrier can be reduced by replacing the emitter layer with a material having a large bandgap such as InP, InGaP, InAlP, and InAlAs.
  • InGaP, InAlP, and InAlAs InGaP is a material that does not contain Al, which is easily oxidized, and is therefore considered to be useful from the viewpoint of reliability.
  • FIG. 7 shows a change in the band discontinuity in the conduction band between the emitter layer composed of In 0.8 Ga 0.2 P and the base layer composed of GaAsSb due to the Sb molar composition ratio of GaAsSb.
  • the line (dotted line) in FIG. 7 is a straight line approximation of the data points using the least squares method.
  • the approximate line of FIG. 7 is basically a line that is translated from the approximate line of FIG.
  • the band arrangement changes from type II to type I, and the Sb molar composition ratio is about 0.36.
  • the Sb molar composition ratio of GaAsSb is 0.36 or less at the interface between the emitter layer and the base layer, electrons are generated. It means that there is no potential barrier to movement.
  • the Ga molar composition ratio of this InGaP is not limited to 0.2.
  • FIG. 8 shows the conduction band between the conduction band and the GaAsSb when the Ga molar composition ratio of InGaP is changed to 0, 0.05, 0.10, 0.15, 0.20, 0.25, 0.30. Shows band discontinuity.
  • the Sb molar composition ratio of GaAsSb whose band arrangement described above changes from type II to type I can be increased.
  • this Sb molar composition ratio is about 0.39 when the Ga molar composition ratio of InGaP is 0.25, and about 0.42 when the Ga molar composition ratio of InGaP is 0.30.
  • the Sb molar composition ratio of the GaAsSb base layer for reducing the potential barrier to electron transfer between the emitter layer and the base layer is increased. Can be made to.
  • the Sb molar composition ratio for lattice matching is about 0.49, and if the Sb molar composition ratio is made smaller than this, lattice strain is applied to the crystal lattice.
  • FIG. 9 shows the change in lattice strain of InGaP on InP depending on the Ga molar composition ratio.
  • compression strain is applied, and when the sign is negative, tensile strain is applied.
  • tensile strain is applied to InGaP.
  • a tensile strain of about 0.7% when the Ga molar composition ratio is 0.1 and about 1.4% when the Ga molar composition ratio is 0.2 is applied to the crystal lattice.
  • InGaP on InP it is known that crystals can grow without causing lattice relaxation until the Ga molar composition ratio is about 0.25 (tensile strain: about 1.8%) (see Reference 5).
  • the Ga molar composition ratio of InGaP is set to 0.25 or less, it can grow on InP.
  • the band discontinuity in the conduction band is about 100 meV, it is known that electron transfer is not easily affected by the band discontinuity in the conduction band.
  • the condition that the band discontinuity of the conduction band is 100 meV or less in FIG. 8 is the case where the Sb molar composition ratio of GaAsSb is 0.53 or less. Therefore, it is desirable that the Sb molar composition ratio of the GaAsSb base layer is 0.53 or less.
  • FIG. 10 shows the change in lattice strain due to the Sb molar composition ratio with respect to GaAsSb on InP.
  • the base layer is composed of GaAsSb
  • the condition that the type II band arrangement is maintained between the base layer and the collector layer by InP while suppressing the influence of composition separation and alloy scattering is the Sb molar composition of GaAsSb.
  • the ratio is in the range of 0.3 or more and 0.4 or less.
  • the band discontinuity of the conduction band is basically a problem at the interface between the emitter layer and the base layer and the interface between the base layer and the collector layer, and these interfaces are the desired band arrangement. It should be. Specifically, the Sb molar composition ratio of the GaAsSb base layer is continuously increased as it approaches the emitter layer.
  • the InGaP emitter layer also has a Ga molar composition ratio that continuously increases as it approaches the base layer.
  • FIG. 11 shows the change in the lattice strain in the layer for the structure in which the Sb molar composition ratio of the GaAsSb base layer and the Ga molar composition ratio of the InGaP emitter layer are changed in this way.
  • FIG. 11A shows a case where the emitter layer is composed of only InGaP.
  • FIG. 11B shows a case where the InGaP layer is arranged as a part of the emitter layer. In both cases, the Ga molar composition ratio in the emitter layer is increased so as to be maximized near the interface with the base layer.
  • the thickness of the InGaP emitter layer can be adjusted by changing the rate of increase in the Ga molar composition ratio. Therefore, the thickness of the InGaP emitter layer can be reduced by increasing the rate of increase in the Ga molar composition ratio. Therefore, the influence of the lattice strain on the InGaP emitter layer can be reduced relatively easily.
  • the thickness of the GaAsSb base layer cannot be easily reduced. This is because the base resistance increases as the thickness of the GaAsSb base layer decreases.
  • the region where the Sb molar composition ratio of the GaAsSb base layer is small and the tensile strain is large is a layer close to the collector layer.
  • the Sb molar composition ratio of the GaAsSb base layer is constant in the region close to the collector layer, but is increased as it approaches the emitter layer from the middle, so that the tensile strain becomes small in this region. Therefore, the structure of FIG. 11 is effective in reducing the tensile strain applied to the entire GaAsSb base layer.
  • the tensile strain applied to the entire base layer will be described below.
  • the thickness of the region where the Sb molar composition ratio close to the emitter layer changes continuously is t 1
  • the absolute value of the average value of the tensile strain is ⁇ 1
  • the portion (region) where the tensile strain becomes large is a region close to the collector layer, and as described above, the absolute value ⁇ 2 of the tensile strain is a value between 0.7% and 1.4%. be. Since the Sb molar composition ratio of the GaAsSb base layer increases as it approaches the emitter layer, the tensile strain ⁇ 1 in this region becomes smaller than ⁇ 2 . Therefore, the average value of tensile strain ⁇ * can be smaller than ⁇ 2 and can be suppressed to 1% or less.
  • the Sb molar composition ratio in the region close to the emitter layer is set to 0.52. Further, the Sb molar composition ratio is continuously lowered to 0.3 at a thickness of 15 nm (corresponding to t 1 ) toward the collector layer. After that, the Sb molar composition ratio is kept at 0.3 and the growth is carried out by a thickness of 15 nm (corresponding to t 2 ).
  • the average value ⁇ * of the tensile strain is calculated by Eq. (2) to be 1.0%.
  • the average value ⁇ * of the tensile strain of the base layer as a whole can be adjusted by the Sb molar composition ratio and the thickness of the GaAsSb base layer shown in FIG.
  • the thickness of the base layer as a whole becomes large, the influence of the lattice strain becomes large and crystal defects occur. That is, there is an upper limit to the allowable thickness of the base layer as a whole.
  • a sample was prepared by growing GaAsSb having a tensile strain of 1% (Sb molar composition ratio 0.36) on InP. , X-ray diffraction pattern and micro PL mapping measurement of the prepared sample were performed. An organometallic molecular beam epitaxy method was used to grow the sample, and InP having a thickness of 3 nm was grown on the surface of GaAsSb in order to suppress oxidation.
  • the measurement result of the above-mentioned X-ray diffraction pattern is shown in FIG.
  • the peak with an incident angle of around 32.3 degrees is due to X-ray diffraction from the GaAsSb layer, and it can be seen that the angle of this peak is almost constant regardless of the thickness. This means that in GaAsSb, even if the tensile strain is 1%, no large lattice relaxation occurs.
  • FIG. 13 shows the measurement results of microscopic PL mapping for a sample in which GaAsSb having a tensile strain of 1% and a thickness of 35 nm and 46 nm was grown.
  • the measurement range is 100 ⁇ m ⁇ 100 ⁇ m, but there are no dark lines or dark spots even when measured over a wide range of the sample.
  • GaAsSb having a tensile strain of 1% when used, it can grow without crystal defects if the thickness is up to 35 nm.
  • the Sb molar composition ratio is changed in the GaAsSb base layer as shown in FIG. 11, it is easy to make the average value of the tensile strain applied to the GaAsSb 1% or less. Therefore, if the overall thickness of the GaAsSb base layer is 35 nm or less, it becomes easy to grow the layer structure for the device without causing crystal defects.
  • the Sb molar composition ratio of the GaAsSb base layer is a constant value between 0.3 and 0.4 or less in the region close to the collector layer, but from the middle of the base layer to the emitter layer. It is continuously increased to a value of 0.53 or less toward the interface of.
  • the Sb molar composition ratio of GaAsSb increases, the energy position at the bottom of the conduction band increases. Therefore, when the GaAsSb base layer having the structure shown in FIG. 11 is used, the energy position at the bottom of the conduction band is as shown in FIG. In this case, a pseudo electric field is generated in the base layer close to the emitter layer.
  • the GaAsSb base layer is a conventional GaAsSb base, such as the thickness of the region where the Sb molar composition ratio changes continuously with a constant region, and the rate of increase of the Sb molar composition ratio in the region where the Sb molar composition ratio changes continuously.
  • the structure using layers has a degree of design freedom that is not available, and the current gain cutoff frequency can be increased by appropriately setting these values.
  • the device characteristics can be improved by using the layer structure of the double heterojunction bipolar transistor according to the embodiment.
  • the above description has shown an example in which the Sb molar composition ratio of the GaAsSb base layer is constant in the region close to the collector layer, but the average value of the tensile strain applied to the GaAsSb is 1% or less, and the entire GaAsSb base layer. If the thickness is 35 nm or less, it does not necessarily have to be constant, and the Sb molar composition ratio gradually decreases toward the collector layer in the region where the Sb molar composition ratio of the GaAsSb base layer is constant. It is also effective in structure.
  • the base layer is composed of only GaAsSb
  • the average value of the tensile strain applied to the base layer is 1% or less, and the thickness of the GaAsSb base layer as a whole is determined. If it is 35 nm or less, the base layer does not necessarily have to be composed only of GaAsSb, and it is effective even if a small amount of In is contained within a range that does not significantly affect the magnitude of tensile strain and electron mobility. Needless to say.
  • the Sb molar composition ratio of the base layer composed of the III-V compound semiconductor containing Ga, As, and Sb is based on the thickness direction from the side of the emitter layer. Since the amount was reduced to the middle of the layer and kept constant from the middle of the base layer to the collector layer, the heterojunction bipolar transistor using GaAsSb as the base layer can obtain the expected device characteristics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

ヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板（１０１）と、基板（１０１）の上に形成されたサブコレクタ層（１０２）、コレクタ層（１０３）、ベース層（１０４）、エミッタ層（１０５）、およびエミッタキャップ層（１０６）を備える。ベース層（１０４）は、コレクタ層（１０３）の側の第１ベース層（１０４ａ）と、エミッタ層（１０５）の側の第２ベース層（１０４ｂ）とから構成されている。第１ベース層（１０４ａ）は、厚さ方向に、Ｓｂモル組成比が一定とされている。第２ベース層（１０４ｂ）は、厚さ方向に、Ｓｂモル組成比が、エミッタ層（１０５）に近づくほど増加している。

Description

ヘテロ接合バイポーラトランジスタ
　本発明は、ＩＩＩ－Ｖ族化合物半導体から構成されたヘテロ接合バイポーラトランジスタに関する。
　近年、ＩｏＴ（Internet of Things）やクラウドコンピューティングなどの進展に伴い、通信の高速化、大容量化に対する要求が急激に高まっている。この通信における要求に応えるため、ミリ波やテラヘルツ帯と呼ばれる１ＴＨｚ付近の周波数帯域の利用が検討されており、一部は既に実用化されている。１ＴＨｚ付近の周波数帯域を利用するためには、高速で動作する電子回路が必要となる。ＩｎＰ基板上のヘテロ接合バイポーラトランジスタ（Hetero-junction Bipolar Transistor）は、高周波特性に優れるため、高速で動作する電子回路で用いられる電子デバイスとして盛んに研究されている（例えば、非特許文献１を参照）。
　ヘテロ接合バイポーラトランジスタの層構造は、ベース層とコレクタ層に同じ半導体材料を用い、エミッタ層にバンドギャップの大きな半導体材料を用いるシングルヘテロ接合バイポーラトランジスタ（ＳＨＢＴ）と、エミッタ層だけでなくコレクタ層にもベース層よりもバンドギャップの大きな半導体材料を用いるダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）に大別できる。
　シングルヘテロ接合バイポーラトランジスタは、層構造の作製が比較的容易であり、ベース層とエミッタ層の間に電子移動の妨げになるポテンシャル障壁が存在しないという利点があるが、コレクタ層に用いる材料のバンドギャップが小さいために、コレクタ耐圧が小さいという問題がある。一方、ダブルヘテロ接合バイポーラトランジスタでは、バンドギャップが大きい材料をコレクタ層に用いることができるため、上記のコレクタ耐圧が小さいという問題は回避できるが、別の問題が存在する。この問題について、図１５，図１６，図１７を参照して説明する。ＩｎＰ基板上に作製されるダブルヘテロ接合バイポーラトランジスタの例として、ベース層にＩｎＧａＡｓを用いたものとＧａＡｓＳｂを用いた場合について説明する。
　図１５は、ｐ型不純物を高濃度にドーピングしたＩｎＧａＡｓからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、熱平衡状態（ゼロバイアス時）におけるバンド配列を模式的に示したものである。
　また、図１６は、ｐ型不純物を高濃度にドーピングしたＧａＡｓＳｂからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、熱平衡状態（ゼロバイアス時）におけるバンド配列を模式的に示したものである。
　まず、ベース層３０４をＩｎＧａＡｓから構成した場合の問題について説明する。ＩｎＧａＡｓによるベース層３０４の両側を、ＩｎＰによるコレクタ層３０３およびエミッタ層３０５で挟んだダブルヘテロ構造は、図１５に示すように、タイプＩのバンド配列を取り、伝導帯の底のエネルギー位置は、ベース層３０４よりもコレクタ層３０３が高くなる。この場合、電子がベース層３０４からコレクタ層３０３に移動する際に、ポテンシャル障壁が存在する。このポテンシャル障壁は、伝導帯におけるバンド不連続と呼ばれる。
　一般的に、伝導帯における電子は、室温では小さなポテンシャル障壁があっても電子移動の大きな障害になることはない。具体的には、伝導帯のバンド不連続がボルツマン定数と温度の積（３００ＫでｋＢＴ＝２６ｍｅＶ）の約４倍である０．１ｅＶ程度であれば、電子移動は、バンド不連続の影響は受けにくい。
　しかしながら、ベース層３０４を、ＩｎＰに格子整合するＩｎＧａＡｓ（バンドギャップ＝０．７５ｅＶ）から構成した場合、伝導帯におけるバンド不連続は０．２ｅＶ以上になる。このため、ベース層３０４からコレクタ層３０３への電子移動が抑制される、いわゆる電流ブロッキングが起きる。このため、ＩｎＧａＡｓからベース層３０４を構成した場合、コレクタ層３０３、ベース層３０４、エミッタ層３０５による積層構造を、ダブルヘテロ接合バイポーラトランジスタとして用いることはほとんどない。
　上述した、電子がベース層からコレクタ層に移動する際のポテンシャル障壁は、コレクタ層をＩｎＰよりバンドギャップの小さい半導体材料から構成することで小さくできる。しかしながら、この場合、シングルヘテロ接合バイポーラトランジスタよりは改善されるが、コレクタ層の電圧印加に対する耐圧が小さくなるという問題が起こる。
　これらのＩｎＧａＡｓをベース層に用いた場合に発生する問題は、次に説明するように、ベース層にＧａＡｓＳｂを用いることで解決することができる。
　図１６に示すバンド配列は、ＧａＡｓＳｂから構成したベース層３０４を、ＩｎＰによるコレクタ層３０３およびエミッタ層３０５で挟んだダブルヘテロ構造によるものであり、この層構成は、タイプＩＩのバンド配列を取る。この場合、エミッタ層３０５とベース層３０４の界面における伝導帯のバンド不連続が、電子が移動する際のポテンシャル障壁となる。エミッタ層３０５とＧａＡｓＳｂによるベース層３０４との間のバンド不連続は、ＩｎＧａＡｓによるベース層とＩｎＰによるエミッタ層との間のバンド不連続よりも小さく、電子移動に対するポテンシャル障壁が小さい。また、エミッタ層３０５とＧａＡｓＳｂによるベース層３０４との間のポテンシャル障壁は、エミッタ層３０５をＩｎＰからＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＡｓなどのバンドギャップの大きな材料に代えることで低減できる。
　すなわち、図１６のバンド配列となる層構造において、エミッタ層３０５をＩｎＰからさらにバンドギャップの大きな材料に代えても、電圧印加に対する耐圧は減少しない。このため、ダブルヘテロ接合バイポーラトランジスタのベース層をＩｎＧａＡｓからＧａＡｓＳｂに代えることで、電子の移動を妨げるポテンシャル障壁の問題を解決でき、さらに電圧印加に対する耐圧も確保できる。
　以上のことから、ＧａＡｓＳｂをベース層とするダブルヘテロ接合バイポーラトランジスタでは、ＩｎＧａＡｓを用いた場合に比べ、デバイス特性の改善、具体的には電流利得遮断周波数の改善が期待できる。しかし、実際に作製されたデバイスの電流利得遮断周波数は、ＩｎＧａＡｓをベース層としたものに比べて大差がなく、バンド配列の優位性を活かせていないという問題がある。
特開２００３－０８６６０２号公報 特開２０１１－００９３３０号公報
C. R. Bolognesi et al., "InP/GaAsSb DHBTs for THz Applications and Improved Extraction of their Cutoff Frequencies", IEEE International Electron Devices Meeting, 723-726, 2016. C. R. Bolognesi et al., "InP/GaAsSb/InP Double HBTs: A New Alternativefor InP-Based DHBTs", IEEE Transactions on Electron Devices, vol. 48, no. 11, pp. 2631-2639, 2001. M. Peter et al., "Band gaps and band offsets in strained GaAs1-ySby on InP grown by metalorganic chemical vapor deposition", Applied Physics Letters, vol. 74, no. 3, pp. 410-412, 1999. J. Y. T. Huang et al., "Characteristics of strained GaAs1-y Sby (0.16≦y≦0.69) quantum wells on InP substrates", JOURNAL OF PHYSICS D: APPLIED PHYSICS, vol. 40, pp. 7656-7661, 2007.
　ＧａＡｓＳｂをベース層とするダブルヘテロ接合バイポーラトランジスタにおいて、期待されるようなデバイス特性が得られていない要因としては、ＧａＡｓＳｂの材料的な問題と、電子移動に対するベース層とコレクタ層の間のポテンシャル障壁の影響が考えられる。以下に、この材料的な問題とポテンシャル障壁の影響について説明する。
　まず、ＧａＡｓＳｂの材料的な問題について説明する。ｐ型ＧａＡｓＳｂ層では、ｐ型ＩｎＧａＡｓ層とドープ量を同じにしても、ｐ型ＩｎＧａＡｓ層よりも正孔の移動度が低いことが知られている（例えば、特許文献１を参照）。このために、ベース層にＧａＡｓＳｂを用いた場合、ＩｎＧａＡｓを用いた場合と同程度のベースシート抵抗を得ようとすると、ＧａＡｓＳｂはＩｎＧａＡｓより高濃度にｐ型不純物をドーピングしなければならない。
　具体的には、ＩｎＧａＡｓをベース層に用いる場合、５×１０19ｃｍ-3前後もの高いｐ型不純物濃度が用いられることが多いが、これと同様のベースシート抵抗を得ようとすると、ＧａＡｓＳｂにはさらに高いｐ型不純物濃度が求められる。しかしながら、ＧａＡｓＳｂに高濃度のｐ型不純物をドーピングすることで、結晶成長および信頼性の確保が難しくなる。
　さらに、ＧａＡｓＳｂには移動度の問題がある。ヘテロ接合バイポーラトランジスタにおいて、電流利得遮断周波数に関係する因子は、高濃度にｐ型不純物をドーピングしたベース層内での電子の移動度がある。この移動度が小さいほど電子がベース層を通過する時間が長くなり、電流利得遮断周波数が低下する。ｐ型不純物をドーピングした層での電子の移動度は、実験から直接的にその値を測定することはできないが、デバイス特性を解析することで概算値は求めることはできる。具体的には、デバイス特性を解析することで求めた、Ｃをドーピングしたｐ型ＧａＡｓＳｂの電子移動度は、ｐ型ＩｎＧａＡｓの電子移動度の１／４から１／５程度であることが報告されている（非特許文献２を参照）。
　以上のように、ＧａＡｓＳｂをベース層に用いた場合、非常に高いｐ型不純物をドーピングすることが必要であり、さらに移動度が小さいという、ＧａＡｓＳｂの材料的な問題がある。
　次に、電子移動に対するベース層とコレクタ層の間のポテンシャル障壁の影響について説明する。図１６に示したダブルヘテロ接合バイポーラトランジスタのバンド配列は、バイアス電圧を印加しない熱平衡状態のものであるが、動作時にはバイアス電圧を印加する。図１７は、図１６の層構造にバイアス電圧を印加した際のバンド配列を模式的に示したものである。動作時において、コレクタ層３０３の空間電荷は補償されないため、ベース層３０４とコレクタ層３０３の間のバンド不連続が大きい場合は、コレクタ層３０３においてバンド湾曲が発生し、伝導帯の底にポテンシャル・ノッチ構造が形成される（例えば、特許文献２を参照）。このポテンシャル・ノッチ構造により電子の蓄積が起きると、電子のコレクタ層での走行時間が増加し、結果として電流利得遮断周波数が減少する。
　このポテンシャル・ノッチ構造の影響を小さくするには、ＧａＡｓＳｂのＳｂモル組成比を変えることで、ベース層３０４とコレクタ層３０３とのバンド不連続を小さくすれば良い。このためには、ＧａＡｓＳｂとＩｎＰの伝導帯におけるバンド不連続のＧａＡｓＳｂのＳｂモル組成比による変化を正しく知る必要がある。
　しかしながら、現在でも、ＧａＡｓＳｂのＳｂモル組成比を変化させた場合の伝導帯の底のエネルギーを計算から求めることは難しい（例えば、非特許文献３、非特許文献４を参照）。このため、動作温度である室温付近において、ＧａＡｓＳｂとＩｎＰの伝導帯におけるバンド不連続を小さくできるＧａＡｓＳｂのＳｂモル組成比を定量的に求めることは困難である。このため、現在、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタでは、期待されるようなデバイス特性が得られないという問題がある。
　本発明は、以上のような問題点を解消するためになされたものであり、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られるようにすることを目的とする。
　本発明に係るヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板と、基板の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されたコレクタ層と、コレクタ層の上に形成されて、Ｇａ、Ａｓ、Ｓｂを含むＩＩＩ－Ｖ族化合物半導体から構成されたベース層と、ベース層の上に形成されて、ベース層とは異なるＩＩＩ－Ｖ族化合物半導体から構成されたエミッタ層とを備え、ベース層のＳｂモル組成比は、厚さ方向に、エミッタ層の側からベース層の途中まで減少し、ベース層の途中からコレクタ層まで一定となっている。
　以上説明したように、本発明によれば、Ｇａ、Ａｓ、Ｓｂを含むＩＩＩ－Ｖ族化合物半導体から構成されたベース層のＳｂモル組成比を、厚さ方向に、エミッタ層の側からベース層の途中まで減少させ、ベース層の途中からコレクタ層まで一定としたので、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られる。
図１は、本発明の実施の形態に係るヘテロ接合バイポーラトランジスタの構成を示す断面図である。 図２は、実施の形態に係るヘテロ接合バイポーラトランジスタの層構造におけるベース層１０４の周辺の熱平衡状態におけるバンド配列を示すバンド図である。 図３は、ＩｎＧａＡｓＳｂのミッシビリティギャップの成長温度による変化を示した特性図である。 図４は、ＧａＡｓＳｂとＩｎＰのヘテロ構造のバンド配列を示すバンド図である。 図５は、３００ＫにおけるタイプＩとタイプＩＩのバンド間遷移を求めた結果を示す特性図である。 図６は、３００ＫにおけるＧａＡｓＳｂ／ＩｎＰヘテロ構造の伝導帯におけるバンド不連続のＧａＡｓＳｂのＳｂモル組成比による変化を示す特性図である。 図７は、Ｉｎ0.8Ｇａ0.2Ｐから構成したエミッタ層と、ＧａＡｓＳｂから構成したベース層との伝導帯におけるバンド不連続の、ＧａＡｓＳｂのＳｂモル組成比による変化を示す特性図である。 図８は、ＩｎＧａＰのＧａモル組成比を０、０．０５、０．１０、０．１５、０．２０、０．２５、０．３０と変化させた場合の、ＧａＡｓＳｂとの間の伝導帯のバンド不連続を示した特性図である。 図９は、ＩｎＰ上のＩｎＧａＰのＧａモル組成比による格子歪の変化を示した特性図である。 図１０は、ＩｎＰ上のＧａＡｓＳｂのＳｂモル組成比による格子歪の変化を示した特性図である。 図１１は、ＧａＡｓＳｂベース層のＳｂモル組成比と、ＩｎＧａＰエミッタ層のＧａモル組成比を変化させた場合の、層内における格子歪の変化を示した特性図である。 図１２は、引っ張り歪が１％（Ｓｂモル組成比０．３６）で厚さを変化させたＧａＡｓＳｂをＩｎＰ上に成長させた試料の、Ｘ線回折パターンの測定結果を示す特性図である。 図１３は、引っ張り歪が１％で厚さが３５ｎｍと４６ｎｍのＧａＡｓＳｂを成長した試料についての顕微ＰＬマッピングの測定結果を示す特性図である。 図１４は、図１１を用いて説明した構造を持つＧａＡｓＳｂベース層を用いた場合の、伝導帯の底のエネルギー位置を示すバンド図である。 図１５は、ｐ型不純物を高濃度にドーピングしたＩｎＧａＡｓからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、熱平衡状態におけるバンド配列を示すバンド図である。 図１６は、ｐ型不純物を高濃度にドーピングしたＧａＡｓＳｂからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、熱平衡状態におけるバンド配列を示すバンド図である。 図１７は、ｐ型不純物を高濃度にドーピングしたＧａＡｓＳｂからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、バイアス電圧を印加した際のバンド配列を示すバンド図である。
　以下、本発明の実施の形態に係るヘテロ接合バイポーラトランジスタについて図１を参照して説明する。
　このヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板１０１と、基板１０１の上に形成されたサブコレクタ層１０２、コレクタ層１０３、ベース層１０４、エミッタ層１０５、およびエミッタキャップ層１０６を備える。このヘテロ接合バイポーラトランジスタは、いわゆるダブルヘテロ接合バイポーラトランジスタである。
　サブコレクタ層１０２は、基板１０１の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されている。サブコレクタ層１０２は、例えば、厚さ２００ｎｍとしたＩｎＰの層と、厚さ１００ｎｍとしたＩｎＧａＡｓの層との積層構造とすることができる。ＩｎＰの層は、ｎ型キャリア濃度を５×１０19ｃｍ-3とし、ＩｎＧａＡｓの層は、ｎ型キャリア濃度を３×１０19ｃｍ-3とし、Ｉｎモル組成比が０．５３とすることができる。
　コレクタ層１０３は、サブコレクタ層１０２の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されている。コレクタ層１０３は、ＩｎＰから構成し、例えば、厚さ１００ｎｍとし、ｎ型キャリア濃度を３×１０16ｃｍ-3とすることができる。
　ベース層１０４は、コレクタ層１０３の上に形成されて、Ｇａ、Ａｓ、Ｓｂを含むＩＩＩ－Ｖ族化合物半導体から構成されている。ベース層１０４は、ＧａＡｓＳｂから構成することができる。ここで、ベース層１０４は、コレクタ層１０３の側の第１ベース層１０４ａと、エミッタ層１０５の側の第２ベース層１０４ｂとから構成されている。第１ベース層１０４ａは、厚さ方向に、Ｓｂモル組成比が一定とされている。第２ベース層１０４ｂは、厚さ方向に、Ｓｂモル組成比が、エミッタ層１０５に近づくほど増加している。
　この構成は、ベース層１０４のＳｂモル組成比が、厚さ方向に、エミッタ層１０５の側からベース層１０４の途中まで減少し、ベース層１０４の途中からコレクタ層１０３まで一定となっているものである。例えば、ベース層１０４のＳｂモル組成比は、厚さ方向のエミッタ層１０５との界面付近で０．４９以上０．５３以下の範囲とし、コレクタ層１０３との界面付近で０．３以上０．４以下の範囲とすることができる。また、ベース層１０４の厚さは、３５ｎｍ以下とすることができる。
　例えば、第１ベース層１０４ａは、厚さを１０ｎｍとし、ｐ型キャリア濃度を６×１０19ｃｍ-3とし、Ｓｂモル組成比を０．３６とすることができる。また、第２ベース層１０４ｂは、厚さを２０ｎｍとし、ｐ型キャリア濃度を６×１０19ｃｍ-3とし、Ｓｂモル組成比を、エミッタ層１０５の側に向かって、０．３６から０．４９まで連続的に増加させる構成とすることができる。
　エミッタ層１０５は、ベース層１０４の上に形成されて、ベース層１０４とは異なるＩＩＩ－Ｖ族化合物半導体から構成されている。また、エミッタ層１０５は、厚さ方向の一部にＩｎＧａＰから構成されたＩｎＧａＰ層１０５ａと、ＩｎＧａＰ層１０５ａの上に形成された上部エミッタ層１０５ｂとから構成することができる。ＩｎＧａＰ層１０５ａのＧａモル組成比は、０より大きく０．２５以下の範囲で、ベース層１０４に近づくにつれて増加する構成とすることができる。
　例えば、ＩｎＧａＰ層１０５ａは、厚さを１０ｎｍ、ｎ型キャリア濃度を３×１０17ｃｍ-3とし、上部エミッタ層１０５ｂの側に向かって、Ｇａモル組成比を０．２０から０まで連続的に減少させる構成とすることができる。また、上部エミッタ層１０５ｂは、ＩｎＰから構成し、厚さを１０ｎｍ、ｎ型キャリア濃度を３×１０17ｃｍ-3とすることができる。
　エミッタキャップ層１０６は、エミッタ層１０５の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されている。エミッタキャップ層１０６は、例えば、ＩｎＧａＡｓから構成し、厚さを２００ｎｍとし、ｎ型キャリア濃度を３×１０19ｃｍ-3とし、Ｉｎモル組成比を０．５３とすることができる。
　また、コレクタ層１０３、ベース層１０４は、所定のメサ構造に形成され（コレクタメサ）、このメサ構造の周囲のサブコレクタ層１０２の上に、コレクタ電極１１１が形成されている。コレクタ電極１１１は、サブコレクタ層１０２にオーミック接続し、コレクタ層１０３と電気的に接続している。また、エミッタ層１０５、エミッタキャップ層１０６は、所定のメサ構造に形成され（エミッタメサ）、このメサ構造の周囲のベース層１０４（第２ベース層１０４ｂ）の上に、ベース電極１１２が形成されている。ベース電極１１２は、ベース層１０４（第２ベース層１０４ｂ）にオーミック接続して電気的に接続している。また、エミッタキャップ層１０６の上には、エミッタキャップ層１０６にオーミック接続するエミッタ電極１１３が形成されている。
　例えば、よく知られた有機金属気相エピタキシー法により、上述した各層を基板１０１の上に、順次にエピタキシャル成長する。なお、有機金属気相エピタキシー法に限らず、分子線エピタキシー法、有機金属分子線エピタキシー法、ガスソース分子線エピタキシー法などにより、各層をエピタキシャル成長させることができる。次いで、エミッタキャップ層１０６上にエミッタ電極材料を堆積して金属膜を形成する。次いで、この金属膜を、公知のリソグラフィ技術によりパターニングすることで、エミッタ電極１１３を形成する。
　次に、形成したエミッタ電極１１３をマスクとして、公知のエッチング技術により、エミッタキャップ層１０６、エミッタ層１０５を選択的にエッチングすることで、エミッタメサを形成する。エミッタメサの平面視での寸法は、０．５μｍ×２μｍとすることができる。例えば、まず、エミッタ層１０５のＩｎＧａＰ層１０５ａ近くまでエッチングする。次いで、このようにして形成したパターンを絶縁材料による保護膜で覆い、この後、ＩｎＧａＰ層１０５ａまでを完全にエッチングして、第２ベース層１０４ｂを露出させることで、エミッタメサとすることができる。
　上述したようにエミッタメサを形成した後、保護膜を残した状態で、この上からベース電極材料を堆積して金属膜を形成し、この金属膜を、保護膜を除去することによる公知のリフトオフ法によりパターニングすることで、ベース電極１１２を形成する。
　次に、公知のリソグラフィ技術とエッチング技術を用いて、ベース層１０４およびコレクタ層１０３をパターニングしてコレクタメサを形成し、この側方に、サブコレクタ層１０２を露出させた領域を形成する。次いで、サブコレクタ層１０２を露出させた領域に、コレクタ電極１１１を形成する。最後に公知のエッチング技術を用いて素子間分離を行うことで、ヘテロ接合バイポーラトランジスタが作製できる。
　上述した実施の形態によれば、ＧａＡｓＳｂから構成するベース層から、ヘテロ接合するコレクタ層への電子移動の問題が解消され、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られるようになる。
　ここで、上述した実施の形態に係るヘテロ接合バイポーラトランジスタの層構造におけるベース層１０４の周辺の熱平衡状態におけるバンド配列を、図２に示す。伝導帯の底のエネルギー差は、ＩｎＧａＰ層１０５ａと第２ベース層１０４ｂとの間で６０ｍｅＶ程度であり、第１ベース層１０４ａとコレクタ層１０３との間で４０ｍｅＶ程度であり、電子移動におけるポテンシャル障壁やポテンシャル・ノッチ構造が問題になると考えられる伝導帯の底のエネルギー差１００ｍｅＶよりも小さい。
　上述した実施の形態に係るヘテロ接合バイポーラトランジスタの電流利得遮断周波数は、コレクタ－エミッタ間のバイアス電圧が１．２Ｖにおいて３２０　ＧＨｚである。比較のために、ベース層を厚３０ｎｍとし、ｐ型キャリア濃度を６×１０19ｃｍ-3とし、Ｓｂモル組成比を０．３６から０．４９まで連続的に増加させたＧａＡｓＳｂのみから構成した、比較用のヘテロ接合バイポーラトランジスタでは、電流利得遮断周波数は２８０ＧＨｚである。
　比較用のヘテロ接合バイポーラトランジスタに比べて、実施の形態の方が、電流利得遮断周波数が高い理由は、ベース層における電子の通過時間が短縮されたことによると考えられる。このように、実施の形態によれば、ヘテロ接合バイポーラトランジスタの電流利得遮断周波数を増加させることができる。
　以上に説明したように、実施の形態１によれば、ＧａＡｓＳｂから構成したベース層のＳｂモル組成比を、厚さ方向に、エミッタ層の側からベース層の途中まで減少し、ベース層の途中からコレクタ層１０３まで一定としたので、この種のヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られるようになる。
　本発明は、ＧａＡｓＳｂをダブルヘテロ接合バイポーラトランジスタのベース層に用いた際に発生する問題の電子移動への影響を小さくすることにより、ＧａＡｓＳｂからなるベース層のポテンシャルを引き出し、デバイス特性の向上を容易にするものである。以下、これまで定量的に求めることが困難であった室温におけるＧａＡｓＳｂとＩｎＰの伝導帯におけるバンド配列とＧａＡｓＳｂのＳｂモル組成比の関係を明らかにする。
　前述したようにＧａＡｓＳｂをベース層としたダブルヘテロ接合バイポーラトランジスタにおいて、デバイス特性の向上が難しい要因の１つは、ＧａＡｓＳｂの電子移動度が小さいことに起因している。ＧａＡｓＳｂの電子移動度には、Ｓｂモル組成比が大きく関係している。まず、このことについて説明する。
　ＧａＡｓＳｂは、Ｓｂのモル組成比が約０．４９の場合にＩｎＰに格子整合する。このため、ＩｎＰ基板上のデバイスでＧａＡｓＳｂを用いる場合、ＧａＡｓＳｂのＳｂモル組成比として０．４９に近い値を用いることが多い。しかしながら、ＩｎＰに格子整合する条件に近いＳｂモル組成比を持つＧａＡｓＳｂでは、組成分離が起こり易いことが知られている（例えば、参考文献１、参考文献２を参照）。この組成分離には、ミッシビリティギャップが影響している（例えば、参考文献３を参照）。
　図３は、ＩｎＧａＡｓＳｂのミッシビリティギャップの成長温度による変化を示したものである。図３において、ＩｎＧａＡｓＳｂの組成がミッシビリティギャップの内側にある場合、組成分離が起き易いことを示している。図３の右軸上の組成がＧａＡｓＳｂに対応している。ＩｎＧａＡｓＳｂでは、ＧａとＳｂのモル組成比によって格子定数が変化し、結晶に加わる格子歪が変化する。図中の斜めの線は、ＩｎＧａＡｓＳｂにおいて加わる格子歪として－１．５％（引っ張り歪）から＋１．０％（圧縮歪）までの等高線を示したものである。
　図３より、成長温度を５００℃から５５０℃、６００℃と成長温度を高くするに従って、ミッシビリティギャップが小さくなることが分かる。このため、成長温度を高くすることにより、組成分離の影響を小さくできる。しかしながら、ＩｎＰに格子整合する条件に近い、ＧａＡｓＳｂの組成領域（格子歪が０％に近い組成領域）は、成長温度を６００℃にしたとしても、ミッシビリティギャップのほぼ中央付近に位置するため、組成分離の影響を回避することは困難である。この組成分離の影響により、ＩｎＰに格子整合する条件に近いＧａＡｓＳｂでは、結晶内に組成の異なる微小な領域ができて電子の移動を妨害し、これが電子移動度を低下させる要因の１つとなっていると考えられる。
　ミッシビリティギャップの影響を小さくするには、成長温度やＶ／ＩＩＩ比を高くすることなどが有効である。しかしながら、ＧａＡｓＳｂは、表面からのＶ族元素の脱離が起き易いために成長温度を高くすることが難しい。また、ＧａＡｓＳｂの成長では、表面偏析が起きやすいＳｂを含むため、Ｖ／ＩＩＩ比を高くすることが難しい。従って、ＩｎＰに格子整合する条件に近いＳｂモル組成比を用いる限り、ＧａＡｓＳｂにおいて組成分離の影響を抑えて電子移動度を改善させることは難しい。
　ＧａＡｓＳｂの電子移動度が小さい要因としては、組成分離の他に合金散乱も影響している。合金散乱は、ＧａＡｓＳｂのＳｂモル組成をｙとした場合、ｙ×（１－ｙ）に比例し、この値が大きい程、電子移動度の低下が起き易くなる。ここで、ｙ×（１－ｙ）が最大になるモル組成は、ｙ＝０．５の場合である。ＧａＡｓＳｂがＩｎＰに格子整合するのは、前述したようにＳｂモル組成比（ｙ）が０．４９付近の場合であり、合金散乱が最大となるｙ＝０．５に近い。このため、ＩｎＰに格子整合する組成のＧａＡｓＳｂをベース層に用いた場合、上述した組成分離の他にも合金散乱の影響が加わり、電子移動度を低下させていると考えられる。
　前述のＧａＡｓＳｂの組成分離を抑えるために有効な方法は、図３から分かるようにＧａＡｓＳｂのＳｂモル組成比を０．５からなるべく離すことである。これにより、ＧａＡｓＳｂの電子移動度を低下させる要因となる組成分離の影響を小さくできる。さらに、Ｓｂモル組成比を０．５からなるべく離すことは、ＧａＡｓＳｂの電子移動度における合金散乱の影響も小さくする上でも有効である。
　ＧａＡｓＳｂにおいて、組成分離と合金散乱の影響を低減するだけなら、Ｓｂモル組成比を０．５から離すだけで良い。しかしながら、図１７を用いて説明したように、ダブルヘテロ接合バイポーラトランジスタでは、ベース層とコレクタ層の間のバンド不連続を小さくする必要があり、これを考慮してＳｂモル組成比を決めることが重要になる。
　以下に、ベース層とコレクタ層の間のバンド不連続を小さくするのに有効なＧａＡｓＳｂのＳｂモル組成比について説明する。
　前述したようにＧａＡｓＳｂのバンド配列の計算結果と実験による測定結果との差異が大きく、Ｓｂモル組成比を変えたＧａＡｓＳｂとＩｎＰの伝導帯におけるバンド配列を計算から求めることが困難である。このため、本発明では既知の低温（１０Ｋ）での実験による報告値をもとにして、以下の方法を用いて、３００ＫでのＳｂモル組成比を変えたＧａＡｓＳｂとＩｎＰのバンド不連続を算出した。
　ＧａＡｓＳｂとＩｎＰのヘテロ構造は、図４に示すようにタイプＩＩのバンド配列を取る。このバンド配列を取る構造では、室温付近（～３００Ｋ）では、キャリア（電子、正孔）はポテンシャル障壁が小さければ、熱的に励起され、このポテンシャル障壁を乗り超えることができる。このため、ＧａＡｓＳｂの厚さが小さく、ＧａＡｓＳｂ内で光励起されたキャリアがすぐにＩｎＰとのヘテロ界面に達するような場合は、タイプＩＩのバンド間遷移による発光が支配的になる。この場合でも、ＧａＡｓＳｂの厚さが大きく、ＧａＡｓＳｂ内で光励起されたキャリアが界面まで到達できず、ＧａＡｓＳｂ内で再結合するような場合には、タイプＩのバンド間遷移による発光も見られる。
　一方、低温でホトルミネセンス（ＰＬ）を測定すると、キャリアは熱的励起の影響を受け難くなるため、タイプＩとタイプＩＩの両方のバンド間遷移による発光を観測できる（例えば、非特許文献３と非特許文献４参照）。
　図４から分かるようにタイプＩとタイプＩＩのバンド間遷移によるエネルギーが分かれば、伝導帯のバンド不連続はＧａＡｓＳｂのバンドギャップ（タイプＩの発光エネルギー）からタイプＩＩの発光エネルギーを差し引くことで求まる。問題は、低温でホトルミネセンスの測定結果をもとにして室温での値に反映させる方法である。発明者らは、以下の方法を用いることで、低温ＰＬの報告値をもとにして、３００Ｋでの伝導帯のバンド不連続を算出した。
　低温の測定結果をもとに室温（３００Ｋ）での伝導帯でのバンド不連続を見積もるには、ＧａＡｓＳｂとＩｎＰのバンドギャップの温度による変化を考慮し、さらに、伝導帯および価電子帯のバンド不連続の温度による変化を考慮する必要がある。半導体のバンドギャップＥgの温度Ｔによる変化Ｅg（Ｔ）は、Ｖａｒｓｈｎｉの式「Ｅg（Ｔ）＝Ｅg（Ｔ＝０）－（αＴ2）／（Ｔ＋β）・・・（１）」で表すことができることが知られている。
（１）式において、Ｔは温度で単位はケルビン、Ｅg（Ｔ）は温度ＴＫでのバンドギャップ、Ｅg（Ｔ＝０）は温度０Ｋでのバンドギャップ、αおよびβは定数である。αとβは、一般的に３元以上の混晶半導体では組成により変化するが、ＧａＡｓＳｂでは例外的にＳｂモル組成比によらず一定となることが知られている（参考文献４を参照）。具体的には、α＝０．４２ｍｅＶ／Ｋ、β＝１８９Ｋとなる。なお、ＩｎＰに関しては、α＝０．３６３ｍｅＶ／Ｋ、β＝１６２Ｋである。
　伝導帯および価電子帯のバンド不連続の温度による変化であるが、タイプＩの量子井戸構造では、伝導帯と価電子帯のバンド不連続の比は温度によらず一定として解析する方法が用いられる。タイプＩＩのヘテロ構造に関しても、この伝導帯と価電子帯のバンド不連続の比が温度によらず一定とする方法が有効と考えられる。
　上述した方法を用いて、低温ＰＬの報告値をもとに室温（３００Ｋ）にタイプＩとタイプＩＩのバンド間遷移を求めた。図５は、非特許文献３の低温（１０Ｋ）での実験結果をもとに、３００ＫにおけるタイプＩとタイプＩＩのバンド間遷移を求めたものである。図５中の「×」は、この解析方法の有用性を確かめるために行った実験による値である。具体的には、ＩｎＰ上に、厚さ０．３μｍのＧａＡｓＳｂのみを成長させて積層させた試料を作製し、この試料の３００ＫにおけるＰＬ測定から求めたタイプＩのバンド間遷移のエネルギーである。
　実験値は、低温の実験データをもとにして算出した結果と良く一致している。このことから、低温のデータから室温におけるバンド間遷移のエネルギーを算出するために本発明で用いた方法は有用だと考えられる。
　タイプＩとタイプＩＩのバンド間遷移のエネルギーが分かれば、伝導帯のバンド不連続を求めることができる。図６に、３００ＫにおけるＧａＡｓＳｂ／ＩｎＰヘテロ構造の、伝導帯におけるバンド不連続のＧａＡｓＳｂのＳｂモル組成比による変化を図５から求めた結果を示す。図６中の線（点線）は、最小二乗法を用いて、データ点を直線で近似したものである。図６より、データ点はほぼこの近似の直線に沿っていることが分かる。この近似式は、ＧａＡｓＳｂのＳｂモル組成比をｘ、伝導帯のバンド不連続をΔＥｃとすると、ΔＥｃ＝０．５８４ｘ－０．１６９（ｅＶ）で表される。
　ＩｎＰに格子整合するＧａＡｓＳｂ（Ｓｂモル組成比：約０．４９）とＩｎＰとの伝導帯におけるバンド不連続は、近似式より約０．１２ｅＶとなる。従って、図１７を用いて説明したように、ＩｎＰに格子整合するＧａＡｓＳｂをベース層とし、ＩｎＰをコレクタ層に用いた場合、コレクタ層の伝導帯の底にポテンシャル・ノッチ構造が形成されるが、この場合の伝導帯におけるバンド不連続は約０．１２ｅＶということになる。
　図６から分かるようにＧａＡｓＳｂのＳｂモル組成比を０．４にした場合の伝導帯におけるバンド不連続は約０．０６ｅＶであり、ＩｎＰに格子整合するＧａＡｓＳｂの場合に比べてほぼ半減することができる。従って、ＧａＡｓＳｂのＳｂモル組成比を０．４以下にすれば、上述したポテンシャル・ノッチ構造の影響を小さくできる。
　伝導帯におけるバンド不連続は、ＧａＡｓＳｂのＳｂモル組成比をさらに小さくすることで減少するが、Ｓｂモル組成比が０．３より小さくなると、正から負へと符合が変わる。これは、ＧａＡｓＳｂベース層の伝導帯の底のエネルギーレベルが、ＩｎＰによるコレクタ層の伝導帯の底のエネルギーレベルよりも低くなることを意味する。この場合、ベース層とコレクタ層間に伝導帯におけるポテンシャル障壁ができ、電子移動の障害となるため、デバイス特性を劣化させる要因となる。
　以上のことから、ベース層をＧａＡｓＳｂから構成し、コレクタ層をＩｎＰから構成した場合、ベース層を構成するＧａＡｓＳｂのＳｂモル組成比は、０．３以上０．４以下が好ましいものとなる。
　図６から分かるように、ベース層をＧａＡｓＳｂから構成し、コレクタ層をＩｎＰから構成した場合、ＧａＡｓＳｂのＳｂモル組成比が０．３以上では、電子移動に対するポテンシャル障壁が発生する。このポテンシャル障壁は、前述したように、エミッタ層をＩｎＰからＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＡｓ等のバンドギャップの大きな材料に代えることで低減することができる。ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＡｓのうち、ＩｎＧａＰは酸化が起こり易いＡｌを含まない材料のため、信頼性の観点から有用と考えられる。
　以下、エミッタ層をＩｎＰからＩｎＧａＰに変えた場合の、伝導帯のバンド不連続について調べた結果について説明する。図７は、Ｉｎ0.8Ｇａ0.2Ｐから構成したエミッタ層と、ＧａＡｓＳｂから構成したベース層との伝導帯におけるバンド不連続の、ＧａＡｓＳｂのＳｂモル組成比による変化を示している。図７中の線（点線）は、最小二乗法を用いてデータ点を直線で近似したものである。図７の近似線は、基本的に図６の近似線を平行移動した線となる。
　図７から分かるように、ＧａＡｓＳｂ／Ｉｎ0.8Ｇａ0.2Ｐヘテロ構造では、バンド配列が、タイプＩＩからタイプＩに変化する、Ｓｂモル組成比が約０．３６となる。これは、エミッタ層をＩｎ0.8Ｇａ0.2Ｐから構成し、ベース層をＧａＡｓＳｂから構成した場合、エミッタ層とベース層との界面において、ＧａＡｓＳｂのＳｂモル組成比を０．３６以下にすれば、電子移動に対するポテンシャル障壁が発生しないことを意味している。
　このＩｎＧａＰのＧａモル組成比は、もちろん０．２に限られるものではない。図８に、ＩｎＧａＰのＧａモル組成比を０、０．０５、０．１０、０．１５、０．２０、０．２５、０．３０と変化させた場合の、ＧａＡｓＳｂとの間の伝導帯のバンド不連続を示す。ＩｎＧａＰのＧａモル組成比を増加させることにより、上述したバンド配列がタイプＩＩからタイプＩに変化するＧａＡｓＳｂのＳｂモル組成比を増加させることができる。具体的には、このＳｂモル組成比は、ＩｎＧａＰのＧａモル組成比が０．２５の場合で約０．３９、ＩｎＧａＰのＧａモル組成比が０．３０の場合で約０．４２となる。
　このように、ＩｎＧａＰをエミッタ層に用いてそのＧａモル組成比を増加させることにより、エミッタ層とベース層の間の電子移動に対するポテンシャル障壁を小さくするためのＧａＡｓＳｂベース層のＳｂモル組成比を増加させることができる。
　しかしながら、ＩｎＧａＰをＩｎＰ上に成長する場合、ＩｎＧａＰの結晶格子には格子歪が加わるため、Ｇａモル組成比と厚さには制限がある。ＧａＡｓＳｂに関しても、格子整合するＳｂモル組成比は約０．４９であり、これよりＳｂモル組成比を小さくすると結晶格子には格子歪が加わる。
　以下に、実際にＩｎＧａＰとＧａＡｓＳｂに加わる格子歪ならびにデバイス構造においてこの格子歪の影響を低減する方法について述べる。
　図９に、ＩｎＰ上のＩｎＧａＰについて、Ｇａモル組成比による格子歪の変化を示した。図９の縦軸において、符号が正の場合は圧縮歪が加わり、負の場合は引っ張り歪が加わることを意味している。図９から分かるように、Ｇａモル組成比の増加に伴い、ＩｎＧａＰには引っ張り歪が加わる。具体的には、Ｇａモル組成比が０．１の場合で約０．７％、Ｇａモル組成比が０．２の場合で約１．４％の引っ張り歪が結晶格子には加わる。ＩｎＰ上のＩｎＧａＰに関しては、Ｇａモル組成比が０．２５程度（引っ張り歪：約１．８％）までは格子緩和を起こさずに結晶成長できることが知られている（参考文献５を参照）。
　このため、ＩｎＧａＰのＧａモル組成比を０．２５以下にすれば、ＩｎＰ上に成長することができる。前述したように伝導帯におけるバンド不連続が１００ｍｅＶ程度であれば、電子移動は伝導帯のバンド不連続の影響は受けにくいことが知られている。ＩｎＧａＰのＧａモル組成比が０．２５の場合、図８において伝導帯のバンド不連続が１００ｍｅＶ以下となる条件は、ＧａＡｓＳｂのＳｂモル組成比が０．５３以下の場合である。このため、ＧａＡｓＳｂベース層のＳｂモル組成比は０．５３以下であることが望ましい。
　図１０に、ＩｎＰ上のＧａＡｓＳｂに関してＳｂモル組成比による格子歪の変化を示した。前述したように、ベース層をＧａＡｓＳｂから構成する場合、組成分離と合金散乱の影響を抑えつつ、ＩｎＰによるコレクタ層との間でタイプＩＩのバンド配列が維持される条件は、ＧａＡｓＳｂのＳｂモル組成比が０．３以上０．４以下の範囲である。
　図１０より、ＧａＡｓＳｂのＳｂモル組成比が０．３以上０．４以下の範囲では、ＧａＡｓＳｂに０．７％から１．４％の引っ張り歪が結晶格子に加わることが分かる。従って、ベース層を、Ｓｂモル組成比が０．３以上０．４以下となる組成のＧａＡｓＳｂから構成して厚さを増加させた場合、層構造全体に引っ張り歪が加わるために格子緩和が起こり、結晶欠陥が発生する。
　しかしながら、ダブルヘテロ接合バイポーラトランジスタで伝導帯のバンド不連続が問題となるのは、基本的にエミッタ層とベース層の界面ならびにベース層とコレクタ層の界面であり、これらの界面が所望のバンド配列となれば良い。具体的には、ＧａＡｓＳｂベース層のＳｂモル組成比を、エミッタ層に近づくにつれて連続的に増加する構成とする。ＩｎＧａＰエミッタ層に関しても、Ｇａモル組成比を、ベース層に近づくにつれて連続的に増加する構成とする。
　図１１に、このようにＧａＡｓＳｂベース層のＳｂモル組成比と、ＩｎＧａＰエミッタ層のＧａモル組成比を変化させた構造について、層内における格子歪の変化を示す。図１１の（ａ）は、エミッタ層をＩｎＧａＰのみから構成した場合を示している。また、図１１の（ｂ）は、エミッタ層の一部に、ＩｎＧａＰの層を配置した場合を示している。どちらも、ベース層との界面付近でエミッタ層におけるＧａモル組成比が最大になるように増加させている。
　いずれの場合でも、ＩｎＧａＰエミッタ層の厚さは、Ｇａモル組成比の増加率を変えることで調整できる。このため、ＩｎＧａＰエミッタ層の厚さは、このＧａモル組成比の増加率を増加させれば小さくできる。従って、ＩｎＧａＰエミッタ層における格子歪の影響は、比較的容易に低減することができる。一方、ＧａＡｓＳｂベース層の厚さは、容易には小さくできない。これは、ＧａＡｓＳｂベース層の厚さが小さくなるとベース抵抗が大きくなるためである。
　図１１の構造において、ＧａＡｓＳｂベース層のＳｂモル組成比が小さく、引っ張り歪が大きい領域はコレクタ層に近接する層である。ＧａＡｓＳｂベース層のＳｂモル組成比は、コレクタ層に近接する領域では一定だが、途中からエミッタ層に近づくにつれて増加させてあるため、この領域では引っ張り歪が小さくなる。このため、図１１の構造はＧａＡｓＳｂベース層全体に加わる引っ張り歪を低減する上で有効である。
　以下に、ベース層全体に加わる引っ張り歪について説明する。図１１のＧａＡｓＳｂベース層において、エミッタ層に近いＳｂモル組成比が連続的に変化する領域の厚さをｔ1、その引っ張り歪の平均値の絶対値をε1、コレクタ層に近いＳｂモル組成比が一定の領域の厚さをｔ2、引っ張り歪の絶対値をε2とした場合、ＧａＡｓＳｂベース層全体としての引っ張り歪の平均値ε*は、「ε*＝（ε1×ｔ1＋ε2×ｔ2）／（ｔ1＋ｔ2）・・・（２）」で表すことができる。
　ＧａＡｓＳｂベース層において、引っ張り歪が大きくなる箇所（領域）は、コレクタ層に近接する領域であり、前述したように引っ張り歪の絶対値ε２は０．７％から１．４％の間の値である。ＧａＡｓＳｂベース層のＳｂモル組成比は、エミッタ層に近づくに従って大きくなるため、この領域での引っ張り歪ε1はε2より小さくなる。従って、引っ張り歪の平均値ε*はε2より小さくでき、１％以下に抑えることが可能である。
　例えば、ＧａＡｓＳｂベース層において、まず、エミッタ層に近接する領域でのＳｂモル組成比を０．５２とする。また、コレクタ層に向かって厚さ１５ｎｍ（ｔ1に相当）で連続的に、Ｓｂモル組成比を０．３まで低下させる。この後、Ｓｂモル組成比を０．３のままで１５ｎｍの厚さ（ｔ2に相当）だけ成長させる。この構造の場合、ε1＝０．６％、ε2＝１．４％となる。この場合、（２）式により引っ張り歪の平均値ε*を算出すると１．０％となる。
　このように、ベース層全体としての引っ張り歪の平均値ε*は、図１１に示したＧａＡｓＳｂベース層におけるＳｂモル組成比と厚さにより調整することができる。しかしながら、この場合でもベース層全体としての厚さが大きくなると格子歪の影響が大きくなり、結晶欠陥が発生する。すなわち、ベース層全体としての許容される厚さに上限がある。
　ベース層全体としての許容される厚さの上限を調べるために、引っ張り歪が１％（Ｓｂモル組成比０．３６）で厚さを変化させたＧａＡｓＳｂをＩｎＰ上に成長させた試料を作製し、作製した試料のＸ線回折パターンと顕微ＰＬマッピング測定を行った。試料の成長には、有機金属分子線エピタキシー法を用い、ＧａＡｓＳｂの表面には酸化を抑えるために厚さ３ｎｍのＩｎＰを成長した。
　上述したＸ線回折パターンの測定結果を、図１２に示す。入射角度が３２．３度付近のピークがＧａＡｓＳｂ層からのＸ線回折によるものであるが、このピークの角度は厚さによらずほぼ一定であることが分かる。これは、ＧａＡｓＳｂでは、引っ張り歪が１％であっても大きな格子緩和は起きていないことを意味している。
　図１３に、引っ張り歪が１％で厚さが３５ｎｍと４６ｎｍのＧａＡｓＳｂを成長した試料についての、顕微ＰＬマッピングの測定結果を示す。図１３において、濃度が濃い領域ほど、ＰＬ発光強度が小さいことを意味する。ＧａＡｓＳｂの厚さが３５ｎｍの試料の場合、ＰＬ発光強度が小さい暗線や暗点などは観測されなかった。図１３は、測定範囲が１００μｍ×１００μｍの例であるが、試料の広い範囲にわたって測定しても暗線や暗点はなかった。
　一方、厚さが４６ｎｍの試料の場合、数μｍ四方を測定すると一か所だけ図１３に示すような暗線が観測された。このような暗線は、格子緩和が起こり、結晶欠陥が発生した場合によく観測されるものである。
　以上のことから、引っ張り歪が１％のＧａＡｓＳｂを用いた場合、厚さが３５ｎｍまでであれば結晶欠陥が発生することなく成長できることが分かる。前述したように、図１１のようなＧａＡｓＳｂベース層においてＳｂモル組成比を変化させる構造では、ＧａＡｓＳｂに加わる引っ張り歪の平均値を１％以下にすることは容易である。このため、ＧａＡｓＳｂベース層の全体としての厚さを３５ｎｍ以下にすれば、結晶欠陥を発生させることなくデバイス用の層構造を成長することが容易になる。
　次に、デバイス特性を向上させる上でＧａＡｓＳｂベース層として図１１に示したような構造を用いることの利点について説明する。図１１の構造において、ＧａＡｓＳｂベース層のＳｂモル組成比は、コレクタ層に近接する領域では０．３以上０．４以下の間の一定値となっているが、ベース層の途中からエミッタ層との界面にかけて連続的に０．５３以下の値まで増加させてある。ＧａＡｓＳｂのＳｂモル組成比が増加するほど、伝導帯の底のエネルギー位置は高くなる。このため、図１１で示した構造を持つＧａＡｓＳｂベース層を用いた場合、伝導帯の底のエネルギー位置は図１４のようになる。この場合、エミッタ層に近いベース層には疑似電界が発生する。
　電子はエミッタ層からベース層に入ると、この疑似電界により加速される。しかし、この領域ではＳｂモル組成比が大きく、組成分離と合金散乱の影響等で電子移動度が小さいため、疑似電界による電子の加速には限界がある。一方、図１１で示した構造の場合、コレクタ層に近い領域には、高い電子移動度が期待できるＳｂモル組成比が小さいＧａＡｓＳｂ層が配置されている。さらに、この領域のＳｂモル組成比は一定であり、疑似電界を加える領域のようにコレクタ層に近づくにつれて引っ張り歪が大きくなるようなことはなく、引っ張り歪も一定になる。
　このため、ＧａＡｓＳｂベース層では、格子歪による結晶欠陥の発生を抑えつつ、電子を加速させ、さらに、高い電子移動度を利用できるようになる。この構造の場合、ＧａＡｓＳｂベース層は、Ｓｂモル組成比が一定の領域と連続的に変化する領域の厚さや、連続的に変化する領域でのＳｂモル組成比の増加率など、従来のＧａＡｓＳｂベース層を用いた構造にはない設計の自由度を持ち、これらの値を適宜設定することで電流利得遮断周波数を増加させることができる。
　以上に説明したように、実施の形態に係るダブルヘテロ接合バイポーラトランジスタの層構造を用いれば、デバイス特性の改善が図れることが分かる。上述した説明は、ＧａＡｓＳｂベース層のＳｂモル組成比がコレクタ層に近接する領域で一定となる例について示したが、ＧａＡｓＳｂに加わる引っ張り歪の平均値が１％以下であり、ＧａＡｓＳｂベース層の全体としての厚さを３５ｎｍ以下であれば、必ずしも一定である必要はなく、ＧａＡｓＳｂベース層のＳｂモル組成比が一定となる領域をこのＳｂモル組成比がコレクタ層に向かって緩やかに減少するような構造でも有効である。これは、ＧａＡｓＳｂベース層のＳｂモル組成比が小さく、格子歪の影響が小さい範囲でＳｂモル組成比を小さくしたとしても、ミッシビリティギャップや、合金による電子の移動度への影響が小さいという効果が活かされるためである。
　また、上述した実施の形態では、ベース層がＧａＡｓＳｂでのみ構成される場合について示したが、ベース層に加わる引っ張り歪の平均値が１％以下であり、ＧａＡｓＳｂベース層の全体としての厚さを３５ｎｍ以下であれば、ベース層は必ずしもＧａＡｓＳｂのみで構成される必要はなく、引っ張り歪の大きさと電子移動度に大きな影響を与えない範囲で、少量のＩｎが含まれていても有効であることは言うまでもない。
　以上に説明したように、本発明によれば、Ｇａ、Ａｓ、Ｓｂを含むＩＩＩ－Ｖ族化合物半導体から構成されたベース層のＳｂモル組成比を、厚さ方向に、エミッタ層の側からベース層の途中まで減少させ、ベース層の途中からコレクタ層まで一定としたので、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られるようになる。
　なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
［参考文献］
［参考文献１］T. H. Chiu et al., "Molecular beam epitaxy of GaSb0.5As0.5 and AlxGa1-xSbyAs1-y lattice matched to InP", Applied Physics Letters, vol. 46, no. 4, pp. 408-410, 1985.
［参考文献２］K. Miura et al., "The growth of high quality GaAsSb and type-II InGaAs/GaAsSb superlattice structure", Journal of Applied Physics, vol. 113, 143506, 2013.
［参考文献３］V. S. Sorokin et al., "Novel approach to the calculation of instability regions in GaInAsSb alloys", Journal of Crystal Growth, vol. 216, pp. 97-103, 2000.
［参考文献４］R. Lukic-Zrnic et al., "Temperature dependence of the band gap of GaAsSb epilayers", Journal of Applied Physics, vol. 92, no. 11, pp. 6939-6941, 2002.
［参考文献５］M. Kahn, and D. Ritter, "Strain relief by long line defects in tensile GayIn1-yP layers grown on InP substrates", Applied Physics Letters, vol. 79, no. 18, pp. 2028-2930, 2001.
　１０１…基板、１０２…サブコレクタ層、１０３…コレクタ層、１０４…ベース層、１０４ａ…第１ベース層、１０４ｂ…第２ベース層、１０５…エミッタ層、１０５ａ…ＩｎＧａＰ層、１０５ｂ…上部エミッタ層、１０６…エミッタキャップ層、１１１…コレクタ電極、１１２…ベース電極、１１３…エミッタ電極。

Claims (3)

  1. 　ＩｎＰから構成された基板と、
    　前記基板の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されたコレクタ層と、
    　前記コレクタ層の上に形成されて、Ｇａ、Ａｓ、Ｓｂを含むＩＩＩ－Ｖ族化合物半導体から構成されたベース層と、
    　前記ベース層の上に形成されて、前記ベース層とは異なるＩＩＩ－Ｖ族化合物半導体から構成されたエミッタ層と
    　を備え、
    　前記ベース層のＳｂモル組成比は、厚さ方向に、前記エミッタ層の側から前記ベース層の途中まで減少し、前記ベース層の途中から前記コレクタ層まで一定となっている
    　ことを特徴とするヘテロ接合バイポーラトランジスタ。
  2. 　請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
    　前記ベース層のＳｂモル組成比は、厚さ方向の前記エミッタ層との界面付近で０．４９以上０．５３以下の範囲とされ、前記コレクタ層との界面付近で０．３以上０．４以下の範囲とされ、
    　前記ベース層の厚さは、３５ｎｍ以下とされている
    　ことを特徴とするヘテロ接合バイポーラトランジスタ。
  3. 　請求項１または２記載のヘテロ接合バイポーラトランジスタにおいて、
    　前記エミッタ層は、厚さ方向の一部にＩｎＧａＰから構成されたＩｎＧａＰ層を備え、
    　前記ＩｎＧａＰ層のＧａモル組成比は、０より大きく０．２５以下の範囲で、前記ベース層に近づくにつれて増加する
    　ことを特徴とするヘテロ接合バイポーラトランジスタ。
PCT/JP2020/047121 2020-12-17 2020-12-17 ヘテロ接合バイポーラトランジスタ WO2022130560A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2020/047121 WO2022130560A1 (ja) 2020-12-17 2020-12-17 ヘテロ接合バイポーラトランジスタ
US18/255,280 US20240030288A1 (en) 2020-12-17 2020-12-17 Heterojunction Bipolar Transistor
JP2022569418A JPWO2022130560A1 (ja) 2020-12-17 2020-12-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/047121 WO2022130560A1 (ja) 2020-12-17 2020-12-17 ヘテロ接合バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
WO2022130560A1 true WO2022130560A1 (ja) 2022-06-23

Family

ID=82059274

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/047121 WO2022130560A1 (ja) 2020-12-17 2020-12-17 ヘテロ接合バイポーラトランジスタ

Country Status (3)

Country Link
US (1) US20240030288A1 (ja)
JP (1) JPWO2022130560A1 (ja)
WO (1) WO2022130560A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270616A (ja) * 2001-02-27 2002-09-20 Agilent Technol Inc 薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法
US20060108604A1 (en) * 2004-11-18 2006-05-25 Alcatel Bipolar transistor and a method of fabricating said transistor
JP2007027294A (ja) * 2005-07-14 2007-02-01 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270616A (ja) * 2001-02-27 2002-09-20 Agilent Technol Inc 薄いガリウム砒素アンチモン層をベースに用いた利得向上型ヘテロ接合バイポーラトランジスタ及びその製造方法
US20060108604A1 (en) * 2004-11-18 2006-05-25 Alcatel Bipolar transistor and a method of fabricating said transistor
JP2007027294A (ja) * 2005-07-14 2007-02-01 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SNODGRASS ET AL.: "Graded Base Type-II InP/GaAsSb DHBT With fT = 475 GHz", ELECTRON DEVI CE LETTERS, vol. 27, no. 2, February 2006 (2006-02-01), pages 84 - 86, XP001239560, DOI: 10.1109/LED.2005.862673 *

Also Published As

Publication number Publication date
JPWO2022130560A1 (ja) 2022-06-23
US20240030288A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
EP0445475B1 (en) Heterojunction bipolar transistor
TWI695504B (zh) 異質接面雙極性電晶體
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US5041882A (en) Heterojunction bipolar transistor
JP4575378B2 (ja) ヘテロ接合バイポーラトランジスタ
US9397204B2 (en) Heterojunction bipolar transistor with two base layers
KR102371319B1 (ko) 쇼트키 장벽 다이오드 및 그의 제조 방법
JPH0570309B2 (ja)
KR920006434B1 (ko) 공진 터널링 장벽구조장치
US8441037B2 (en) Semiconductor device having a thin film stacked structure
JP3252805B2 (ja) バイポーラトランジスタ
WO2022130560A1 (ja) ヘテロ接合バイポーラトランジスタ
JP4169553B2 (ja) 共鳴トンネル素子およびこれを用いた半導体集積回路
JP2001156301A (ja) 共鳴トンネル装置
Wang et al. Temperature dependence characteristics of In0. 53Ga0. 47As/AlAs asymmetric spacer-layer tunnel (ASPAT) diode detectors
JPH05304165A (ja) ヘテロ接合トランジスタ
JPH0779032A (ja) ＧａＩｎＡｓ２次元電子ホール素子
JPH05326546A (ja) ヘテロ接合トランジスタ
EP0430595B1 (en) Compound semiconductor device
JP6826003B2 (ja) トンネル電界効果トランジスタ
Asaoka et al. Fabrication and characterization of GaInP/GaAs triple barrier resonant tunneling diodes grown by MOCVD
JP3431362B2 (ja) ヘテロ接合半導体デバイス
Inoue et al. Fabrication and characterization of low barrier height InAs/Ga x In 1-x As/InAs heterostructure diodes toward millimeter-wave detection
JP2903875B2 (ja) 化合物半導体トランジスタ用ウェハ及び化合物半導体トランジスタ
JP3395277B2 (ja) 磁電変換素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20965948

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022569418

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18255280

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20965948

Country of ref document: EP

Kind code of ref document: A1