KR920006434B1 - 공진 터널링 장벽구조장치 - Google Patents

공진 터널링 장벽구조장치 Download PDF

Info

Publication number
KR920006434B1
KR920006434B1 KR1019880014716A KR880014716A KR920006434B1 KR 920006434 B1 KR920006434 B1 KR 920006434B1 KR 1019880014716 A KR1019880014716 A KR 1019880014716A KR 880014716 A KR880014716 A KR 880014716A KR 920006434 B1 KR920006434 B1 KR 920006434B1
Authority
KR
South Korea
Prior art keywords
layer
inp
barrier
layers
doped
Prior art date
Application number
KR1019880014716A
Other languages
English (en)
Other versions
KR890009005A (ko
Inventor
슌이찌 무또
쓰구오 이나따
아쓰시 다께우찌
요시히로 스기야마
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR890009005A publication Critical patent/KR890009005A/ko
Application granted granted Critical
Publication of KR920006434B1 publication Critical patent/KR920006434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD

Abstract

내용 없음.

Description

공진 터널링 장벽구조장치
제1도는 III-V족 화합물 반도체의 에너지 갭(gap)과 격자 상수를 도시한 도면,
제2도는 RTB 구조의 에너지 밴드에 관한 개략도.
제3도는 AlAsSb 장벽층과 InGaAs 웰층(wel1 layer)을 포함하는 RTB 구조의 에너지 밴드에 관한 개략도
제3b도는 AlAsSb 장벽층과 InP 웰층을 포함하는 RBT 구조의 에너지 밴드에 관한 개략도.
제4a도는 GaAsSb 장벽층과 InGaAs 웰층을 포함하는 RTB 구조의 에너지 밴드에 관한 개략도,
제4b도는 GaAsSb 장벽층과 InP 웰층을 포함하는 RTB 구조의 에너지 밴드에 관한 개략도,
제5도는 본 발명에 따른 RTB 구조장치의 개략적인 단면도.
제6도는 논바이어스(nonbias) 상태하에서, 제5도의 RTB 구조장치의 에너지 밸드에 관한 개략도.
제7도는 제5도의 RTB 구조장치에 관한 전류-전압특성도.
제8a도는 밸리전압(va1ley voltage)에서 제1도의 RTB 구조장치에 관한 에너지 밴드의 개략도.
제8b도는 피크전압(peak voltage)에서 제1도의 RTB 구조장치에 관한 에너지 밴드의 개략도.
본 발명은 화합물 반도체에 관한 것으로서, 특히 초격자 구조에서 공진터널링 현상에 의해 야기된 네가티브 미분저항특성을 갖는 공진터널링 장벽(RTB) 구조장치에 관한 것이다. 네가티브 미분저항특성은 초고주파수를 갖는 검출기 또는 발진기와 새로운 초고속 기능 트랜지스터등에 적용될 수 있는 유용한 현상이다(예를들어, T. INATA et a1 : Excellent Negatvie Differential Registance of InAlAs/InGaAs Resonant Tunnelling Barrier Structures Grown by MBE, Jpn. J. Appl. Phys. Vol. 25, No. 12(1986), pp.983-985 참조). 공진터널링 장벽(RTB) 다이오드, 공진터널링 쌍극 트랜지스터(RBT), 및 공진 터널링호트(hot) 전자 트랜지스터(RHET)와 같은 공진터널링 장벽구조장치가 제안되었다 : 예를들어, EP-017734-A2(대응 미국 특허번호 제4712121호)는 RHET형을 발표했다.
공진터널링 장벽(RTB) 구조가 반도체 소자(즉, 다이오드 또는 트랜지스터)에 사용될때, RTB는 1×105A/cm2보다 큰 고(高) 피크전류밀도(Jp)와 10보다 큰 피크내 밸리전류밀도비(Jp/Jv)를 가져야 하지만, RTB 구조가 반도체 기판에 격자정합되는한 실온에서 이들의 좋은 특성값을 얻을 수 없다. 다음 값들은 격자정합된 RTB 구조다이오드에 의해 얻어진다.
RTB 구조가 GaAs 기판에 격자정합된 AlAs/GaAs/AlAs구조(여기서 AlAs는 장벽층을 나타내고 GaAs는 장벽층 사이에 끼여 있는 웰층을 나타낸다)로 이루어지는 경우,
Jp = 4 × 104A/cm2, Jp/Jv = 3.5 이다.
RTB 구조가 InP 기판에 격자정합된 In0.52Al0.48As /In0.53Ga0.47As/In0.52
Al0.48As구조인 경우,
Jp = 4.8 × 104A/cm2, Jp/Jv = 5.5 이다.
이런 경우에, Jp/Jv비는 비교적 작지만, 변형층(strained layer)공진 터널링 장벽구조가(lnP 기판상에)AlAs/InGaAs/AlAs로 이루어질 때는 격자정합조건을 만족하지 않지만 실온(室溫)에서 높은 Jp/Jv비 14가얻어진다 상기 변형층 RTB 구조는 변형층 초격자 구조 그룹에 속하며, AlAs와 InGaAs의 전도밴드 하부사이의 차(△Ec)가 크기 때문에(1.2eV이상) 그러한 높은 Jp/Jv비가 얻어지며, 고전위장벽을 형성한다고 생각된다. 그럼에도 불구하고, 변형층 RTB 구조에서 AlAs와 InGaAs의 걱자상수간에 (약 4%의)차이가 있어, 그들간의 인터페이스에스 큰 격자변형이 발생하고 AlAs층과 InGaAs층 각각에서 내부 스트레스가 발생한다. 그러므로, 변형층 RTB 구조를 포함하는 반도체 장치가 오랜동안 동작하면 인터페이스의 저하 및 밸리피크(valley peak)의 소멸과 같은 문제가 발생할 수 있다. 즉, 그 장치는 짧은 서비스 수명을 갖게 된다.
본출원의 공동발명자(티.이나따 및 에스.무또)는 InP기판에 격자정합된 제1 및 제2층의 (In0.52Al0.48As)z(In0.53Ga0.47As)1-z,(0
Figure kpo00001
z≤1), 및 웰층의 In10yGayAs,
(0.48≥y≥0.46)로 구성된 RTB 구조를 포함하는 공진 터널링 반도체장치를 (미국 시리얼 번호 제081340호에 대응하는 EP-0256759-A에) 제안하였다. 이경우에, 장벽층은 InP에 격자정합된 4가 화합물 반도체인 InAlGaAs로 만들어진다.
[발명의 요약]
본 발명의 목적은 최대(피크)전류밀도(Jp)와 최대/최소(피크 대 밸리) 전류밀도(Jp/Jv)비가 높고 InP 기판에 격자 정합된 네가티브미분저항특성을 갖는 RTB 구조장치를 제공하는 것이다.
본 발명의 상기 언급된 목적과 기타목적은 InP 기판과 InP 기판에 형성되면서 AlxGa1-xASySbl-y(O≤x≤1,y=0.51+0.05x)의 최소한 두개의 장벽층과 이 장벽층 사이에 삽입되는 InP 또는 InzGa1-zAs(0.52≤z≤0.54)중 최소한 한개의 웰층과 이 장벽층과 그들사이의 웰층 모두를 고정하는 InP 또는 InzGa1-zAs의 두개의 도핑층(doped layer)으로 구성되는 RTB 구조를 포함하는 RTB 구조장치를 제공함으로써 얻어진다. 장벽층, 웰층, 및 도핑층들은 기판의 InP에 격자정합된다.
RTB 구조는 단일 양자웰구조(single-quantum well structure) 또는 다양자웰구조(multi-quantum wellstructure)일 수 있다.
단일양자웰구조가 이용되면 RTB 구조장치는 InP기판, InP기판에 형성되고 InP에 격자정합된 lnP 또는InzGal-zAs(0.52≤z≤0.54)의 제1도핑층 : 고농도 도핑층에 형성되고 InP에 격자정합된 AlxGa1-xAsySb1-y(0≤x≤1,y=0.51+0.05x)의 제1장벽층 ; 제1장벽층에 형성되고 InP에 격자정합된 InP 또는 InPzGa1-zAs의 웰층 : 웰층에 형성되고 InP에 격자정합된 AlxGa1-xAsySb1-y의 제2장벽층 : 및 제2장벽층에 형성되고 InP에 격자정합된 InP 또는 InzGa1-zAs의 제2도핑층을 포함한다.
다양자 웰구조가 이용될 때는, 장벽층과 웰층은 EP-017734-A2(미국 특허 번호 제4712121호)의 제11및 12도에 도시된 것처럼 다른층위에 적층된다.
본 발명은 이후에 설명되는 바람직한 실시예에 관한 설명에서 첨부된 도면을 참고하여 더욱 명백해질 것이다.
[바람직한 실시예에 대한 설명]
제1도를 참고하면, 본 발명에 따른 RTB 구조인 AlxGa1-xAszSb1-y의 장벽층은 기판의 InP에 격자정합되고 굵은선(A)으로 표시된 것처럼 위치한다. 몰분율(mole fraction) "x"이 1일때, 장벽층은 제1도의 B점에 표시된 바와 같이 AlAs0.56Sb0.44로 이루어지지만, "x"가 0일때는 C점에서 처럼 장벽층은 GaAs0.51Sb0.49로 만들어진다. D점에 표시된 InzGa1-zAs는 InP에 격자정합되며 성장 방법에 따라 "z"는 0.52 내지 0.54범위에 있다. "z"값이 0.53일때 가장 바람직하다.
논바이어스 상태하에서, 그들 사이에 삽입된 장벽층과 웰층을 포함하는 RTB 구조의 대표적인 에너지밴드 다이어그램은 제2도에서 설명된다.
AlAs0.56Sb0.44장벽층(x=1)과 In0.53Ga0.47As웰층 및 도핑층의 조합에서, (직접천이조건에서의) AlAsSb와 InGaAs의 전도대역저면부 사이의 에너지차(△Ecrr)는 제3a도에서처 럼 1.6eV이상으로 계산된다. AlAs0.56Sb0.44장벽층과 InP웰층 및 도핑층의 조합에서는 AlAsSb와 InP의 전도대역 저면부 사이의 에너지차(
Figure kpo00002
Ecrr)는 제3B도에서처럼 1.35eV이상으로 계산된다. 그러나 AlAs0.56Sb0.44가 간접전이형 반도체이기 때문에, 네가티브 미분저항특성은 (간접천이조건에서)AlAsSb와 InGaAs의 전도밴드 저면부 사이의 에너지차(△Erx)에 의해 영향을 받으며, 그것은 제3a도에처럼 0.9eV이상이다. AlAs0.56Sb4.44와 InP의 조합에서, 그들간의에너치차(△ECrr)는 제3b도에서처럼 0.65eV이상이다. 이 에너지차는 비교적 큰 것이다.
AlxGa1-xASySb1-y장벽층의 Al 함량이 감소됨에 따라, 즉, 몰분율 "x"가 작아짐에 따라, 장벽층과 In0.53Ga0.47As 또는 InP층의 전도밴드 저면부간의 에너지차(△Ec)가 감소되고 Jp/Jv비는 낮아진다.
AlxGa1-xASySb1-y의 몰분율 "x"가 0.35로 될때, AlGaAsSb는 간접천이형 반도체에서 직접천이형 반도체로 변한다. 즉, "x"가 0.35 내지 1의 범위내에 있을 때, AlGaAsSb는 간접천이형 반도체이고, 이 범위는장벽 늪이, 즉 Jp/Jv비에 대한 에너지차(△Ec)의 관점에서 바람직한 것이다.
몰분율 "x"가 0일때, 즉 장벽층이 Al을 제외한 GaAs0.51Sb0.49로 만들어질때, GaAsSb와 In0.53Ga0.47As 또는 Inp의 전도 대역저면부간의 에너지차(△Ecrr)는 각각 약 0.5eV(제4a도) 및 0.25eV(제4b도)이다. 이에너지차는 비교적 작은 것이다. 그러나, GaAsSb가 직접천이형 반도체 장치이기 때문에, GaAsSb 장벽층을 포함하는 RTB 구조장치는 77K에서 Jp/Jv비가 10이상인 질좋은 네가티브 미분저항특성을 갖는다.AlGaAsSb 장벽층에 포함된 Al는 반응도가 높아 쉽게 오염되는 단점이 있어 가스원을 사용하는 MBE(molecular-beam epitaxy) 방법과 MOCVD(metalorganic chemical vapor deposition) 방법과 같은 대량 생산성장방법은 AlGaAsSb층의 에피택셜성장에 적당하지 않다. 그러나, GaAsSb 장벽층은 Al을 포함하지 않기 때문에 이러한 단점이 존재하지 않는다.
4기 화합물 반도체인 AlxGa1-xASySb1-y의 에피택셜 성장에 있어서, 만약 액상에피택셜 성장이 이용되면, InP에 격자정합된 AlGaAsSb는 이런 시스템에서의 광범위한 혼성 갭때문에 얻어질 수 없다. 이런 경우에, AS의 원자 크기가 Sb의 원자크기와는 매우 다르기 때문에, 선택값 "x" 및 "y"을 갖는 AlxGa1-xASySb1-y는성장할 수 없다. MBE 방법으로 바람직한 조성을 갖는 AlxGa1-xASySb1-y를 에피택셜 성장시키는 것이 가능하다는 것을 유의하라.
본 발명에 따르는 RTB 구조장치가 설명된다.
제5도를 참고하면, 본 발명에 따른 RTB 구조를 갖는 다이오드는 InP기판(1)과 기판(1)에 형성되고InP에 격자정합된 AlxGa1-xASySb1-y(0≤x≤1,y=0.51+0.05x)의 장벽층(2 및 3), 이 장벽층(2 및 3)사이에 삽입된 In0.53Ga0.47As 또는 InP의 웰층(4), 및 그들간의 장벽층(2 및 3)을 고정하는 도핑층(5 및 6)을구성하는 RTB 구조를 포함한다. 도핑층(5 및 6)으로부터 장벽층(2 및 3)으로의 불순물의 확산을 막기 위하여, 비도핑된(undoped) In0.53Ga0.47As 또는 InP의 공간층(5a 및 6a)이 각각 장벽층괴 도핑층 사이에 형성된다. 또한, 금속전극(7 및 8)에 오옴 접촉을 제공하기 위하여, 두껍게 도핑된 In0.53Ga0.47As 또는 InP의접촉층(9 및 10)이 InP 기판(1)과 도핑층(5)사이 및 도핑층(6)상에 각각 형성된다.
제5도의 RTB 구조다이오드는 다음의 방법으로 제조된다.
InP기판(1) 에서, 접촉층(9), 도핑층(5), 공간층(5a), 장벽층(2), 웰층(4), 장벽층(3), 공간층(6a), 도핑층(6), 및 접촉층(10)은 금속원료를 사용하는 MBE 방법에 의해 연속적으로 에피택셜성장시켜 이들 층들을 InP에 격자정합시킨다. 제5도에 도시된 것처럼, 이들 박막층들은 적당한 에칭방법으로 선택적으로 에칭되고, 접촉층(9)을 노출한다. 노출된 표면 전부는 보호층(11)인 SiO2로 덮여지고 층(11)은 선택적으로 에칭되어 접촉층(9 및 10)상의 접촉구멍들을 각각 개방한다. 그후 금속전극(7 및 8)인 Au가 형성되어 접촉구멍을 채우고 접촉층(9 및 10)과 오옴접촉을 형성한다. 이 전극(7 및 8)은 다이오드에 전압을 공급하기 위한수단(13)에 언결된다.
제6도는 논바이어스 조건하에서(즉, 금속전극(7 및 8) 양단에 전압이 공급되지 않을 때) 제1도의 RTB구조다이오드에 관한 전도에너지밴드 다이어그램을 도시한다. 웰층(4)의 양자웰은 장벽층(2 및 3)의 두장벽사이에 삽입된다.
전압이 금속전극(7,8)간에 공급되고 증가될 때, 제7도에서처럼 RTB 구조다이오드의 전류-전압특성(sp가티브 미분저항특성)이 얻어진다. 도면에서, 곡선은 피크점(P)과 밸리점(V)을 갖는다. 공급된 전압이 증가됨에 따라, 전류(또는 전류밀도)는 피크전압(Vp)에서 최대값(피크전류 Ip 또는 Jp)으로 먼저 증가되고,그 다음에 밸리전압(Vv)에서 최소값(밸리전류 Iv 또는 Jv)으로 떨어진다.
Vv보다 큰 전압에서는 전류는 전압에 대하여 지수적으로 증가한다. 점(V 및 P)에서의 바이어스 조건하에서 RTB 구조의 상태에너지 밴드 다이어그램이 각각 제8a 및 8b도에 도시된다. 이들 도면에서, "Eo"는웰층(4)에서 전자에 관한 제1공진레벨을 나타낸다.
[예 1]
제1도의 RTB 구조다이오드는 다음과 같은 부분으로 형성된다 :
InP 기판(1)…n+형, (100)
약 500μm 두께
접촉층(9)…n+형 In0.53Ga0.47As
0.3μm 두께
1×1019cm-3의 Si 도핑
도핑층(5)…n+형 In0.53Ga0.47As
0.2μm 두께
1×1018cm-3의 Si 도핑
공간층(5a) …i형 [도핑되지 않음 즉, 진성반도체 (Intrinsic Semiconductor)]
In0.53Ga0.47AS
1.5nm 두께
장벽층(2)…i형 AlAs0.56Sb0.44
2.3nm 두께
웰층(4)…i형 In0.53Ga0.47As
4.4nm 두께
장벽층(3)…i형 AlAs0.56Sb0.44
2.3nm 두께
공간층(6a)…i형 In0.53Ga0.47As
1.5nm 두께
도핑층(6)…n+형 In0.53Ga0.47As
0.1μm 두께
1×1018cm-1의 Si 도핑
접촉층(10)…n+형 In0.53Ga0.47As
0.1μm 두께
2×1019cm-3의 Si 도핑
전극(7 및 8)…Au
0.4μm 두께
보호층(11) …SiO2
0.3μm 두께
이 경우에, 웰층(3), 도핑층(5 및 6), 접촉층(9 및 10)은 InP에 격자정합되고, 장벽층은 InP에 격자정합하는 AlxGa1-xASySb1-y(0≤x≤1,y=0.56＋0.05x)로부터 선택되는 AlAs0.56Sb0.44로 만들어진다.
얻어진 RTB 구조다이오드는 전류-전압특성을 얻기 위해 실온에서 실험된다. 다이오드는 피크전류밀도(Jp) 가 104A/cm2이고 피크대밸리전류밀도비 (Jp/Jv) 가 10이상이 다.
[예2]
제5도에 도시된 구조를 갖는 또다른 RTB 구조다이오드는 다음과 같은 부분으로 형성된다. 예 1과 예 2의 차이는 InP에 대하여 웰층, 도핑층, 공간층, 및 접촉층이 In0.53Ga0.47As로 바뀌었다는 것을 유의하라.
InP 기판(1)…n+형, (100)
약 500μm 두께
접촉층(9)…n+형 InP
0.3μm 두께
1×1019cm-3의 Si 도핑
도핑층(5)…n+형 InP
0.2μm 두께
1×1018cm-3의 Si 도핑
공간층(5a)…i형(도핑되지 않음) InP
1.5nm 두께
장벽층(2)…i형 AlAs0.56Sb0.44
2.3nm 두께
웰층(4)…i형 InP
3.8nm 두께
장벽층(3)…i형 AlAs0.56Sb0.44
2.3nm 두께
공간층(6a)…i형 InP
1.5nm 두께
도핑층(6)…n+형 InP
0.1μm 두께
1×1018cm-1의 Si 도핑
접촉층(10)…n+형 InP
0.1μm 두께
1×1019cm-3의 Si 도핑
전극(7 및 8)…Au
0.4μm 두께
보호층(11) …SiO2
0.3μm 두께
얻어진 RTB 구조다이오드는 실온에서 피크전류밀도(Jp)가 10A/cm2이고 Jp/Jv는 10이상이다.
본 발명에 따라 InP에 격자정합된 RTB 구조는 실온에서 10이상의 Jp/Jv비가 얻어지며, 종래의 격자정합형 RTB 구조의 비보다 약 2배 가량 크다. 좋은 네가티브 미분저항특성을 갖는 RTB 구조는 RHET를형성하기 위해 호트전자트랜지스터(HET)의 에미터와 베이스간에 사용될 수 있다. 그러한 RHET는 미국특허번호 제4712121호에 발표되었다.
GaAs0.51Sb0.49(x=0) 가 AlxGa1-xASySb1-y의 장벽층에 사용될때, 얻어진 RTB 구조는 종래의 격자정합형RTB 구조의 특성과 비슷한 특성을 갖는다. 그러나, Al은 사용되지 않으며, 이것은 RTB 구조가 가스원을사용하는 MBE 방식과 MOCVD 방식처럼 대량생산에 의해 제조될 수 있다는 이점을 가져온다.
본 발명은 상기 실시예에 국한되지 않으며 본분야에 숙련된 사람이 본 발명의 사상을 벗어남이 없이 많은응용을 할 수 있다는 것이 명백해질 것이다. 예를들면, 상기 양자웰구조가 장벽층의 조성(즉, 장벽높이)과두께(즉, 장벽폭)가 같은 대칭구조일지라도, 장벽층들중 하나가 다른 장벽층과 합성물 및/또는 두께가 다른비대칭구조를 사용할 수 있다.

Claims (7)

  1. InP기판(1) : 및 상기 InP 기판(2)상에 형성되고 AlxGa1-xASySb1-y(0≤x≤1,y=0.51+0.05x)인 최소한 두개의 장벽층(2,3), 상기 장벽층(2,3)사이에 삽입된 InP 또는 InzGa1-zAs(0.52≤z≤0.54)인 최소한 한개의 웰층(4), 및 상기 장벽층(2,3)과 그들간의 상기 웰층(4) 모두를 고정하는 InP 또는 InzGa1-zAs인 두개의 도핑층(5,6)을 구성하며 상기 장벽층(2,3), 웰층(4), 및 도핑층(5,6)이 상기 기판(1)의 InP에 격자정합되는 공진 터널링 장벽 구조를 포함하는 것을 특징으로 하는 공진 터널링 장벽구조장치.
  2. 제1항에 있어서, 상기 장벽층(2,3)의 몰분율 "x"가 0.35 내지 1인 것을 특징으로 하는 공진 터널링장벽구조장치.
  3. 제1항에 있어서, 상기 공진 터널링 장벽구조가 각각 상기 도핑층(5,6)과 상기 장벽층(2,3)사이에 형성되는 InP 또는 InzGa1-zAs인 두개의 비도핑된 공간층(5a,6a)을 추가로 포함하는 것을 특징으로 하는 공진 터널링 장벽구조장치.
  4. InP 기판(1) ; 상기 InP 기판(1)상에 형성되고 InP에 격자정합된 InP 또는 InzGa1-zAs(0.52≤z≤0.54)인 제1도핑층(5) ; 상기 고농도 도핑층(5)상에 형성되고 InP에 격자정합된 AlxGa1-xASySb1-y(0≤x≤1,y=0.51+0.05x)인 제1장벽층(2) ; 상기 제1장벽층(2)에 형성되고 InP에 격자정합된 InP 또는 InzGa1-zAs인 웰층(4) ; 상기 웰층(4)에 형성되고 InP에 격자정합된 AlxGa1-xASzSb1-z(0≤x≤1,y=0.5l+0.05x)인 제2장벽층(3) ; 및 상기 제2장벽층(3)에 형성되고 InP에 격자정합된 InP 또는 InzGa1-zAs인 제2도핑층(6)을 포함하는 것을 특징으로 하는 공진 터널링 장벽구조장치.
  5. 제4항에 있어서, 상기 제1 및 제2장벽층(2,3)의 몰분율 "x"이 0.35 내지 1인 것을 특징으로 하는공진 터널링 장벽구조장치.
  6. 제4항에 있어서, 상기 제1도핑층(5)과 상기 제2장벽층(2) 사이에 형성된 InP 또는 InzGa1-zAs인비도핑된 제1공간층(5a), 및 상기 제2장벽층(3)과 상기 제2도핑층(6) 사이에 형성된 InP 또는 InzGa1-zAs인 비도핑된 제2공간층(6a)을 추가로 포함하는 것을 특징으로 하는 공진 터널링 장벽구조장치.
  7. 제4항에 있어서, 상기 InP 기판(1)과, 상기 제1도핑층(5) 사이에 형성된 InP또는 InzGa1-zAs인 제1접촉층(9), 상기 제2도핑층(6)에 형성된 InP 또는 InzGa1-zAs인 제2접촉층(10), 상기 제1접촉층(9)에형성된 제1전극(7), 상기 제2접촉층(10)에 형성된 제2전극(8), 및 상기 제1및 제2전극(7,8) 양단에 전압을 공급하는 수단(13)을 추가로 포함하는 것을 특징으로 하는 공진 터널링 장벽구조장치.
KR1019880014716A 1987-11-10 1988-11-09 공진 터널링 장벽구조장치 KR920006434B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-282057 1987-11-10
JP62282057A JPH0770743B2 (ja) 1987-11-10 1987-11-10 共鳴トンネリングバリア構造デバイス

Publications (2)

Publication Number Publication Date
KR890009005A KR890009005A (ko) 1989-07-13
KR920006434B1 true KR920006434B1 (ko) 1992-08-06

Family

ID=17647595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014716A KR920006434B1 (ko) 1987-11-10 1988-11-09 공진 터널링 장벽구조장치

Country Status (5)

Country Link
US (1) US4929984A (ko)
EP (1) EP0316139B1 (ko)
JP (1) JPH0770743B2 (ko)
KR (1) KR920006434B1 (ko)
DE (1) DE3878530T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02101791A (ja) * 1988-10-11 1990-04-13 Yokogawa Electric Corp 共鳴トンネリングダイオード
JPH03174790A (ja) * 1989-09-26 1991-07-29 Fujitsu Ltd 光半導体素子
JP2553760B2 (ja) * 1990-11-16 1996-11-13 住友電気工業株式会社 高電子移動度トランジスタ
US5132746A (en) * 1991-01-04 1992-07-21 International Business Machines Corporation Biaxial-stress barrier shifts in pseudomorphic tunnel devices
EP0617469B1 (en) * 1993-03-22 1999-04-21 Hughes Electronics Corporation Current - controlled resonant tunneling device
KR970011140B1 (ko) * 1993-12-08 1997-07-07 한국전자통신연구원 공명 투과광전 소자의 구조
US5532510A (en) * 1994-12-30 1996-07-02 At&T Corp. Reverse side etching for producing layers with strain variation
US6229153B1 (en) * 1996-06-21 2001-05-08 Wisconsin Alumni Research Corporation High peak current density resonant tunneling diode
JP2001077352A (ja) * 1999-09-07 2001-03-23 Sony Corp 半導体素子およびその製造方法
JP2002244294A (ja) 2001-02-20 2002-08-30 Nippon Zeon Co Ltd レジスト組成物及びレジストパターン形成方法
JP2005175295A (ja) * 2003-12-12 2005-06-30 Hitachi Ltd 半導体光素子及び光モジュール
JP2016039314A (ja) * 2014-08-08 2016-03-22 旭化成株式会社 化合物半導体基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198644A (en) * 1978-06-09 1980-04-15 The United States Of America As Represented By The Secretary Of The Army Tunnel diode
FR2504732A1 (fr) * 1981-04-27 1982-10-29 Thomson Csf Transistor tunnel a double heterojonction
JPS6158268A (ja) * 1984-08-30 1986-03-25 Fujitsu Ltd 高速半導体装置

Also Published As

Publication number Publication date
US4929984A (en) 1990-05-29
EP0316139B1 (en) 1993-02-17
KR890009005A (ko) 1989-07-13
JPH01124269A (ja) 1989-05-17
EP0316139A2 (en) 1989-05-17
DE3878530D1 (de) 1993-03-25
JPH0770743B2 (ja) 1995-07-31
DE3878530T2 (de) 1993-06-03
EP0316139A3 (en) 1990-01-10

Similar Documents

Publication Publication Date Title
US4695857A (en) Superlattice semiconductor having high carrier density
US4173763A (en) Heterojunction tunneling base transistor
US5495115A (en) Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same
US5508536A (en) Heterojunction bipolar transistor having low electron and hole concentrations in the emitter-base junction region
US4849799A (en) Resonant tunneling transistor
Tsai et al. PN double quantum well resonant interband tunneling diode with peak-to-valley current ratio of 144 at room temperature
KR19980034078A (ko) 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치
US4833508A (en) High electron mobility device with intrinsic AlAs/GaAs superlattice separator region
KR920006434B1 (ko) 공진 터널링 장벽구조장치
US4825264A (en) Resonant tunneling semiconductor device
US4959696A (en) Three terminal tunneling device and method
US5017973A (en) Resonant tunneling device
US5059545A (en) Three terminal tunneling device and method
EP0249371A2 (en) Semiconductor device including two compound semiconductors, and method of manufacturing such a device
JP2604377B2 (ja) 共振トンネル装置
US4645707A (en) Semiconductor devices
EP0216155A2 (en) Three-terminal tunnelling device
US5606178A (en) Bipolar resonant tunneling transistor
US5270225A (en) Method of making a resonant tunneling semiconductor device
US5912480A (en) Heterojunction semiconductor device
Mirabedini et al. High peak-current-density strained-layer In 0.3 Ga 0.7 As/Al 0.8 Ga 0.2 As resonant tunneling diodes grown by metal-organic chemical vapor deposition
JP2780333B2 (ja) 半導体積層構造及びこれを有する半導体素子
JPH0567056B2 (ko)
JP2710783B2 (ja) 半導体装置
JP2780325B2 (ja) 半導体積層構造及びこれを有する半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050722

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee