JP2710783B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2710783B2 JP2710783B2 JP63108746A JP10874688A JP2710783B2 JP 2710783 B2 JP2710783 B2 JP 2710783B2 JP 63108746 A JP63108746 A JP 63108746A JP 10874688 A JP10874688 A JP 10874688A JP 2710783 B2 JP2710783 B2 JP 2710783B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- alas
- undoped
- superlattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高い電流密度で大きな負性抵抗を有する半
導体装置に関するものである。
導体装置に関するものである。
従来、２種類以上のIII−Ｖ族化合物半導体薄膜を交
互に積み重ねることによって負性抵抗を得るようにした
半導体装置には以下のようなものがある。
互に積み重ねることによって負性抵抗を得るようにした
半導体装置には以下のようなものがある。
（ｉ）AlAs−GaAs系トンネルダイオード 第３図は、AlAs−GaAs系の二重障壁構造トンネルダイ
オードの概略構成を示す模式的断面図である。
オードの概略構成を示す模式的断面図である。
AlAs−GaAs系トンネルダイオードは、第３図に示すよ
うに、ドープされていない（以下、アンドープという）
AlAs薄膜（層）１とGaAs薄膜（層）２の２種類のIII−
Ｖ族化合物半導体薄膜を交互に積み重ねた積層体３を構
成し、この積層体３をドーピング層のn+−GaAs薄膜
（層）４で挟んで構成されたトンネルダイオードであ
る。トンネル構造は、アンドープAlAs層１及びGaAs層２
で構成されている。n+−GaAs層４は電子注入用の電極層
である。
うに、ドープされていない（以下、アンドープという）
AlAs薄膜（層）１とGaAs薄膜（層）２の２種類のIII−
Ｖ族化合物半導体薄膜を交互に積み重ねた積層体３を構
成し、この積層体３をドーピング層のn+−GaAs薄膜
（層）４で挟んで構成されたトンネルダイオードであ
る。トンネル構造は、アンドープAlAs層１及びGaAs層２
で構成されている。n+−GaAs層４は電子注入用の電極層
である。
このような構造のAlAs−GaAs系トンネルダイオードに
おいて、第４図に示すような負性抵抗を有する電流−電
圧特性が得られる。例えば、トンネル構造内のアンドー
プAlAs薄膜（層）１及びGaAs薄膜（層）２の厚さを最適
化することによって、室温においてIp/Iv＝３の値が得
られる［M.Tsuchiya and H.Sakaki:Jpn.J.Appl.Phys.25
（1986）L185］。
おいて、第４図に示すような負性抵抗を有する電流−電
圧特性が得られる。例えば、トンネル構造内のアンドー
プAlAs薄膜（層）１及びGaAs薄膜（層）２の厚さを最適
化することによって、室温においてIp/Iv＝３の値が得
られる［M.Tsuchiya and H.Sakaki:Jpn.J.Appl.Phys.25
（1986）L185］。
（ii）InGaAs−AlAs系トンネルダイオード 第５図は、In0.1Ga0.9Ak系二重構造トンネルダイオー
ドの概略構成を示す模式的断面図である。
ドの概略構成を示す模式的断面図である。
InGaAs−AlAs系トンネルダイオードは、第５図に示す
ように、アンドープAlAs薄膜（層）５の上にアンドープ
In0.1Ga0.9As薄膜（層）６を積み重ね、このアンドープ
In0.1Ga0.9As薄膜（層）６の上にアンドープAlAs薄膜
（層）７を積み重ね、このアンドープAlAs薄膜（層）７
の上にアンドープGaAs薄膜（層）８を積み重ね、前記ア
ンドープAlAs層５の下面にアンドープGaAs薄膜（層）８
を重ねて積層体９を構成し、この積層体９をドーピング
層のn+−GaAs薄膜（層）10で挟んで構成されたトンネル
ダイオードである。トンネル構造は、アンドープGaAs層
８、アンドープAlAs層５、アンドープIn0.1Ga0.9As層６
およびアンドープAlAs層７で構成されている。n+GaAs層
10は電子注入用の電極層である。
ように、アンドープAlAs薄膜（層）５の上にアンドープ
In0.1Ga0.9As薄膜（層）６を積み重ね、このアンドープ
In0.1Ga0.9As薄膜（層）６の上にアンドープAlAs薄膜
（層）７を積み重ね、このアンドープAlAs薄膜（層）７
の上にアンドープGaAs薄膜（層）８を積み重ね、前記ア
ンドープAlAs層５の下面にアンドープGaAs薄膜（層）８
を重ねて積層体９を構成し、この積層体９をドーピング
層のn+−GaAs薄膜（層）10で挟んで構成されたトンネル
ダイオードである。トンネル構造は、アンドープGaAs層
８、アンドープAlAs層５、アンドープIn0.1Ga0.9As層６
およびアンドープAlAs層７で構成されている。n+GaAs層
10は電子注入用の電極層である。
このような構造のInGaAs−AlAs系トンネルダイオード
では、トンネル構造内のウェル層を形成するアンドープ
In0.1Ga0.9As薄膜（層）６のコンダクションバンド端が
ドーピング層のn+−GaAs薄膜（層）10のコンダクション
バンド端よりも低いために、Ip/Iv＝13という大きな値
が得られる［H.Toyoshima,Y.Ando,A.Okamoto and T.Ito
h:Jap.J.Appl.Phys.25（1986）L786］。
では、トンネル構造内のウェル層を形成するアンドープ
In0.1Ga0.9As薄膜（層）６のコンダクションバンド端が
ドーピング層のn+−GaAs薄膜（層）10のコンダクション
バンド端よりも低いために、Ip/Iv＝13という大きな値
が得られる［H.Toyoshima,Y.Ando,A.Okamoto and T.Ito
h:Jap.J.Appl.Phys.25（1986）L786］。
しかしながら、前記従来のAlAs−GaAs系トンネルダイ
オードでは、最適化を行っても、Ip/Iv（比）には限界
があるという問題があった。これはトンネル構造内に注
入される電子には大きなエネルギー分布があるためであ
る。電子はn+−GaAs層４内から注入されるため電子のエ
ネルギ分布は、n+−GaAs層４のコンダクションバンド内
の状態密度及び温度によって決定される。室温でIp/Iv
（比）が大きな値を取れないのは、電子にエネルギ分布
があるためである。ドーピング層の濃度を低くすると、
Ip/Iv＝４が得られるが［C.I.Huang,H.J.Paulus,C.A.Bo
zada,S.C.Dudly,K.R.Evans,C.E.Stutz,R.L.Jones and
M.E.cheney:Appl.PhYs.Lett.51（1987）121］、やは
り、電子のエネルギ分布によってIp/Iv（比）が制限さ
れている。また、デバイス作製上、大きな電流密度が必
要であり、n+−GaAs層４の不純物濃度を下げることは好
ましくない。
オードでは、最適化を行っても、Ip/Iv（比）には限界
があるという問題があった。これはトンネル構造内に注
入される電子には大きなエネルギー分布があるためであ
る。電子はn+−GaAs層４内から注入されるため電子のエ
ネルギ分布は、n+−GaAs層４のコンダクションバンド内
の状態密度及び温度によって決定される。室温でIp/Iv
（比）が大きな値を取れないのは、電子にエネルギ分布
があるためである。ドーピング層の濃度を低くすると、
Ip/Iv＝４が得られるが［C.I.Huang,H.J.Paulus,C.A.Bo
zada,S.C.Dudly,K.R.Evans,C.E.Stutz,R.L.Jones and
M.E.cheney:Appl.PhYs.Lett.51（1987）121］、やは
り、電子のエネルギ分布によってIp/Iv（比）が制限さ
れている。また、デバイス作製上、大きな電流密度が必
要であり、n+−GaAs層４の不純物濃度を下げることは好
ましくない。
また、前記従来のInGaAs−AlAs系トンネルダイオード
も、注入される電子のエネルギ分布は、n+−GaAs層10で
決定されるために、Ip/Iv（比）は制限されるという問
題があった。
も、注入される電子のエネルギ分布は、n+−GaAs層10で
決定されるために、Ip/Iv（比）は制限されるという問
題があった。
以上の例では、アンドープ層を形成するバリアは２つ
の場合であったが、２つ以上の場合でも注入される電子
エネルギ分布の広がりはn+−GaAs層４及び10によって決
定される。従ってIp/Iv（比）は制限を受けることとな
る。
の場合であったが、２つ以上の場合でも注入される電子
エネルギ分布の広がりはn+−GaAs層４及び10によって決
定される。従ってIp/Iv（比）は制限を受けることとな
る。
本発明は、前記問題点を解決するためになされたもの
である。
である。
本発明の目的は、高い電流密度で大きな負性抵抗を有
する半導体装置を提供することにある。
する半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
前記目的を達成するため、本発明は、少なくとも２種
類の化合物半導体薄膜が交互に積み重ねられて形成され
た超格子から成る第２の層と、前記第２の層の間に形成
される少なくとも２種類の化合物半導体薄膜が交互に積
み重ねられて形成された第１の層とを具備する半導体装
置であって、前記超格子を構成する少なくとも２種類の
化合物半導体薄膜の各々は、前記第２の層に１×1016cm
-3以上の電子濃度を与えるｎ型不純物がドープされてい
ることを最も主要な特徴とする。
類の化合物半導体薄膜が交互に積み重ねられて形成され
た超格子から成る第２の層と、前記第２の層の間に形成
される少なくとも２種類の化合物半導体薄膜が交互に積
み重ねられて形成された第１の層とを具備する半導体装
置であって、前記超格子を構成する少なくとも２種類の
化合物半導体薄膜の各々は、前記第２の層に１×1016cm
-3以上の電子濃度を与えるｎ型不純物がドープされてい
ることを最も主要な特徴とする。
前述した手段によれば、電子の注入層に超格子を用い
たので、トンネル構造内に注入する電子エネルギ分布の
広がりを小さくすることができ、かつトンネル構造内の
ウェル層のコンダクションバンド端を相対的に低くする
ことができる。
たので、トンネル構造内に注入する電子エネルギ分布の
広がりを小さくすることができ、かつトンネル構造内の
ウェル層のコンダクションバンド端を相対的に低くする
ことができる。
すなわち、従来の技術では、電子の注入層（ドーピン
グ層）はバルク半導体であった。この場合には、注入さ
れる電子のエネルギ分布は、室温付近では第６図に示す
ような特性になり、エネルギ分布はとても大きくなる。
これに対して本発明では電子の注入層に超格子を用いる
ために、第７図に示すように、注入される電子のエネル
ギ分布は小さくなる。さらに超格子内に形成される量子
準位は、バンドギャップの小さい半導体のコンダクショ
ンバンド端よりも高いために、室温でも大きな負性抵抗
が得られる。
グ層）はバルク半導体であった。この場合には、注入さ
れる電子のエネルギ分布は、室温付近では第６図に示す
ような特性になり、エネルギ分布はとても大きくなる。
これに対して本発明では電子の注入層に超格子を用いる
ために、第７図に示すように、注入される電子のエネル
ギ分布は小さくなる。さらに超格子内に形成される量子
準位は、バンドギャップの小さい半導体のコンダクショ
ンバンド端よりも高いために、室温でも大きな負性抵抗
が得られる。
なお、第７図は、超格子中における電子のエネルギ分
布を示す図であり、超格子中では、量子準位が形成さ
れ、バルク半導体中の電子分布とは異なった電子分布を
とる。電子のエネルギ分布は小さくなり、最低エネルギ
が高くなる。
布を示す図であり、超格子中では、量子準位が形成さ
れ、バルク半導体中の電子分布とは異なった電子分布を
とる。電子のエネルギ分布は小さくなり、最低エネルギ
が高くなる。
以下、本発明の一実施例を図面を用いて具体的に説明
する。
する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
第１図は、本発明の実施例ＩのアンドープAlAs−GaAs
系二重障壁層を、SiドープAlAs/GaAs超格子ではさんだ
構造の半導体装置の概略構成を説明するための模式的断
面図である。
系二重障壁層を、SiドープAlAs/GaAs超格子ではさんだ
構造の半導体装置の概略構成を説明するための模式的断
面図である。
本発明の実施例Ｉの半導体装置は、第１図に示すよう
に、SiドープGaAs（Si濃度は１×1018cm-3）基板上11
に、SiドープAlAs/GaAs超格子（Si濃度は１×1018c
m-3）12を200nm程度の厚さまで成長させる。次に、アン
ドープAlAs−GaAs系二重障壁層20として、アンドープ
（undope）GaAs層13を1.5nm程度の厚さまで成長させ、
その上にアンドープAlAs層14を2.3nm程度の厚さまで成
長させ、その上にアンドープGaAs層15を7.0nm程度の厚
さまで成長させ、その上にアンドープAlAs層16を2.3nm
程度の厚さまで成長させ、さらにその上にアンドープGa
As層17を1.5nm程度の厚さまで成長させる。最後に、Si
ドープAlAs/GaAs超格子（Si濃度は１×1018cm-3）18を2
00nm程度の厚さまで成長させたものである。
に、SiドープGaAs（Si濃度は１×1018cm-3）基板上11
に、SiドープAlAs/GaAs超格子（Si濃度は１×1018c
m-3）12を200nm程度の厚さまで成長させる。次に、アン
ドープAlAs−GaAs系二重障壁層20として、アンドープ
（undope）GaAs層13を1.5nm程度の厚さまで成長させ、
その上にアンドープAlAs層14を2.3nm程度の厚さまで成
長させ、その上にアンドープGaAs層15を7.0nm程度の厚
さまで成長させ、その上にアンドープAlAs層16を2.3nm
程度の厚さまで成長させ、さらにその上にアンドープGa
As層17を1.5nm程度の厚さまで成長させる。最後に、Si
ドープAlAs/GaAs超格子（Si濃度は１×1018cm-3）18を2
00nm程度の厚さまで成長させたものである。
前記SiドープAlAs/GaAs超格子（Si濃度は１×1018cm
-3）12及び18の周期は、AlAs（5nm）/GaAs（5nm）であ
り、有機金属熱分解気相成長法（MOCVD）を用いて作製
する。
-3）12及び18の周期は、AlAs（5nm）/GaAs（5nm）であ
り、有機金属熱分解気相成長法（MOCVD）を用いて作製
する。
第１図に示す半導体装置は、室温においてIp/Iv＝５
であり、絶対温度77KにおいてIp/Iv＝15という大きな負
性抵抗が得られた。これに対して、従来の二重障壁をSi
ドープGaAs層（Si濃度は１×1018cm-3）で挟んだ構造で
は、室温においてIp/Iv＝３であり、絶対温度77Kにおい
てIp/Iv＝10であった。
であり、絶対温度77KにおいてIp/Iv＝15という大きな負
性抵抗が得られた。これに対して、従来の二重障壁をSi
ドープGaAs層（Si濃度は１×1018cm-3）で挟んだ構造で
は、室温においてIp/Iv＝３であり、絶対温度77Kにおい
てIp/Iv＝10であった。
以上の説明からわかるように、本実施例によれば、ア
ンドープAlAs−GaAs系二重障壁層（層13〜17）20をSiド
ープAlAs/GaAs超格子12及び18により挟み込むことによ
り、アンドープAlAs−GaAs系二重障壁層20に注入する電
子のエネルギ分布を小さくすることができるので、Ip/I
v（比）を大きくすることができる。
ンドープAlAs−GaAs系二重障壁層（層13〜17）20をSiド
ープAlAs/GaAs超格子12及び18により挟み込むことによ
り、アンドープAlAs−GaAs系二重障壁層20に注入する電
子のエネルギ分布を小さくすることができるので、Ip/I
v（比）を大きくすることができる。
第２図は、本発明の実施例IIのアンドープAlAs−InGa
As系二重障壁層をSiドープAlAs/GaAs超格子で挟んだ構
造の半導体装置の概略構成を説明するための模式的断面
図である。
As系二重障壁層をSiドープAlAs/GaAs超格子で挟んだ構
造の半導体装置の概略構成を説明するための模式的断面
図である。
本発明の実施例IIの半導体装置は、第２図に示すよう
に、アンドープAlAs−GaAs系二重障壁層30をSiドープAl
As/GaAs超格子12及び18で挟んだ構造のものである。
に、アンドープAlAs−GaAs系二重障壁層30をSiドープAl
As/GaAs超格子12及び18で挟んだ構造のものである。
すなわち、SiドープGaAs（Si濃度は１×1018cm-3）基
板11上に、SiドープAlAs/GaAs超格子（Si濃度は１×10
18cm-3）12を200nm程度の厚さまで成長させる。次に、
アンドープAlAs−InGaAs系二重障壁層30として、アンド
ープGaAs層13を1.5nm程度の厚さまで成長させ、その上
にアンドープAlAs層14を2.3nm程度の厚さまで成長さ
せ、その上にアンドープIn0.1Ga0.9As層25を7.0nm程度
の厚さまで成長させ、その上にアンドープAlAs層16を2.
3nm程度の厚さまで成長させ、さらにその上にアンドー
プGaAs層17を1.5nm程度の厚さまで成長させる。最後
に、SiドープAlAs/GaAs超格子（Si濃度は１×1018c
m-3）18を200nm程度の厚さまで成長させたものである。
板11上に、SiドープAlAs/GaAs超格子（Si濃度は１×10
18cm-3）12を200nm程度の厚さまで成長させる。次に、
アンドープAlAs−InGaAs系二重障壁層30として、アンド
ープGaAs層13を1.5nm程度の厚さまで成長させ、その上
にアンドープAlAs層14を2.3nm程度の厚さまで成長さ
せ、その上にアンドープIn0.1Ga0.9As層25を7.0nm程度
の厚さまで成長させ、その上にアンドープAlAs層16を2.
3nm程度の厚さまで成長させ、さらにその上にアンドー
プGaAs層17を1.5nm程度の厚さまで成長させる。最後
に、SiドープAlAs/GaAs超格子（Si濃度は１×1018c
m-3）18を200nm程度の厚さまで成長させたものである。
前記SiドープAlAs/GaAs超格子（Si濃度は１×1018cm
-3）12及び18の周期はAlAs（5nm）/GaAs（5nm）であ
り、これらの超格子は、有機金属熱分解気相成長法（MO
CVD）により作製される。
-3）12及び18の周期はAlAs（5nm）/GaAs（5nm）であ
り、これらの超格子は、有機金属熱分解気相成長法（MO
CVD）により作製される。
本発明の実施例IIの半導体装置は、第１図に示すアン
ドープAlAs−GaAs系二重障壁層20内のウェル層（7nm程
度の厚さのアンドープGaAs層15）を7nm程度の厚さのア
ンドープIn0.1Ga0.9As層25にした場合である。この場合
には、室温においてIp/Iv＝５であり、絶対温度77Kにお
いてIp/Iv＝20という大きな負性抵抗が得られた。
ドープAlAs−GaAs系二重障壁層20内のウェル層（7nm程
度の厚さのアンドープGaAs層15）を7nm程度の厚さのア
ンドープIn0.1Ga0.9As層25にした場合である。この場合
には、室温においてIp/Iv＝５であり、絶対温度77Kにお
いてIp/Iv＝20という大きな負性抵抗が得られた。
また、従来のアンドープAlAs−GaAs系二重障壁層30を
SiドープGaAs層（Si濃度は１×1018cm-3）により挟んだ
構造では、室温においてIp/Iv＝3.5、絶対温度77Kにお
いてIp/Iv＝13であった。
SiドープGaAs層（Si濃度は１×1018cm-3）により挟んだ
構造では、室温においてIp/Iv＝3.5、絶対温度77Kにお
いてIp/Iv＝13であった。
以上の説明からわかるように、実施例IIによれば、実
施例１と同様に、アンドープAlAs−InGaAs系二重障壁層
30をSiドープAlAs/GaAs超格子層12及び18で挟むことに
より、アンドープAlAs−InGaAs系二重障壁層30に注入す
るエネルギ分布を小さくすることができるので、Ip/Iv
（比）を大きくすることができる。
施例１と同様に、アンドープAlAs−InGaAs系二重障壁層
30をSiドープAlAs/GaAs超格子層12及び18で挟むことに
より、アンドープAlAs−InGaAs系二重障壁層30に注入す
るエネルギ分布を小さくすることができるので、Ip/Iv
（比）を大きくすることができる。
なお、前記実施例Ｉ及びIIでは、GaAs,AlAs,InGaAsを
用いた場合を示したが、それら以外の化合物半導体に対
しても、ドーピング層を超格子とすることによって、大
きなIp/Iv（比）が得られると考えられる。また、電子
に対するトンネル構造ばかりでなく、正孔に対するトン
ネル構造に対しても効果がある。
用いた場合を示したが、それら以外の化合物半導体に対
しても、ドーピング層を超格子とすることによって、大
きなIp/Iv（比）が得られると考えられる。また、電子
に対するトンネル構造ばかりでなく、正孔に対するトン
ネル構造に対しても効果がある。
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
以上説明したように、本発明によれば、トンネル構造
を、不純物をドープした超格子構造で挟むことにより、
トンネル構造に注入する電子のエネルギ分布の広がりを
小さくでき、トンネル構造内のウェル層のバンド端を相
対的に低くすることができる。これにより、大きな負性
抵抗を得ることが可能となる。
を、不純物をドープした超格子構造で挟むことにより、
トンネル構造に注入する電子のエネルギ分布の広がりを
小さくでき、トンネル構造内のウェル層のバンド端を相
対的に低くすることができる。これにより、大きな負性
抵抗を得ることが可能となる。
第１図は、本発明の実施例ＩのアンドープAlAs−GaAs系
二重障壁層を、SiドープAlAs/GaAs超格子ではさんだ構
造の半導体装置の概略構成を説明するための模式的断面
図、 第２図は、本発明の実施例IIのアンドープAlAs−InGaAs
系二重障壁層をSiドープAlAs/GaAs超格子で挟んだ構造
の半導体装置の概略構成を説明するための模式的断面
図、 第３図は、AlAs−GaAs系の二重障壁構造トンネルダイオ
ードの概略構成を示す模式的断面図、 第４図は、AlAs−GaAs系トンネルダイオードにおける電
圧−電流特性図、 第５図は、In0.1Ga0.9As系二重構造トンネルダイオード
の概略構成を示す模式的断面図、 第６図は、バルク半導体中における電子のエネルギ分布
を示す図、 第７図は、超格子中における電子のエネルギ分布を示す
図である。 図中、11……SiドープGaAs（Si濃度は１×1018cm-3）基
板、12……SiドープAlAs/GaAs超格子（Si濃度は１×10
18cm-3）、13……アンドープGaAs層、14……アンドープ
AlAs層、15……アンドープGaAs層、16……アンドープAl
As層、17……アンドープGaAs層、18……SiドープAlAs/G
aAs超格子（Si濃度は１×1018cm-3）、20……アンドー
プAlAs−GaAs系二重障壁層、25……アンドープIn0.1Ga
0.9As層、30……アンドープAlAs−InGaAs系二重障壁
層。
二重障壁層を、SiドープAlAs/GaAs超格子ではさんだ構
造の半導体装置の概略構成を説明するための模式的断面
図、 第２図は、本発明の実施例IIのアンドープAlAs−InGaAs
系二重障壁層をSiドープAlAs/GaAs超格子で挟んだ構造
の半導体装置の概略構成を説明するための模式的断面
図、 第３図は、AlAs−GaAs系の二重障壁構造トンネルダイオ
ードの概略構成を示す模式的断面図、 第４図は、AlAs−GaAs系トンネルダイオードにおける電
圧−電流特性図、 第５図は、In0.1Ga0.9As系二重構造トンネルダイオード
の概略構成を示す模式的断面図、 第６図は、バルク半導体中における電子のエネルギ分布
を示す図、 第７図は、超格子中における電子のエネルギ分布を示す
図である。 図中、11……SiドープGaAs（Si濃度は１×1018cm-3）基
板、12……SiドープAlAs/GaAs超格子（Si濃度は１×10
18cm-3）、13……アンドープGaAs層、14……アンドープ
AlAs層、15……アンドープGaAs層、16……アンドープAl
As層、17……アンドープGaAs層、18……SiドープAlAs/G
aAs超格子（Si濃度は１×1018cm-3）、20……アンドー
プAlAs−GaAs系二重障壁層、25……アンドープIn0.1Ga
0.9As層、30……アンドープAlAs−InGaAs系二重障壁
層。
Claims (2)
- 【請求項１】少なくとも２種類の化合物半導体薄膜が交
互に積み重ねられて形成された超格子から成る第２の層
と、前記第２の層の間に形成される少なくとも２種類の
化合物半導体薄膜が交互に積み重ねられて形成された第
１の層とを具備する半導体装置であって、 前記超格子を構成する少なくとも２種類の化合物半導体
薄膜の各々は、前記第２の層に１×1016cm-3以上の電子
濃度を与えるｎ型不純物がドープされていることを特徴
とする半導体装置。 - 【請求項２】前記第１の層は、二重障壁層であることを
特徴とする請求項１に記載された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108746A JP2710783B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108746A JP2710783B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01278068A JPH01278068A (ja) | 1989-11-08 |
| JP2710783B2 true JP2710783B2 (ja) | 1998-02-10 |
Family
ID=14492460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63108746A Expired - Fee Related JP2710783B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710783B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195895A (zh) * | 1997-04-10 | 1998-10-14 | 李炳辉 | 半导体量子振荡器件 |
-
1988
- 1988-04-28 JP JP63108746A patent/JP2710783B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 日経エレクトロニクス、３６０（１９８５−１−１４）日経マグロウヒル社 Ｐ．２１３−２３９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01278068A (ja) | 1989-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224437B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| US5594750A (en) | Selectively Si-doped InAs/A1AsSb short-period-superlattices as N-type cladding layers for mid-IR laser structures grown on InAs substrates | |
| JP2622379B2 (ja) | オーム接点 | |
| US5003366A (en) | Hetero-junction bipolar transistor | |
| US4768074A (en) | Heterojunction bipolar transistor having an emitter region with a band gap greater than that of a base region | |
| KR920006434B1 (ko) | 공진 터널링 장벽구조장치 | |
| JPH09172164A (ja) | 電界効果トランジスタ | |
| JPH0570309B2 (ja) | ||
| US5886360A (en) | Semiconductor device | |
| JPH07231142A (ja) | 半導体発光素子 | |
| US5757025A (en) | Infrared photodetector using delta-doped semiconductors | |
| JP2710783B2 (ja) | 半導体装置 | |
| US5912480A (en) | Heterojunction semiconductor device | |
| JP3146710B2 (ja) | 発光素子 | |
| JPH0567056B2 (ja) | ||
| US6993056B2 (en) | Hetero laser and light-emitting source of polarized radiation | |
| JP2780333B2 (ja) | 半導体積層構造及びこれを有する半導体素子 | |
| JP3157509B2 (ja) | 半導体受光素子 | |
| JPH04100292A (ja) | 半導体レーザ | |
| JP2747316B2 (ja) | 半導体装置 | |
| JPH0793471B2 (ja) | 半導体量子井戸レ−ザ | |
| Shimomura et al. | GaAsAl0. 3Ga0. 7As resonant tunneling diodes with atomically flat interfaces grown on (411) A GaAs substrates by MBE | |
| JP2825957B2 (ja) | 半導体受光素子 | |
| JPH01296673A (ja) | ３−ｖ族化合物半導体装置 | |
| JP2697589B2 (ja) | 超格子構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |