JP2622379B2 - オーム接点 - Google Patents

オーム接点

Info

Publication number
JP2622379B2
JP2622379B2 JP62140136A JP14013687A JP2622379B2 JP 2622379 B2 JP2622379 B2 JP 2622379B2 JP 62140136 A JP62140136 A JP 62140136A JP 14013687 A JP14013687 A JP 14013687A JP 2622379 B2 JP2622379 B2 JP 2622379B2
Authority
JP
Japan
Prior art keywords
doped
layer
delta
ohmic contact
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62140136A
Other languages
English (en)
Other versions
JPS631063A (ja
Inventor
エドワード キューニンガム ジョン
エフ.シュバート アードマン
ツアング ウォン−ティエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS631063A publication Critical patent/JPS631063A/ja
Application granted granted Critical
Publication of JP2622379B2 publication Critical patent/JP2622379B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02499Monolayers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365Planar doping, e.g. atomic-plane doping, delta-doping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明はオーム接点、より詳細には元素周期表のIII
−V族半導体材質内に製造されるオーム接点に関する。
(背景技術) オーム接点は線形の電流電圧特性を示す接点である。
このタイプの接点は全ての半導体デバイス、例えば、電
界効果形トランジスタ、発光ダイオード及びレーザーの
重要な要素となる。オーム接点は金属と半導体の接合の
電流電圧特性にみられる高度に抵抗性の表面の空乏領域
の強い影響を排除する。
先行技術において使用される最も一般的なオーム接点
は金属を半導体表面に混合(alloying)することによっ
て形成される。この金属の不純物が半導体材質内でドー
ナーあるいはアクセプタとして機能する。III−V族半
導体材質の合金オーム接点(alloyed ohmic contacts)
の最近の研究によって、単なる拡散に加えて、異なる化
学組成を持つ領域が形成され、これによってIII−V族
半導体デバイスの性能が影響されることが発見された。
また金属の混合(alloying)は、これが金属をドープさ
れた材質とドープされない半導体材質との間の界面に不
規則性を与え、結果として、この接点を使用する半導体
デバイスが予期せぬ挙動を起すことがあり問題を持つ。
オーム接点を形成するためのもう1つの方法は、元素
周期表のII族、IV族あるいはVI族のドーパント材質をII
I−V族半導体材質に拡散する方法である。ドーパント
が拡散される量は量が増加すると半導体表面の状態を混
乱させるため制約を持つ。例えば、ヒ素ガリウム内のド
ーパントとして使用されるケイ素の場合は、約2×1018
cm-3の濃度までドーピングすることができる。これは低
抵抗接点を与えるが、現実には、さらに低い抵抗が要求
される。
(発明の概略) 本発明においては、分子ビーム、エピタキシー(MB
E)プロセスを使用してIII−V族半導体材質への新たな
タイプの非合金オーム接点(non−alloyed ohmic conta
ct)が実現される。このオーム特性は金属と半導体の接
合の所にデルタ ドープ ドーナー層を置くことによっ
て達成される。このデルタ ドープ ドーター層は金属
と半導体の接合の所からこの接合からの電子のトンネル
幅以下の距離だけ離れた所に置かれる。互いに数格子定
数の距離を置かれたこれら複数のデルタ ドープ層を形
成することによって、線形性の非常に高い電流電圧特性
を持つ優れたオーム接点が得られる。III−V族半導体
材質の表面内の所望の領域が金属をこの半導体材質の表
面に蒸着することによって接点にされる。
第1図は優れたオーム接点がヒ化ガリウム基板上に形
成された本発明の1つの実施態様の断面図を示す。高濃
度にドープされたn+タイプのヒ化ガリウム基板11がト
ロリーインターロック ステージ(trolley interlock
stage)にて相互接続された2つの成長チャンバーを持
つ真空ジェネレータ モデルV80分子ビーム エピタキ
シー システム(Vacuum Gennerator model V80 Molecu
lar Beam Epitaxy(MBE) system)内に置かれる。この
システム内においては、従来の浸出セルが第III族の元
素の蒸発、及びドーパント材質の蒸発に使用される。こ
こに成長されたオーム接点では、ガリウムが第III族の
元素として使用され、ドーパント材質はケイ素とされ
る。第V族の元素であるヒ素はアーセン(AsH3)をMBE
チャンバー内で熱分解することによって得られる。
基板11をMBE装置内に置いた後に、基板11上にドーピ
ングされたバッファ層12が1ミクロンの厚さとなるまで
成長される。ここで、三次元ドーパント濃度は約1018cm
-3とされる。この時点で、ガリウム浸出セルを閉じ、結
晶がヒ素とケイ素のみに露出されるようにすることによ
って23分間このNタイプのヒ化ガリウム結晶の成長が中
断され、代わりにバッファ層12の上にデルタ ドープ層
13が成長される。ケイ素の堆積速度と関連しての前の成
長に関するデータを使用することによって、所定のケイ
素濃度を達成するために必要とされる時間が計算され
る。この一例としての実施態様においては結晶の成長が
23分間だけ中断され、これによって約5×1013/cm2の二
次元ケイ素濃度が達成された。この結晶は、通常、平方
センチメートル当り約6×1014個の第III族の元素を持
つため、この成長の中断は概むねこの結晶の10個のガリ
ウム位置の1つをケイ素原子と置換する。ガリウム浸出
セルが再び開けられ、結晶が約2.5ナノメートルだけ成
長され、これによって層14が形成される。ガリウム浸出
セルを閉じ、次に正規の結晶を再成長されるプロセスが
さらに4回反復され、結果として、第1図に示されるデ
ルタ ドープ層15、17、19及び21、並びに正規のNドー
プ結晶層16、18、20及び22が得られる。
第1図内の層13、15、17、19及び21は本発明において
はデルタ ドープ層と呼ばれるが、先行技術においては
他のよびかたも使用されている。このタイプのドーピン
グは結晶の単一原子プレーン(single atomic plan
e)、つまり、単一層(monolayer)内のドーパント濃度
を増加させる。このため、先行技術による文献によって
は、このドーピングを原子プレーン ドーピングと説明
するものもある。これに関しては、ジャーナル オブ
アプライド フィジクス(Journal of Applied Physic
s)、VOl.51、1980年1月、ページ383−387に発表のC.
E.C.ウッド(C.E.C.Wood)、G.メツェ(G.Metze)、J.
ベリー(J.Berry)及びL.F.イーストマン(L.E.Eastma
n)による論文[MBE GaAsの“原子プレーン”ドーピン
グによる複合自由キャリア プロフィルの分析(Comple
x free−carrier profile synthesis by “atomic−pl
ane"doping of MBE GaAs)]、及びフィジカル レビュ
ーB(Physical Review B)、Vol.32、NO.2、1985年7
月15日、ページ1085−1089に発表のE.F.シューベルト
(E.F.Schubert)、Y.ホリコシ(Y.Horikoshi)及びK.
プルーグ(K.Ploog)らの論文[分子ビームエピタキシ
ーによる新たな鋸歯半導体超格子成長における放射電子
ホール再結合(Radiative electron−hole recombinati
on in a new sawtooth semiconductor super lattice g
rowth by molecular−beam epitaxy)]を参照するこ
と。用語“デルタ ドープ”は、デルタ ドープ単一層
内の荷電密度を記述するのに便利なディラックデルタ関
数に由来する。ただし、この関数はその中心に疑わしい
物理的意味を持つため厳密には正しくない。
このオーム接点を完成させるために、層22の表面23上
に層24を形成するためにクロムが約20ナノメートルの厚
さに堆積され、次に層25を形成するために約200ナノメ
ートルの金が蒸着される。こうして形成された255マイ
クロメートルの半径を4つデルタ ドープ接点は優れた
線形オーム特性を示した。このオーム接点の電流電圧特
性が第2図に示される。1.4オームの総抵抗は本発明に
よるオーム接点法が高い潜在能力を持つことを示す。第
2図に示されるように、この電流電圧特性は全範囲にわ
たって、S−及びN−形状を持たない完全に線形の形状
を示す。
コックス(cox)及びストラック(Strack)によって
展開された数式を使用して固有接触抵抗が計算された。
これに関しては、例えば、ソリッド ステート エレク
トロニクス(Solid State Electronics)、Vol.10、ペ
ージ1213−1218、1967年に掲載のR.H.コックス(R.H.Co
x)及びH.ストラック(H.Strack)の論文[GaAsデバイ
スのオーム接点(Ohmic Contacts for GaAs Device
s)]を参照すること。第3図には、接触抵抗(Rt−R
o)とこのオーム接点の径サイズの逆数の関係が示され
る。これらのポイントを得るために、異なるサイズの径
を持つオーム接点が測定され、コックス(Cox)及びス
トラック(Strack)の式から期待される論理上の曲線と
比較された。第3図に示されるように、実験データを補
正することによって、この固有接触抵抗は約6.3×10-6
オーム−cm2の値を持つことがわかった。
このオーム接点の金属面はこれら接点が金属を混ぜる
こと(alloying)を必要としないため滑らかとなる。つ
まり、従来の合金AuGe(alloyed AuGe)をベースとする
接点におけるボーリング−アップ(丸く盛り上る現象)
の問題を回避できる。表面上にクロム及び金の金属層を
形成する前に光学マイクロスコープを使用してこのデル
タ ドープGaAs層の表面の状態が調べられたが、デルタ
ドープ層に起因する欠陥は認められなかった。
上に述べたごとく、デルタ ドープ層内のケイ素は5
×1013/cm2の二次元ドーピング濃度に達した。ここで成
長された0.56ナノメートルの格子定数を持つ結晶では、
この二次元ドーピング濃度は約1021cm-3の三次元ケイ素
濃度に達した。このドーピング濃度はケイ素をドーパン
トとして成長される従来の結晶において達成される濃度
を大きく上まわるものである。従って、結果として、低
い抵抗の接点を得ることが可能である。
本発明の理論的な理解は第4図に示されるバンドギャ
ップ エネルギーの図から説明できる。第4図の図は単
一デルタ ドープ層が金属と半導体の界面からZDだけ離
れた所に形成された場合の金属と半導体との界面に対す
るものである。この図はジャパニーズ ジャーナル オ
ブ アプライド フィジクス(Japanese Journal of Ap
plisd Physics)、Vol.24、NO.8、1985年8月、ページ
L−608−L610に掲載のE.F.シューベルト(E.F.Schuber
t)らの論文[デルタ ドープ電界効果形トランジスタ
(The Delta−Doped Field Effect Transistor)]の第
1図に示される図と類似する。本発明がこれと異なる点
は、このデルタ ドープ単一層が金属と半導体との界面
から距離ZDだけ離れた所に位置され、トンネル バリア
tが薄くされ、このバリアを通じての量子−機械的トン
ネルが主要なトランスポート機構となることである。第
4図に示されるごとく、このデルタ ドープ単一層は金
属と半導体との界面から距離tだけ離れた所に電子の溜
池41を作る。この図において、ECは導電エネルギーのエ
ッジ、EFはフェルミエネルギー、EVは平衡バンドエネル
ギーのエッジ、qは元素電荷、φは金属半導体界面に
おけるショットキイバリアのポテンシャル高さ、qφ
は金属半導体界面におけるショットキイバリアのエネル
ギー高さ、ZDは界面からデルタドープ原子層までの距離
である。デルタ ドープ層のドーナーに由来するこれら
電子の大部分が、第4図において番号42によって示され
るように、金属と半導体の界面の所の表面を占拠する。
固有接触抵抗と界面からの距離ZDとの関係式を得るた
めに単一層に関しての理論的な分析が試みられた。この
式が第5図の曲線51にて示される。第5図に示されるよ
うに、理論的には、界面からの距離が2.5ナノメートル
の場合、固有接触抵抗は10-7オーム−cm2となることが
わかる。これは6.3×10-6オーム−cm2の固有抵抗が得ら
れた第3図に示される測定固有接触抵抗と良く一致す
る。さらに、第5図から、更に研究を行なうことによっ
て10-7から10-9オーム−cm2の範囲の接触抵抗が得られ
ることが示唆される。さらに、第5図から、デルタ ド
ープ単一層に対する接触抵抗は界面からの距離が格子定
数のオーダである限り低いことがわかる。この実施態様
の場合のように、低接触抵抗を確保するために複数のデ
ルタ ドープ層を使用することもできる。
本発明の精神及び範囲から逸脱することなく他の多く
の実施態様が可能である。例えば元素周期表の第IV族の
ゲルマニウムと錫のような元素を使用してn−タイプの
ヒ化ガリウムを形成することもできる。同様に、第VI族
の元素、例えば、イオウ、セレン、及びテルルを使用し
てn−タイプのヒ化ガリウムを形成することもできる。
p−タイプのデルタ ドープ単一層を形成するために
は、第IIの元素、例えば、ベリリウムとマグネシウム、
あるいはマンガンと亜鉛が使用される。
【図面の簡単な説明】
第1図は本発明に従って優れたオーム接点が形成された
III−V族半導体材質の断面図を示し、そして 第2図から第5図は本発明の動作を説明する上で有効な
曲線及び図を示す。 (主要部分の符号の説明) 半導体基板……11 デルタ ドープ層……13、15、17、19、21
フロントページの続き (72)発明者 ウォン−ティエン ツアング アメリカ合衆国 07733 ニュージャー シイ,ホルムデル,タイラー ラン 8 (56)参考文献 特開 昭61−248479(JP,A)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】ドープIII−V族半導体材料の層および該
    ドープ層の表面上に堆積された金属層を含み、 少なくとも1つのデルタドープ単一層と少なくとも1つ
    の該III−V族半導体材料の別の層が、該デルタドープ
    単一層が該ドープ層の該表面に面し、該別の層が該金属
    層に面するようにして該ドープ層と該金属層との間には
    さみ込まれているような半導体デバイス内のオーム接点
    において、 該別の層の厚さが、該III−V族半導体材料内の電子ト
    ンネル幅以下であって25オングストローム以下であるこ
    とを特徴とするオーム接点。
  2. 【請求項2】特許請求の範囲第1項に記載のオーム接点
    において、 複数のデルタドープ単一層とその対である複数の該別の
    層は、該複数のデルタ単一層の最下部が該表面と界面を
    形成し、複数の該別の層の最上部が金属層と界面を形成
    するようにして、ドープ層の該表面と金属層との間に交
    互に連続して配列されることを特徴とするオーム接点。
  3. 【請求項3】特許請求の範囲第1項ないし第2項に記載
    のオーム接点において、 少なくとも1つの該ドープ層と該少なくとも1つのデル
    タドープ単一層と該少なくとも1つの別の層が分子ビー
    ムエピタキシャル装置によって生ずる層であることを特
    徴とするオーム接点。
  4. 【請求項4】特許請求の範囲第1項、第2項ないし第3
    項に記載のオーム接点において、 該少なくとも1つのデルタドープ単一層はマンガン、ベ
    リリウム、および亜鉛より成る一群から選択されたドー
    パントまたは元素周期表の第II族、第IV族および該VI族
    からの元素を使用することを特徴とするオーム接点。
  5. 【請求項5】特許請求の範囲第1項ないし第4項のいず
    れかに記載のオーム接点において、 該III−V族半導体材料がGaAsであり、該ドーパントが
    ケイ素であることを特徴とするオーム接点。
  6. 【請求項6】特許請求の範囲第1項ないし第5項に記載
    のオーム接点において、 III−V族半導体材料の該ドープ層がIII−V族半導体材
    料の基板上の成長されるバッファー層であることを特徴
    とするオーム接点。
  7. 【請求項7】特許請求の範囲第6項に記載のオーム接点
    において、 該バッファー層がGaAsであることを特徴とするオーム接
    点。
JP62140136A 1986-06-06 1987-06-05 オーム接点 Expired - Lifetime JP2622379B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/871,248 US4772934A (en) 1986-06-06 1986-06-06 Delta-doped ohmic metal to semiconductor contacts
US871248 1992-04-20

Publications (2)

Publication Number Publication Date
JPS631063A JPS631063A (ja) 1988-01-06
JP2622379B2 true JP2622379B2 (ja) 1997-06-18

Family

ID=25357022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62140136A Expired - Lifetime JP2622379B2 (ja) 1986-06-06 1987-06-05 オーム接点

Country Status (5)

Country Link
US (1) US4772934A (ja)
EP (1) EP0252300B1 (ja)
JP (1) JP2622379B2 (ja)
CA (1) CA1260626A (ja)
DE (1) DE3779192D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926221A (en) * 1988-09-07 1990-05-15 At&T Bell Laboratories Bipolar hot electron transistor
US5849630A (en) * 1989-03-29 1998-12-15 Vitesse Semiconductor Corporation Process for forming ohmic contact for III-V semiconductor devices
US5031012A (en) * 1989-04-21 1991-07-09 At&T Bell Laboratories Devices having asymmetric delta-doping
US5013685A (en) * 1989-11-02 1991-05-07 At&T Bell Laboratories Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon
US5132746A (en) * 1991-01-04 1992-07-21 International Business Machines Corporation Biaxial-stress barrier shifts in pseudomorphic tunnel devices
US5160982A (en) * 1991-07-01 1992-11-03 Motorola, Inc. Phonon suppression in quantum wells
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
US5384269A (en) * 1992-12-09 1995-01-24 Motorola, Inc. Methods for making and using a shallow semiconductor junction
EP0622880A3 (en) * 1993-04-30 1995-01-25 At & T Corp Heterogeneous interface with reduced resistance.
US6043143A (en) * 1998-05-04 2000-03-28 Motorola, Inc. Ohmic contact and method of manufacture
US6258616B1 (en) * 1998-05-22 2001-07-10 Lucent Technologies Inc. Method of making a semiconductor device having a non-alloyed ohmic contact to a buried doped layer
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US6797996B1 (en) 2003-05-27 2004-09-28 Matsushita Electric Industrial Co., Ltd. Compound semiconductor device and method for fabricating the same
US7483212B2 (en) * 2006-10-11 2009-01-27 Rensselaer Polytechnic Institute Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
US9412836B2 (en) 2014-03-06 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts for transistors
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205329A (en) * 1976-03-29 1980-05-27 Bell Telephone Laboratories, Incorporated Periodic monolayer semiconductor structures grown by molecular beam epitaxy
US4261771A (en) * 1979-10-31 1981-04-14 Bell Telephone Laboratories, Incorporated Method of fabricating periodic monolayer semiconductor structures by molecular beam epitaxy
US4583110A (en) * 1984-06-14 1986-04-15 International Business Machines Corporation Intermetallic semiconductor ohmic contact
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JPS61248479A (ja) * 1985-04-25 1986-11-05 Fujitsu Ltd 化合物半導体装置

Also Published As

Publication number Publication date
JPS631063A (ja) 1988-01-06
US4772934A (en) 1988-09-20
CA1260626A (en) 1989-09-26
EP0252300B1 (en) 1992-05-20
EP0252300A1 (en) 1988-01-13
DE3779192D1 (de) 1992-06-25

Similar Documents

Publication Publication Date Title
JP2622379B2 (ja) オーム接点
US4780748A (en) Field-effect transistor having a delta-doped ohmic contact
US4591889A (en) Superlattice geometry and devices
US4686550A (en) Heterojunction semiconductor devices having a doping interface dipole
US6218677B1 (en) III-V nitride resonant tunneling
US5051786A (en) Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof
JP2801624B2 (ja) ヘテロ接合バイポーラトランジスタ
US5013685A (en) Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon
CA1098624A (en) Type of superlattice
GB2248966A (en) Field effect semiconductor devices
KR920006434B1 (ko) 공진 터널링 장벽구조장치
JPH02123783A (ja) 導波路構造を有する半導体デバイスおよびその製造方法
US6528370B2 (en) Semiconductor device and method of manufacturing the same
JPH02266514A (ja) ヘテロ構造の半導体デバイス及びその製造方法
JP2604377B2 (ja) 共振トンネル装置
US20020000564A1 (en) Low turn-on voltage inp schottky device and method
US5886360A (en) Semiconductor device
US5371387A (en) Field effect transistors
JPH0828327B2 (ja) 半導体デバイスの製造方法
US4926221A (en) Bipolar hot electron transistor
JP2710783B2 (ja) 半導体装置
JP2765607B2 (ja) トンネル効果型半導体装置
Chen et al. The effects of GaSb/InAs broken gap on interband tunneling current of a GaSb/InAs/GaSb/AlSb/InAs tunneling structure
US5436469A (en) Band minima transistor
JPH035059B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 11