JPH07231142A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH07231142A JPH07231142A JP2084694A JP2084694A JPH07231142A JP H07231142 A JPH07231142 A JP H07231142A JP 2084694 A JP2084694 A JP 2084694A JP 2084694 A JP2084694 A JP 2084694A JP H07231142 A JPH07231142 A JP H07231142A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group
- semiconductor
- emitting device
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
- H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser
Abstract
(57)【要約】
【目的】 ホールの注入効率が高く、動作電圧が低い半
導体発光素子を得る。 【構成】 p型GaAs基板1上にワイドバンドギャッ
プp−ZnSeクラッド層3をエピタキシャル成長する
において、該両者間にそのバンドギャップが基板1より
大きく、ワイドバンドギャップp−ZnSeクラッド層
3より小さい(Alx Ga1-x )y In1-y Pバッファ
層2を挿入した。 【効果】 基板1とクラッド層3間のバンド不連続が緩
和され、ホールのクラッド層3への注入はスムーズに行
われ、動作電圧が低減される。
導体発光素子を得る。 【構成】 p型GaAs基板1上にワイドバンドギャッ
プp−ZnSeクラッド層3をエピタキシャル成長する
において、該両者間にそのバンドギャップが基板1より
大きく、ワイドバンドギャップp−ZnSeクラッド層
3より小さい(Alx Ga1-x )y In1-y Pバッファ
層2を挿入した。 【効果】 基板1とクラッド層3間のバンド不連続が緩
和され、ホールのクラッド層3への注入はスムーズに行
われ、動作電圧が低減される。
Description
【0001】
【産業上の利用分野】この発明は、GaAs基板上に形
成されたワイドギャップ半導体層(例えば、ZnSe、
ZnSなどのII-VI 族化合物層)を備えた、半導体発光
素子に関するものである。
成されたワイドギャップ半導体層(例えば、ZnSe、
ZnSなどのII-VI 族化合物層)を備えた、半導体発光
素子に関するものである。
【0002】
【従来の技術】近年、光ディスク、光磁気ディスクに対
する記録再生の高密度化の要求に対し、短波長半導体レ
ーザが要求されている。これに対し、II-VI 族化合物半
導体を用いた半導体レーザが注目されている。
する記録再生の高密度化の要求に対し、短波長半導体レ
ーザが要求されている。これに対し、II-VI 族化合物半
導体を用いた半導体レーザが注目されている。
【0003】図4は、例えば(Applied Physics Letter
s vol.59 (1991).1272ページ)に示された半導体レーザ
の模式断面図である。図4において、19はn−GaA
s基板、18は該n−GaAs基板19上に形成された
n−GaAsバッファ層、17は該n−GaAsバッフ
ァ層18上に形成された、膜厚0.1μm,Clドー
プ,不純物濃度n=1×1018cm -3 のn+ −ZnSe
層、16は該n+ −ZnSe層17上に形成された、膜
厚2.5μm,Clドープ,不純物濃度n=1×1018
cm -3 のn−ZnSSeクラッド層、15は該n−Zn
SSeクラッド層16上に形成された、膜厚1μm,C
l(塩素)ドープ,キャリア濃度n=1×1018cm -3
のn−ZnSe光閉じ込め層、14は該n−ZnSe光
閉じ込め層15上に形成された、膜厚100オングスト
ロームのCdZnSe量子井戸層、13は該CdZnS
e量子井戸層14上に形成された、膜厚0.1μm,N
(窒素)ドープ,キャリア濃度p=2×1017cm -3 の
p−ZnSe光閉じ込め層、12は該p−ZnSe光閉
じ込め層13上に形成された、膜厚1.5μm,Nドー
プ,キャリア濃度p=1×1018cm -3 のp−ZnSS
eクラッド層、11は該p−ZnSSeクラッド層12
上に形成された、膜厚0.1μm,Nドープ,キャリア
濃度p=1×1018cm -3 のp+ −ZnSeコンタクト
層、10は該p+ −ZnSeコンタクト層11上に形成
された絶縁層、8は該絶縁層11上に形成された、A
u,Pt等のp側電極、9は上記n−GaAs基板1側
に形成された、Au−Ge等のn側電極である。
s vol.59 (1991).1272ページ)に示された半導体レーザ
の模式断面図である。図4において、19はn−GaA
s基板、18は該n−GaAs基板19上に形成された
n−GaAsバッファ層、17は該n−GaAsバッフ
ァ層18上に形成された、膜厚0.1μm,Clドー
プ,不純物濃度n=1×1018cm -3 のn+ −ZnSe
層、16は該n+ −ZnSe層17上に形成された、膜
厚2.5μm,Clドープ,不純物濃度n=1×1018
cm -3 のn−ZnSSeクラッド層、15は該n−Zn
SSeクラッド層16上に形成された、膜厚1μm,C
l(塩素)ドープ,キャリア濃度n=1×1018cm -3
のn−ZnSe光閉じ込め層、14は該n−ZnSe光
閉じ込め層15上に形成された、膜厚100オングスト
ロームのCdZnSe量子井戸層、13は該CdZnS
e量子井戸層14上に形成された、膜厚0.1μm,N
(窒素)ドープ,キャリア濃度p=2×1017cm -3 の
p−ZnSe光閉じ込め層、12は該p−ZnSe光閉
じ込め層13上に形成された、膜厚1.5μm,Nドー
プ,キャリア濃度p=1×1018cm -3 のp−ZnSS
eクラッド層、11は該p−ZnSSeクラッド層12
上に形成された、膜厚0.1μm,Nドープ,キャリア
濃度p=1×1018cm -3 のp+ −ZnSeコンタクト
層、10は該p+ −ZnSeコンタクト層11上に形成
された絶縁層、8は該絶縁層11上に形成された、A
u,Pt等のp側電極、9は上記n−GaAs基板1側
に形成された、Au−Ge等のn側電極である。
【0004】図4に示す従来の半導体レーザは、次のよ
うにして作製される。n−GaAs基板19上にn−G
aAsバッファ層18を成長した後、n+ −ZnSe層
17,n−ZnSSeクラッド層16,n−ZnSe光
閉じ込め層15,活性層であるCdZnSe量子井戸層
14,p−ZnSe光閉じ込め層13,p−ZnSSe
クラッド層12,及びp+ −ZnSeコンタクト層11
を、MBE(Molecular Beam Epitaxy )法により、順次
結晶成長する。
うにして作製される。n−GaAs基板19上にn−G
aAsバッファ層18を成長した後、n+ −ZnSe層
17,n−ZnSSeクラッド層16,n−ZnSe光
閉じ込め層15,活性層であるCdZnSe量子井戸層
14,p−ZnSe光閉じ込め層13,p−ZnSSe
クラッド層12,及びp+ −ZnSeコンタクト層11
を、MBE(Molecular Beam Epitaxy )法により、順次
結晶成長する。
【0005】次にp+ −ZnSeコンタクト層11上に
ポリイミド等の絶縁膜10を形成した後、写真製版によ
り絶縁膜10をストライプ状にエッチング除去し、この
部分にp側電極8を形成し、一方、上記n−GaAs基
板19側にn型電極9を形成する。
ポリイミド等の絶縁膜10を形成した後、写真製版によ
り絶縁膜10をストライプ状にエッチング除去し、この
部分にp側電極8を形成し、一方、上記n−GaAs基
板19側にn型電極9を形成する。
【0006】次に、本従来の半導体レーザの動作につい
て説明する。図4に示された半導体レーザにおいて、n
−GaAs基板19と、p+ −ZnSeコンタクト層1
1との間に電極8,9より順方向バイアスを印加する
と、該レーザの各層間を流れる電流は、絶縁層10によ
り狭窄され、活性層であるCdZnSe量子井戸層14
に注入される。該注入されたキャリアは、該CdZnS
e量子井戸層14内に閉じ込められて、再結合して発光
する。
て説明する。図4に示された半導体レーザにおいて、n
−GaAs基板19と、p+ −ZnSeコンタクト層1
1との間に電極8,9より順方向バイアスを印加する
と、該レーザの各層間を流れる電流は、絶縁層10によ
り狭窄され、活性層であるCdZnSe量子井戸層14
に注入される。該注入されたキャリアは、該CdZnS
e量子井戸層14内に閉じ込められて、再結合して発光
する。
【0007】ここで、p−ZnSeのフェルミ準位は価
電子帯からかなり離れているため、あらゆる金属との間
に約1eV以上のショットキー障壁が存在する。このた
め、図4に示したp/nタイプの半導体レーザでは、A
u(またはPt等)よりなるp側電極8と、p+ ZnS
eコンタクト層11との間に、図5に示すようにショッ
トキー障壁が存在し、このため、良好なオーミック特性
が得られず、ホールの注入が有効に行われず、動作電圧
が高くなるという問題があった。図5において、εf は
フェルミレベルである。
電子帯からかなり離れているため、あらゆる金属との間
に約1eV以上のショットキー障壁が存在する。このた
め、図4に示したp/nタイプの半導体レーザでは、A
u(またはPt等)よりなるp側電極8と、p+ ZnS
eコンタクト層11との間に、図5に示すようにショッ
トキー障壁が存在し、このため、良好なオーミック特性
が得られず、ホールの注入が有効に行われず、動作電圧
が高くなるという問題があった。図5において、εf は
フェルミレベルである。
【0008】即ち、これをより詳細に説明すると、図4
に示すように、n型III-V 族半導体層上に、p型ワイド
バンドギャップII-VI 族化合物半導体層を有するp on
nタイプの構成の発光素子では、p型のII-VI 族化合物
層からは良好なオーミックコンタクトが得られない。一
方、n型II-VI 族化合物半導体層からはそこそこのオー
ミックコンタクトが得られるので、n型II-VI 族化合物
半導体層上に、p型III-V 族化合物半導体層を設けるこ
とも考えられる。しかるに、各層の成長温度は、III-V
族層は600〜700°C,II-VI 族層は250〜40
0°Cであり、該II-VI 族層上に600〜700°Cで
III-V 族層を積むと、その高温度によりII-VI 族層が分
解したり、構成元素の抜け等が起こってしまったりする
こととなり、n型のII-VI 族層上にp型のIII-V 族層を
積むことはできないものであった。
に示すように、n型III-V 族半導体層上に、p型ワイド
バンドギャップII-VI 族化合物半導体層を有するp on
nタイプの構成の発光素子では、p型のII-VI 族化合物
層からは良好なオーミックコンタクトが得られない。一
方、n型II-VI 族化合物半導体層からはそこそこのオー
ミックコンタクトが得られるので、n型II-VI 族化合物
半導体層上に、p型III-V 族化合物半導体層を設けるこ
とも考えられる。しかるに、各層の成長温度は、III-V
族層は600〜700°C,II-VI 族層は250〜40
0°Cであり、該II-VI 族層上に600〜700°Cで
III-V 族層を積むと、その高温度によりII-VI 族層が分
解したり、構成元素の抜け等が起こってしまったりする
こととなり、n型のII-VI 族層上にp型のIII-V 族層を
積むことはできないものであった。
【0009】この問題を解決するための構造として、Ap
plied Physics Letters, vol.59 (1991),pp3619 には、
図6に示すようなp型III-V 族半導体上に、n型II-VI
族化合物半導体層を形成しているn/pタイプの構造が
示されている。この図6において、20はp−GaAs
基板(図示せず)上に形成される,キャリア濃度p=1
×1018cm -3 のp−GaAsバッファ層、22は膜厚
1.5μm,N(窒素)ドープ,キャリア濃度p=4×
1017cm -3 のp−ZnSSe層、23は膜厚0.5μ
m,Nドープ,キャリア濃度4×1017cm -3 のp−Z
nSe層、21は活性層であるCdZnSe−ZnSe
多重量子井戸層、24は膜厚0.5μm,Clドープ,
キャリア濃度n=5×1017cm -3 のn−ZnSe層、
25は膜厚1μm,Clドープ,キャリア濃度n=5×
1017cm -3 のn−ZnSSe層、26は膜厚1000
オングストローム,Clドープ,キャリア濃度n=1×
1018cm -3 のn+ −ZnSeコンタクト層26であ
る。
plied Physics Letters, vol.59 (1991),pp3619 には、
図6に示すようなp型III-V 族半導体上に、n型II-VI
族化合物半導体層を形成しているn/pタイプの構造が
示されている。この図6において、20はp−GaAs
基板(図示せず)上に形成される,キャリア濃度p=1
×1018cm -3 のp−GaAsバッファ層、22は膜厚
1.5μm,N(窒素)ドープ,キャリア濃度p=4×
1017cm -3 のp−ZnSSe層、23は膜厚0.5μ
m,Nドープ,キャリア濃度4×1017cm -3 のp−Z
nSe層、21は活性層であるCdZnSe−ZnSe
多重量子井戸層、24は膜厚0.5μm,Clドープ,
キャリア濃度n=5×1017cm -3 のn−ZnSe層、
25は膜厚1μm,Clドープ,キャリア濃度n=5×
1017cm -3 のn−ZnSSe層、26は膜厚1000
オングストローム,Clドープ,キャリア濃度n=1×
1018cm -3 のn+ −ZnSeコンタクト層26であ
る。
【0010】この構造においては、コンタクト層にn+
−ZnSe層26を用いているため、比較的良好なオー
ミック特性を得ることができる。なお、GaAs基板側
のp側電極には、Ti,Au−Zn等を、ZnSe層2
6側のn側電極には、Inを用いる。
−ZnSe層26を用いているため、比較的良好なオー
ミック特性を得ることができる。なお、GaAs基板側
のp側電極には、Ti,Au−Zn等を、ZnSe層2
6側のn側電極には、Inを用いる。
【0011】ここで、図6に示される半導体レーザは、
次のように作製される。即ち、p−GaAs基板(図示
せず)上にp−GaAsバッファ層20を成長した後、
p−ZnSSeクラッド層22,p−ZnSe光閉じ込
め層23,活性層であるCdZnSe−ZnSe多重量
子井戸層21,n−ZnSe光閉じ込め層24,n−Z
nSSeクラッド層25,及びn+ −ZnSeコンタク
ト層26を、MBE法により順次結晶成長する。
次のように作製される。即ち、p−GaAs基板(図示
せず)上にp−GaAsバッファ層20を成長した後、
p−ZnSSeクラッド層22,p−ZnSe光閉じ込
め層23,活性層であるCdZnSe−ZnSe多重量
子井戸層21,n−ZnSe光閉じ込め層24,n−Z
nSSeクラッド層25,及びn+ −ZnSeコンタク
ト層26を、MBE法により順次結晶成長する。
【0012】次にn+ −ZnSeコンタクト層26上に
ポリイミド等の絶縁膜(図示せず)を形成した後、写真
製版により該絶縁膜をストライプ状にエッチング除去
し、この部分にIn等のn側電極を形成する。反対側の
GaAs基板側には、Ti,Au−Zn等のp側電極を
形成する。
ポリイミド等の絶縁膜(図示せず)を形成した後、写真
製版により該絶縁膜をストライプ状にエッチング除去
し、この部分にIn等のn側電極を形成する。反対側の
GaAs基板側には、Ti,Au−Zn等のp側電極を
形成する。
【0013】図6に示す半導体レーザにおいても、p−
GaAs基板と、n+ −ZnSeコンタクト層26との
間に電極を介して順方向バイアスを印加すると、注入キ
ャリアがCdZnSe−ZnSe多重量子井戸層21内
に閉じ込められて、再結合して発光が生ずる。
GaAs基板と、n+ −ZnSeコンタクト層26との
間に電極を介して順方向バイアスを印加すると、注入キ
ャリアがCdZnSe−ZnSe多重量子井戸層21内
に閉じ込められて、再結合して発光が生ずる。
【0014】
【発明が解決しようとする課題】しかし、この図6の従
来の半導体レーザにおいても、p−GaAs層20とp
−ZnSSeクラッド層22との間には、各材料のエネ
ルギーバンドギャップ差,及び電子親和力に起因するバ
ンド不連続が生じており、図7に示すように、価電子帯
内に高さ1.4eV程度のスパイクSが形成され、活性
層21へのホールの注入が妨げられる。このため、n/
pタイプのものにおいても、p/nタイプのものにおい
ても、同様に動作電圧が高いという問題があった。図7
において、εf はフェルミレベルである。
来の半導体レーザにおいても、p−GaAs層20とp
−ZnSSeクラッド層22との間には、各材料のエネ
ルギーバンドギャップ差,及び電子親和力に起因するバ
ンド不連続が生じており、図7に示すように、価電子帯
内に高さ1.4eV程度のスパイクSが形成され、活性
層21へのホールの注入が妨げられる。このため、n/
pタイプのものにおいても、p/nタイプのものにおい
ても、同様に動作電圧が高いという問題があった。図7
において、εf はフェルミレベルである。
【0015】この発明は上記のような問題点を解消する
ためになされたもので、低い動作電圧を有する半導体発
光素子を提供することを目的とする。またこの発明は、
低い動作電圧を有するのに加え、上記ワイドバンドギャ
ップII-VI 族化合物層の結晶性を向上でき、信頼性等,
レーザ特性の良い半導体発行素子を得ることを目的とす
る。
ためになされたもので、低い動作電圧を有する半導体発
光素子を提供することを目的とする。またこの発明は、
低い動作電圧を有するのに加え、上記ワイドバンドギャ
ップII-VI 族化合物層の結晶性を向上でき、信頼性等,
レーザ特性の良い半導体発行素子を得ることを目的とす
る。
【0016】
【課題を解決するための手段】この発明に係る半導体発
光素子は、III-V 族半導体基板とII-VI 族半導体との間
に、それらの中間のバンドギャップを持つ半導体層を挿
入し、これにより価電子帯内に形成されるスパイクを減
少させ、ホールの注入効率を高めるようにしたものであ
る。
光素子は、III-V 族半導体基板とII-VI 族半導体との間
に、それらの中間のバンドギャップを持つ半導体層を挿
入し、これにより価電子帯内に形成されるスパイクを減
少させ、ホールの注入効率を高めるようにしたものであ
る。
【0017】即ち、この発明にかかる半導体発光素子
は、p型III-V 族半導体基板上にワイドバンドギャップ
II-VI 族化合物をエピタキシャル成長してなる半導体発
光素子において、上記III-V 族半導体基板と、上記ワイ
ドバンドギャップII-VI 族化合物層との間に、バッファ
層として、そのバンドギャップが上記p型III-V 族半導
体基板より大きく、上記ワイドバンドギャップII-VI 族
化合物層より小さいIII-V 族半導体層を挿入したことを
特徴とするものである。
は、p型III-V 族半導体基板上にワイドバンドギャップ
II-VI 族化合物をエピタキシャル成長してなる半導体発
光素子において、上記III-V 族半導体基板と、上記ワイ
ドバンドギャップII-VI 族化合物層との間に、バッファ
層として、そのバンドギャップが上記p型III-V 族半導
体基板より大きく、上記ワイドバンドギャップII-VI 族
化合物層より小さいIII-V 族半導体層を挿入したことを
特徴とするものである。
【0018】またこの発明は、上記半導体発光素子にお
いて、上記p型III-V 族半導体基板が、p−GaAs基
板であり、上記ワイドバンドギャップII-VI 族化合物層
が、p−ZnSeクラッド層であり、上記バッファ層と
して挿入したIII-V 族半導体層が、p−(Alx Ga1-
x )y In1-y P層であり、その組成x,yは、 0≦x≦1 0.16<y≦1 の範囲の値であるものとしたものである。
いて、上記p型III-V 族半導体基板が、p−GaAs基
板であり、上記ワイドバンドギャップII-VI 族化合物層
が、p−ZnSeクラッド層であり、上記バッファ層と
して挿入したIII-V 族半導体層が、p−(Alx Ga1-
x )y In1-y P層であり、その組成x,yは、 0≦x≦1 0.16<y≦1 の範囲の値であるものとしたものである。
【0019】またこの発明は、上記半導体発光素子にお
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層の組成x,yの値を、固定の値としたものである。
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層の組成x,yの値を、固定の値としたものである。
【0020】またこの発明は、上記半導体発光素子にお
いて、上記バッファ層の組成を、そのバンドギャップ
が、上記p型III-V 族半導体基板側から上記ワイドバン
ドギャップII-VI 族化合物層側に向かって成長するに従
い、徐々に増加するものとしたものである。
いて、上記バッファ層の組成を、そのバンドギャップ
が、上記p型III-V 族半導体基板側から上記ワイドバン
ドギャップII-VI 族化合物層側に向かって成長するに従
い、徐々に増加するものとしたものである。
【0021】またこの発明は、上記半導体発光素子にお
いて、上記p型III-V 族半導体基板が、p−GaAs基
板であり、上記ワイドバンドギャップII-VI 族化合物層
が、p−ZnSeクラッド層であり、上記バッファ層と
して挿入したIII-V 族半導体層が、p−(Alx Ga1-
x )y In1-y P層であり、その組成x,yは、 0≦x≦1 0.16<y≦1 の範囲で、そのバンドギャップが、その成長方向に1.
42eVから2.45eVまで単調に増加するような値
であるものとしたものである。
いて、上記p型III-V 族半導体基板が、p−GaAs基
板であり、上記ワイドバンドギャップII-VI 族化合物層
が、p−ZnSeクラッド層であり、上記バッファ層と
して挿入したIII-V 族半導体層が、p−(Alx Ga1-
x )y In1-y P層であり、その組成x,yは、 0≦x≦1 0.16<y≦1 の範囲で、そのバンドギャップが、その成長方向に1.
42eVから2.45eVまで単調に増加するような値
であるものとしたものである。
【0022】またこの発明は、上記半導体発光素子にお
いて、上記バッファ層と、上記p型III-V 族半導体基板
との間に、さらにそのバンドギャップが、上記バッファ
層と上記p型III-V 族半導体基板との間の値を有する第
2のバッファ層を設けたものである。
いて、上記バッファ層と、上記p型III-V 族半導体基板
との間に、さらにそのバンドギャップが、上記バッファ
層と上記p型III-V 族半導体基板との間の値を有する第
2のバッファ層を設けたものである。
【0023】またこの発明は、上記半導体発光素子にお
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層の組成x,yが、 0≦x≦1 0.16<y≦1 の範囲であり、上記第2のバッファ層が、p−Alz G
a1-z Asであり、その組成は、そのバンドギャップが
GaAsのそれより大きく、かつ(Alx Ga1-x )y
In1-y Pのそれより小さいような値であるものとした
ものである。
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層の組成x,yが、 0≦x≦1 0.16<y≦1 の範囲であり、上記第2のバッファ層が、p−Alz G
a1-z Asであり、その組成は、そのバンドギャップが
GaAsのそれより大きく、かつ(Alx Ga1-x )y
In1-y Pのそれより小さいような値であるものとした
ものである。
【0024】またこの発明は、上記半導体発光素子にお
いて、上記p型III-V 族半導体基板が、p−GaAs基
板であり、上記ワイドバンドギャップII-VI 族化合物層
が、p−ZnSeクラッド層であり、上記バッファ層と
して挿入したIII-V 族半導体層が、Alz Ga1-z As
層(0<z≦1)であるものとしたものである。
いて、上記p型III-V 族半導体基板が、p−GaAs基
板であり、上記ワイドバンドギャップII-VI 族化合物層
が、p−ZnSeクラッド層であり、上記バッファ層と
して挿入したIII-V 族半導体層が、Alz Ga1-z As
層(0<z≦1)であるものとしたものである。
【0025】またこの発明は、上記半導体発光素子にお
いて、上記バッファ層として挿入したIII-V 族半導体層
が、上記ワイドバンドギャップII-VI 族化合物層に格子
整合するものとしたものである。
いて、上記バッファ層として挿入したIII-V 族半導体層
が、上記ワイドバンドギャップII-VI 族化合物層に格子
整合するものとしたものである。
【0026】またこの発明は、上記半導体発光素子にお
いて、上記p型III-V 族半導体基板が、p−GaAs基
板であり、上記ワイドバンドギャップII-VI 族化合物層
が、p−ZnSeクラッド層であり、上記バッファ層と
して挿入したIII-V 族半導体層が、p−(Alx Ga1-
x )y In1-y P層であり、その組成x,yは、 0≦x≦1 0.16<y≦1 の範囲の値であり、上記p−(Alx Ga1-x )y In
1-y P層の格子定数が、上記p−ZnSeクラッド層に
格子整合するものとしたものである。
いて、上記p型III-V 族半導体基板が、p−GaAs基
板であり、上記ワイドバンドギャップII-VI 族化合物層
が、p−ZnSeクラッド層であり、上記バッファ層と
して挿入したIII-V 族半導体層が、p−(Alx Ga1-
x )y In1-y P層であり、その組成x,yは、 0≦x≦1 0.16<y≦1 の範囲の値であり、上記p−(Alx Ga1-x )y In
1-y P層の格子定数が、上記p−ZnSeクラッド層に
格子整合するものとしたものである。
【0027】またこの発明は、上記半導体発光素子にお
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層の格子定数を、上記p−GaAs基板の格子定数か
ら上記p−ZnSeクラッド層の格子定数まで変化する
ものとしたものである。
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層の格子定数を、上記p−GaAs基板の格子定数か
ら上記p−ZnSeクラッド層の格子定数まで変化する
ものとしたものである。
【0028】またこの発明は、上記半導体発光素子にお
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層は、その組成x,yが、 0≦x≦1 0.16<y≦1 の範囲で、そのバンドギャップが、その成長方向に1.
42eVから2.45eVまで単調に増加するような値
であるものとしたものである。
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層は、その組成x,yが、 0≦x≦1 0.16<y≦1 の範囲で、そのバンドギャップが、その成長方向に1.
42eVから2.45eVまで単調に増加するような値
であるものとしたものである。
【0029】またこの発明にかかる半導体発光素子は、
p型III-V 族半導体基板上にワイドバンドギャップII-V
I 族化合物をエピタキシャル成長してなる半導体発光素
子において、上記III-V 族半導体基板と、上記ワイドバ
ンドギャップII-VI 族化合物層との間に、バッファ層と
して基板よりバンドギャップの大きいIII-V 族半導体層
を挿入してなり、かつ、該バンドギャップの大きいIII-
V 族半導体層が選択的に形成されて、その選択的形成部
のみを電流注入領域とするようにしたものである。
p型III-V 族半導体基板上にワイドバンドギャップII-V
I 族化合物をエピタキシャル成長してなる半導体発光素
子において、上記III-V 族半導体基板と、上記ワイドバ
ンドギャップII-VI 族化合物層との間に、バッファ層と
して基板よりバンドギャップの大きいIII-V 族半導体層
を挿入してなり、かつ、該バンドギャップの大きいIII-
V 族半導体層が選択的に形成されて、その選択的形成部
のみを電流注入領域とするようにしたものである。
【0030】またこの発明は、上記半導体発光素子にお
いて、上記p型III-V 族半導体基板をGaAs基板と
し、上記ワイドバンドギャップII-VI 族化合物層をp−
ZnSeクラッド層とし、該両者間にて上記基板上に
(Alx Ga1-x )y In1-y Pバッファ層を選択的に
成長させ、該(Alx Ga1-x )y In1-y Pバッファ
層の選択的形成部のみを電流注入領域とするようにした
ものである。
いて、上記p型III-V 族半導体基板をGaAs基板と
し、上記ワイドバンドギャップII-VI 族化合物層をp−
ZnSeクラッド層とし、該両者間にて上記基板上に
(Alx Ga1-x )y In1-y Pバッファ層を選択的に
成長させ、該(Alx Ga1-x )y In1-y Pバッファ
層の選択的形成部のみを電流注入領域とするようにした
ものである。
【0031】
【作用】この発明においては、p型III-V 族半導体基板
上にワイドバンドギャップII-VI 族化合物をエピタキシ
ャル成長してなる半導体発光素子において、上記III-V
族半導体基板と、上記ワイドバンドギャップII-VI 族化
合物層との間に、バッファ層として、そのバンドギャッ
プが上記p型III-V 族半導体基板より大きく、上記ワイ
ドバンドギャップII-VI 族化合物層より小さいIII-V 族
半導体層を挿入したので、価電子帯内に形成されるスパ
イクを減少させ、ホールの注入効率を高めることがで
き、これにより動作電圧が低い半導体発光素子を得るこ
とができる。
上にワイドバンドギャップII-VI 族化合物をエピタキシ
ャル成長してなる半導体発光素子において、上記III-V
族半導体基板と、上記ワイドバンドギャップII-VI 族化
合物層との間に、バッファ層として、そのバンドギャッ
プが上記p型III-V 族半導体基板より大きく、上記ワイ
ドバンドギャップII-VI 族化合物層より小さいIII-V 族
半導体層を挿入したので、価電子帯内に形成されるスパ
イクを減少させ、ホールの注入効率を高めることがで
き、これにより動作電圧が低い半導体発光素子を得るこ
とができる。
【0032】またこの発明においては、上記半導体発光
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、p−(Alx
Ga1-x )y In1-y Pバッファ層であり、その組成
x,yは、 0≦x≦1 0.16<y≦1 の範囲の値であるものとしたので、価電子帯内に形成さ
れるスパイクを減少させ、ホールの注入効率を高めるこ
とができ、これにより動作電圧が低い半導体発光素子を
得ることができる。
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、p−(Alx
Ga1-x )y In1-y Pバッファ層であり、その組成
x,yは、 0≦x≦1 0.16<y≦1 の範囲の値であるものとしたので、価電子帯内に形成さ
れるスパイクを減少させ、ホールの注入効率を高めるこ
とができ、これにより動作電圧が低い半導体発光素子を
得ることができる。
【0033】またこの発明においては、上記半導体発光
素子において、上記p−(Alx Ga1-x )y In1-y
Pバッファ層の組成x,yの値を、固定の値のものとし
たので、上記と同様、価電子帯内に形成されるスパイク
を減少させ、ホールの注入効率を高めることができ、こ
れにより動作電圧が低い半導体発光素子を得ることがで
きる。
素子において、上記p−(Alx Ga1-x )y In1-y
Pバッファ層の組成x,yの値を、固定の値のものとし
たので、上記と同様、価電子帯内に形成されるスパイク
を減少させ、ホールの注入効率を高めることができ、こ
れにより動作電圧が低い半導体発光素子を得ることがで
きる。
【0034】またこの発明においては、上記半導体発光
素子において、上記バッファ層の組成を、そのバンドギ
ャップが、上記p型III-V 族半導体基板側から上記ワイ
ドバンドギャップII-VI 族化合物層側に向かって成長す
るに従い、徐々に増加するものとしたので、価電子帯内
にはほとんどスパイクが存在しなくなり、ホールの移動
はほとんど妨げられることがなく、また、ワイドバンド
ギャップII-VI 族化合物層へのキャリアの注入がスムー
ズに行われることとなり、該発光素子の動作電圧を大き
く低減することができる。
素子において、上記バッファ層の組成を、そのバンドギ
ャップが、上記p型III-V 族半導体基板側から上記ワイ
ドバンドギャップII-VI 族化合物層側に向かって成長す
るに従い、徐々に増加するものとしたので、価電子帯内
にはほとんどスパイクが存在しなくなり、ホールの移動
はほとんど妨げられることがなく、また、ワイドバンド
ギャップII-VI 族化合物層へのキャリアの注入がスムー
ズに行われることとなり、該発光素子の動作電圧を大き
く低減することができる。
【0035】またこの発明においては、上記半導体発光
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、p−(Alx
Ga1-x )y In1-y P層であり、その組成x,y
は、 0≦x≦1 0.16<y≦1 の範囲で、その成長方向に、そのバンドギャップがGa
Asの1.42eVからAlPの2.45eVまで単調
に増加するような値であるものとしたので、該p−(A
lx Ga1-x )y In1-y Pバッファ層のバンドギャッ
プが該範囲内にあることにより、価電子帯内に形成され
るスパイクの高さは、最大でも0.25eV以下とな
り、p−ZnSeクラッド層3へのキャリアの注入がス
ムーズに行われることとなり、その動作電圧が大きく低
減されることとなる。
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、p−(Alx
Ga1-x )y In1-y P層であり、その組成x,y
は、 0≦x≦1 0.16<y≦1 の範囲で、その成長方向に、そのバンドギャップがGa
Asの1.42eVからAlPの2.45eVまで単調
に増加するような値であるものとしたので、該p−(A
lx Ga1-x )y In1-y Pバッファ層のバンドギャッ
プが該範囲内にあることにより、価電子帯内に形成され
るスパイクの高さは、最大でも0.25eV以下とな
り、p−ZnSeクラッド層3へのキャリアの注入がス
ムーズに行われることとなり、その動作電圧が大きく低
減されることとなる。
【0036】またこの発明においては、上記半導体発光
素子において、上記バッファ層とp型III-V 族半導体基
板との間に、さらにそのバンドギャップが該両層間のバ
ンドギャップを有する第2のバッファ層を設けたので、
該p型III-V 族半導体基板と第2のバッファ層との間の
バンドギャップ,また第2のバッファ層と上記バッファ
層との間のバンドギャップ,さらには上記バッファ層と
ワイドバンドギャップII-VI 族化合物層との間のバンド
ギャップはさらに小さくでき、このため、各界面に形成
される価電子帯内のスパイクはさらに小さくなり、これ
により動作電圧をさらに低減することが可能になる。
素子において、上記バッファ層とp型III-V 族半導体基
板との間に、さらにそのバンドギャップが該両層間のバ
ンドギャップを有する第2のバッファ層を設けたので、
該p型III-V 族半導体基板と第2のバッファ層との間の
バンドギャップ,また第2のバッファ層と上記バッファ
層との間のバンドギャップ,さらには上記バッファ層と
ワイドバンドギャップII-VI 族化合物層との間のバンド
ギャップはさらに小さくでき、このため、各界面に形成
される価電子帯内のスパイクはさらに小さくなり、これ
により動作電圧をさらに低減することが可能になる。
【0037】またこの発明においては、上記半導体発光
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、p−(Alx
Ga1-x )y In1-y P層であり、その組成x,y
は、 0≦x≦1 0.16<y≦1 の範囲であり、上記第2のバッファ層が、p−Alz G
a1-z Asであり、その組成は、そのバンドギャップが
GaAsのそれより大きく、かつ(Alx Ga1-x )y
In1-y Pのそれより小さくなるような値であるものと
したので、p−GaAs基板と、p−Alz Ga1-z A
s第2バッファ層との間の、また、p−Alz Ga1-z
As第2バッファ層と、p−(Alx Ga1-x )y In
1-y Pバッファ層との間の、また、p−(Alx Ga1-
x )y In1-y Pバッファ層と、p−ZnSeクラッド
層との間のバンドギャップ差は、それぞれ、p−GaA
s基板と、p−ZnSeクラッド層との間のバンドギャ
ップ差よりさらに小さくなり、このため、各界面に形成
される価電子帯内のスパイクはさらに小さくなり、動作
電圧をさらに低減することが可能になる。
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、p−(Alx
Ga1-x )y In1-y P層であり、その組成x,y
は、 0≦x≦1 0.16<y≦1 の範囲であり、上記第2のバッファ層が、p−Alz G
a1-z Asであり、その組成は、そのバンドギャップが
GaAsのそれより大きく、かつ(Alx Ga1-x )y
In1-y Pのそれより小さくなるような値であるものと
したので、p−GaAs基板と、p−Alz Ga1-z A
s第2バッファ層との間の、また、p−Alz Ga1-z
As第2バッファ層と、p−(Alx Ga1-x )y In
1-y Pバッファ層との間の、また、p−(Alx Ga1-
x )y In1-y Pバッファ層と、p−ZnSeクラッド
層との間のバンドギャップ差は、それぞれ、p−GaA
s基板と、p−ZnSeクラッド層との間のバンドギャ
ップ差よりさらに小さくなり、このため、各界面に形成
される価電子帯内のスパイクはさらに小さくなり、動作
電圧をさらに低減することが可能になる。
【0038】またこの発明においては、上記半導体発光
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、Alz Ga1
-z As層(0<z≦1)であるものとしたので、価電
子帯内に形成されるスパイクを減少させ、ホールの注入
効率を高めることができ、これにより動作電圧が低い半
導体発光素子を得ることができる。
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、Alz Ga1
-z As層(0<z≦1)であるものとしたので、価電
子帯内に形成されるスパイクを減少させ、ホールの注入
効率を高めることができ、これにより動作電圧が低い半
導体発光素子を得ることができる。
【0039】またこの発明においては、上記バッファ層
として挿入したIII-V 族半導体層が、上記ワイドバンド
ギャップII-VI 族化合物層に格子整合するものとしたの
で、上記価電子帯内に形成されるスパイクを減少させ、
ホールの注入効率を高めることができ、動作電圧を低減
できる効果に加え、上記III-V 族半導体層バッファ層,
ワイドバンドギャップII-VI 族化合物層間の界面に存在
する格子不整合に起因する転位や欠陥が減少して、該ワ
イドバンドギャップII-VI 族化合物層の結晶性を向上す
ることができ、信頼性等,レーザ特性の良い半導体レー
ザを得ることができる。
として挿入したIII-V 族半導体層が、上記ワイドバンド
ギャップII-VI 族化合物層に格子整合するものとしたの
で、上記価電子帯内に形成されるスパイクを減少させ、
ホールの注入効率を高めることができ、動作電圧を低減
できる効果に加え、上記III-V 族半導体層バッファ層,
ワイドバンドギャップII-VI 族化合物層間の界面に存在
する格子不整合に起因する転位や欠陥が減少して、該ワ
イドバンドギャップII-VI 族化合物層の結晶性を向上す
ることができ、信頼性等,レーザ特性の良い半導体レー
ザを得ることができる。
【0040】またこの発明においては、上記半導体発光
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、p−(Alx
Ga1-x )y In1-y P層であり、その組成x,y
は、 0≦x≦1 0.16<y≦1 の範囲の値であり、上記p−(Alx Ga1-x )y In
1-y P層の格子定数が、上記p−ZnSeクラッド層に
格子整合するものとしたので、上記価電子帯内に形成さ
れるスパイクを減少させ、上記ホールの注入効率を高め
て、動作電圧を低減できる効果に加え、上記p−ZnS
eクラッド層,p−(Alx Ga1-x )yIn1-y P層
間の界面に存在する格子不整合に起因する転位や欠陥が
減少して、該p−ZnSeクラッド層の結晶性を向上す
ることができ、信頼性等,レーザ特性の良い半導体レー
ザを得ることができる。
素子において、上記p型III-V 族半導体基板が、p−G
aAs基板であり、上記ワイドバンドギャップII-VI 族
化合物層が、p−ZnSeクラッド層であり、上記バッ
ファ層として挿入したIII-V族半導体層が、p−(Alx
Ga1-x )y In1-y P層であり、その組成x,y
は、 0≦x≦1 0.16<y≦1 の範囲の値であり、上記p−(Alx Ga1-x )y In
1-y P層の格子定数が、上記p−ZnSeクラッド層に
格子整合するものとしたので、上記価電子帯内に形成さ
れるスパイクを減少させ、上記ホールの注入効率を高め
て、動作電圧を低減できる効果に加え、上記p−ZnS
eクラッド層,p−(Alx Ga1-x )yIn1-y P層
間の界面に存在する格子不整合に起因する転位や欠陥が
減少して、該p−ZnSeクラッド層の結晶性を向上す
ることができ、信頼性等,レーザ特性の良い半導体レー
ザを得ることができる。
【0041】またこの発明においては、上記半導体発光
素子において、上記p−(Alx Ga1-x )y In1-y
Pバッファ層の格子定数を、p型GaAs基板の格子定
数から上記p−ZnSeクラッド層の格子定数にまで変
化するものとしたので、上記価電子帯内に形成されるス
パイクを減少させ、上記ホールの注入効率を高めて、動
作電圧を低減できる効果に加え、転位や欠陥が集中する
ことがなく、p−ZnSeクラッド層の結晶性を向上す
ることができ、信頼性等,レーザ特性の良い半導体レー
ザ装置を得ることができる。
素子において、上記p−(Alx Ga1-x )y In1-y
Pバッファ層の格子定数を、p型GaAs基板の格子定
数から上記p−ZnSeクラッド層の格子定数にまで変
化するものとしたので、上記価電子帯内に形成されるス
パイクを減少させ、上記ホールの注入効率を高めて、動
作電圧を低減できる効果に加え、転位や欠陥が集中する
ことがなく、p−ZnSeクラッド層の結晶性を向上す
ることができ、信頼性等,レーザ特性の良い半導体レー
ザ装置を得ることができる。
【0042】またこの発明は、上記半導体発光素子にお
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層は、その組成x,yが、 0≦x≦1 0.16<y≦1 の範囲で、そのバンドギャップが、その成長方向に1.
42eVから2.45eVまで単調に増加するような値
であるものとしたので、上記価電子帯内に形成されるス
パイクをさらに減少させ、上記ホールの注入効率を高め
て、動作電圧を低減できる効果に加え、転位や欠陥が集
中することがなく、p−ZnSeクラッド層の結晶性を
向上することができ、信頼性等,レーザ特性の良い半導
体レーザ装置を得ることができる。
いて、上記p−(Alx Ga1-x )y In1-y Pバッフ
ァ層は、その組成x,yが、 0≦x≦1 0.16<y≦1 の範囲で、そのバンドギャップが、その成長方向に1.
42eVから2.45eVまで単調に増加するような値
であるものとしたので、上記価電子帯内に形成されるス
パイクをさらに減少させ、上記ホールの注入効率を高め
て、動作電圧を低減できる効果に加え、転位や欠陥が集
中することがなく、p−ZnSeクラッド層の結晶性を
向上することができ、信頼性等,レーザ特性の良い半導
体レーザ装置を得ることができる。
【0043】またこの発明においては、半導体発光素子
において、p型III-V 族半導体基板上にワイドバンドギ
ャップII-VI 族化合物をエピタキシャル成長してなる半
導体発光素子において、上記III-V 族半導体基板と、上
記ワイドバンドギャップII-VI 族化合物層との間に、バ
ッファ層として基板よりバンドギャップの大きいIII-V
族半導体層を挿入してなり、かつ、該バンドギャップの
大きいIII-V 族半導体層が選択的に形成されて、その選
択的形成部のみを電流注入領域とするようにしたので、
2回のエピタキシャル成長を行って該バッファ層の選択
的形成部を形成するのみで、電流狭窄構造を形成するこ
とができ、半導体レーザの作製を容易に行うことができ
る。
において、p型III-V 族半導体基板上にワイドバンドギ
ャップII-VI 族化合物をエピタキシャル成長してなる半
導体発光素子において、上記III-V 族半導体基板と、上
記ワイドバンドギャップII-VI 族化合物層との間に、バ
ッファ層として基板よりバンドギャップの大きいIII-V
族半導体層を挿入してなり、かつ、該バンドギャップの
大きいIII-V 族半導体層が選択的に形成されて、その選
択的形成部のみを電流注入領域とするようにしたので、
2回のエピタキシャル成長を行って該バッファ層の選択
的形成部を形成するのみで、電流狭窄構造を形成するこ
とができ、半導体レーザの作製を容易に行うことができ
る。
【0044】またこの発明においては、上記半導体発光
素子において、上記GaAs基板上に上記(Alx Ga
1-x )y In1-y Pバッファ層を選択的に成長させ、該
(Alx Ga1-x )y In1-y Pバッファ層の選択的形
成部のみを電流注入領域とするようにしたので、2回の
エピタキシャル成長を行って該バッファ層の選択的形成
部を形成するのみで、電流狭窄構造を形成することがで
き、半導体レーザの作製を容易に行うことができる。
素子において、上記GaAs基板上に上記(Alx Ga
1-x )y In1-y Pバッファ層を選択的に成長させ、該
(Alx Ga1-x )y In1-y Pバッファ層の選択的形
成部のみを電流注入領域とするようにしたので、2回の
エピタキシャル成長を行って該バッファ層の選択的形成
部を形成するのみで、電流狭窄構造を形成することがで
き、半導体レーザの作製を容易に行うことができる。
【0045】
【実施例】実施例1 .以下、この発明の一実施例について説明す
る。図1はこの発明の第1の実施例による半導体発光素
子である半導体レーザ装置を示し、図において、1はp
−GaAs基板、2は該p−GaAs基板1上に形成さ
れた膜厚1μm,Zn,Mg並びにBeドープの,キャ
リア濃度p=1×1018cm -3 の、p−(Alx Ga1-
x )y In1-y P結晶(バッファ層)、3は該p−(A
lx Ga1-x )y In1-y P結晶(バッファ層)2上に
形成された、膜厚1μm,Nドープ,キャリア濃度p=
4×1017cm -3 の、p−ZnSeクラッド層、4は該
p−ZnSeクラッド層3上に形成された、膜厚100
オングストロームのアンドープの、ZnSe活性層、5
は該アンドープのZnSe活性層4上に形成された、膜
厚1μm,Cl(塩素)ドープ,キャリア濃度n=5×
1017cm -3 の、n−ZnSeクラッド層、6は該n−
ZnSeクラッド層5上に形成された、膜厚1000オ
ングストローム,Clドープ,キャリア濃度n=1×1
018cm -3 の、n+ −ZnSeコンタクト層である。ま
た、8は上記p−GaAs基板1側に形成されたTi,
Au−Zn等よりなるp側電極、9は絶縁膜10に設け
たストライプ状の開口を介して上記n+ −ZnSeコン
タクト層6に接触するよう設けられた、In等よりなる
n側電極である。
る。図1はこの発明の第1の実施例による半導体発光素
子である半導体レーザ装置を示し、図において、1はp
−GaAs基板、2は該p−GaAs基板1上に形成さ
れた膜厚1μm,Zn,Mg並びにBeドープの,キャ
リア濃度p=1×1018cm -3 の、p−(Alx Ga1-
x )y In1-y P結晶(バッファ層)、3は該p−(A
lx Ga1-x )y In1-y P結晶(バッファ層)2上に
形成された、膜厚1μm,Nドープ,キャリア濃度p=
4×1017cm -3 の、p−ZnSeクラッド層、4は該
p−ZnSeクラッド層3上に形成された、膜厚100
オングストロームのアンドープの、ZnSe活性層、5
は該アンドープのZnSe活性層4上に形成された、膜
厚1μm,Cl(塩素)ドープ,キャリア濃度n=5×
1017cm -3 の、n−ZnSeクラッド層、6は該n−
ZnSeクラッド層5上に形成された、膜厚1000オ
ングストローム,Clドープ,キャリア濃度n=1×1
018cm -3 の、n+ −ZnSeコンタクト層である。ま
た、8は上記p−GaAs基板1側に形成されたTi,
Au−Zn等よりなるp側電極、9は絶縁膜10に設け
たストライプ状の開口を介して上記n+ −ZnSeコン
タクト層6に接触するよう設けられた、In等よりなる
n側電極である。
【0046】次に、本実施例1による半導体レーザ装置
の製造フローについて説明する。図1に示すように、p
−GaAs基板1上に、必要に応じてGaAsバッファ
層(ここでは図示せず)を、さらにその上に、p−(A
lx Ga1-x )y In1-y Pバッファ層2を、MBE
法、MOCVD(Metal Organic Chemical Vapor Depos
ition ),CBE(Chemical Beam Epitaxy),GSMB
E(Gas Source Molecular Beam Epitaxy )法等によっ
て成長する。この時、該(Alx Ga1-x )y In1-y
Pバッファ層2の組成(x、yは原子比)は、バンドギ
ャップがGaAsより大きくなるように、 0≦x≦1 0.16<y≦1 の範囲でx、yを選択する。
の製造フローについて説明する。図1に示すように、p
−GaAs基板1上に、必要に応じてGaAsバッファ
層(ここでは図示せず)を、さらにその上に、p−(A
lx Ga1-x )y In1-y Pバッファ層2を、MBE
法、MOCVD(Metal Organic Chemical Vapor Depos
ition ),CBE(Chemical Beam Epitaxy),GSMB
E(Gas Source Molecular Beam Epitaxy )法等によっ
て成長する。この時、該(Alx Ga1-x )y In1-y
Pバッファ層2の組成(x、yは原子比)は、バンドギ
ャップがGaAsより大きくなるように、 0≦x≦1 0.16<y≦1 の範囲でx、yを選択する。
【0047】その後、p−ZnSeクラッド層3,Zn
Se活性層4,n−ZnSeクラッド層5,及びn+ −
ZnSeコンタクト層6を、順次MBE法,MOCV
D,CBE,GSMBE法等によってエピタキシャル成
長を行う。
Se活性層4,n−ZnSeクラッド層5,及びn+ −
ZnSeコンタクト層6を、順次MBE法,MOCV
D,CBE,GSMBE法等によってエピタキシャル成
長を行う。
【0048】そしてこの構成に対し、p−GaAs基板
1の裏面にTi,Au−Znよりなるp側電極8を、ま
た、n+ −ZnSeコンタクト層6上に、絶縁膜10の
開口を介して、例えばストライプ状のInよりなるn側
電極9を形成する。
1の裏面にTi,Au−Znよりなるp側電極8を、ま
た、n+ −ZnSeコンタクト層6上に、絶縁膜10の
開口を介して、例えばストライプ状のInよりなるn側
電極9を形成する。
【0049】ここで、上記(Alx Ga1-x )y In1-
y Pバッファ層2の組成x、yは、図8の(Alx Ga
1-x )y In1-y Pの領域のうち、エネルギーレベルE
gがGaAsのそれ(=1.42eV)より大きい図中
のハッチング領域A,Bのいずれかの中に来るような
x、yを選べば良いものである。この図8において、C
点,D点は、エネルギーギャップEgが、GaAsのそ
れ(1.42eV)と等しくなる点であり、C点は、G
ay In1-y P(x=0)の点で、このとき、y=0.
16であり、D点は、Aly In1-y P(x=1)の点
で、このとき、y=0.036である。
y Pバッファ層2の組成x、yは、図8の(Alx Ga
1-x )y In1-y Pの領域のうち、エネルギーレベルE
gがGaAsのそれ(=1.42eV)より大きい図中
のハッチング領域A,Bのいずれかの中に来るような
x、yを選べば良いものである。この図8において、C
点,D点は、エネルギーギャップEgが、GaAsのそ
れ(1.42eV)と等しくなる点であり、C点は、G
ay In1-y P(x=0)の点で、このとき、y=0.
16であり、D点は、Aly In1-y P(x=1)の点
で、このとき、y=0.036である。
【0050】次に、本実施例1による半導体レーザ装置
の動作について説明する。上記p−GaAs基板1と、
p−ZnSeクラッド層3との間に挿入してなるp−
(Alx Ga1-x )y In1-y Pバッファ層2のバンド
ギャップは、上記の図8のハッチング領域A,Bのいず
れかの中に来るようなx、yの組成において、GaAs
のバンドギャップ(1.42eV)よりも大きくなる。
このため、p−GaAs基板1と、p−(Alx Ga1-
x )y In1-y Pバッファ層2との間,及びp−(Al
x Ga1-x )y In1-y Pバッファ層2と、p−ZnS
eクラッド層3(バンドギャップは2.67eV)との
間のバンドギャップ差は、ともに、p−GaAs基板1
とp−ZnSeクラッド層3との間のバンドギャップ差
より小さくなり、バンド不連続が緩和される。これによ
り、従来装置において、図7で説明したように、該半導
体層間で価電子帯内に生じていたスパイクSは小さくな
り、p−GaAs基板1と、n+ −ZnSeコンタクト
層6との間に順方向電圧を印加した際の,ホールのp−
ZnSeクラッド層3への注入はスムーズに行われ、そ
の動作電圧は低減されることとなる。
の動作について説明する。上記p−GaAs基板1と、
p−ZnSeクラッド層3との間に挿入してなるp−
(Alx Ga1-x )y In1-y Pバッファ層2のバンド
ギャップは、上記の図8のハッチング領域A,Bのいず
れかの中に来るようなx、yの組成において、GaAs
のバンドギャップ(1.42eV)よりも大きくなる。
このため、p−GaAs基板1と、p−(Alx Ga1-
x )y In1-y Pバッファ層2との間,及びp−(Al
x Ga1-x )y In1-y Pバッファ層2と、p−ZnS
eクラッド層3(バンドギャップは2.67eV)との
間のバンドギャップ差は、ともに、p−GaAs基板1
とp−ZnSeクラッド層3との間のバンドギャップ差
より小さくなり、バンド不連続が緩和される。これによ
り、従来装置において、図7で説明したように、該半導
体層間で価電子帯内に生じていたスパイクSは小さくな
り、p−GaAs基板1と、n+ −ZnSeコンタクト
層6との間に順方向電圧を印加した際の,ホールのp−
ZnSeクラッド層3への注入はスムーズに行われ、そ
の動作電圧は低減されることとなる。
【0051】このように本実施例1による半導体発光素
子では、p−GaAs基板1と、p−ZnSeクラッド
層3との間に、そのバントギャップが該両者の中間の値
であるp−(Alx Ga1-x )y In1-y Pバッファ層
2を挿入したことにより、p−GaAs基板1とp−
(Alx Ga1-x )y In1-y Pバッファ層2間,及び
該バッフア層2とp−ZnSeクラッド層3間のバンド
ギャップ差は、ともに、p−GaAs基板1とp−Zn
Seクラッド層3間のバンドギャップ差(1.25e
V)より小さくなり、バンド不連続が緩和されて従来半
導体層間で価電子帯内に生じていたスパイクは小さくな
り、該発光素子に順方向電圧を印加した際の、ホールの
p−ZnSeクラッド層3への注入はスムーズに行わ
れ、動作電圧を低減することができる効果が得られる。
子では、p−GaAs基板1と、p−ZnSeクラッド
層3との間に、そのバントギャップが該両者の中間の値
であるp−(Alx Ga1-x )y In1-y Pバッファ層
2を挿入したことにより、p−GaAs基板1とp−
(Alx Ga1-x )y In1-y Pバッファ層2間,及び
該バッフア層2とp−ZnSeクラッド層3間のバンド
ギャップ差は、ともに、p−GaAs基板1とp−Zn
Seクラッド層3間のバンドギャップ差(1.25e
V)より小さくなり、バンド不連続が緩和されて従来半
導体層間で価電子帯内に生じていたスパイクは小さくな
り、該発光素子に順方向電圧を印加した際の、ホールの
p−ZnSeクラッド層3への注入はスムーズに行わ
れ、動作電圧を低減することができる効果が得られる。
【0052】実施例2.上記実施例1では、上記p−
(Alx Ga1-x )y In1-y Pバッファ層2の組成
x、yは、その層厚方向においてもその値を固定したも
のとしたが、本第2の実施例は、該p−(Alx Ga1-
x )y In1-y Pバッファ層2の組成を、そのバンドギ
ャップが上記p−GaAs基板1側から上記ワイドバン
ドギャップp−ZnSeクラッド層3側に向かって成長
するに従い、徐々に増加するような値としたものであ
る。
(Alx Ga1-x )y In1-y Pバッファ層2の組成
x、yは、その層厚方向においてもその値を固定したも
のとしたが、本第2の実施例は、該p−(Alx Ga1-
x )y In1-y Pバッファ層2の組成を、そのバンドギ
ャップが上記p−GaAs基板1側から上記ワイドバン
ドギャップp−ZnSeクラッド層3側に向かって成長
するに従い、徐々に増加するような値としたものであ
る。
【0053】以下、本発明の第2の実施例による半導体
レーザ装置の製造フローについて説明する。まず、図1
に示すように、p−GaAs基板1上に、図示していな
いが必要に応じてGaAsバッファ層(ここでは図示せ
ず)を、さらにその上にp−(Alx Ga1-x )y In
1-y Pバッファ層2を、MBE法,MOCVD,CB
E,GSMBE法等によって成長する。成長開始時の
(Alx Ga1-x )y In1-y Pの組成としては、その
バンドギャップがGaAsのそれより大きくなるよう
に、 0≦x≦1 0.16<y≦1 の範囲で、x、yを選択する。そして、上記x、yの値
を、該層2の成長方向に進むにつれ、そのバンドギャッ
プが単調に増加していくように、即ち、図8のハッチン
グ領域A,B中において、点(x、y)がその成長とと
もに上昇していくように、x、yの値を変化させる。
レーザ装置の製造フローについて説明する。まず、図1
に示すように、p−GaAs基板1上に、図示していな
いが必要に応じてGaAsバッファ層(ここでは図示せ
ず)を、さらにその上にp−(Alx Ga1-x )y In
1-y Pバッファ層2を、MBE法,MOCVD,CB
E,GSMBE法等によって成長する。成長開始時の
(Alx Ga1-x )y In1-y Pの組成としては、その
バンドギャップがGaAsのそれより大きくなるよう
に、 0≦x≦1 0.16<y≦1 の範囲で、x、yを選択する。そして、上記x、yの値
を、該層2の成長方向に進むにつれ、そのバンドギャッ
プが単調に増加していくように、即ち、図8のハッチン
グ領域A,B中において、点(x、y)がその成長とと
もに上昇していくように、x、yの値を変化させる。
【0054】そしてその後は、上記第1の実施例と同様
に、p−ZnSeクラッド層3,ZnSe活性層4,n
−ZnSeクラッド層5,及びn+ −ZnSeコンタク
ト層6を、順次MBE法,MOCVD,CBE,GSM
BE法等によってエピタキシャル成長を行い、レーザ構
造を作製する。
に、p−ZnSeクラッド層3,ZnSe活性層4,n
−ZnSeクラッド層5,及びn+ −ZnSeコンタク
ト層6を、順次MBE法,MOCVD,CBE,GSM
BE法等によってエピタキシャル成長を行い、レーザ構
造を作製する。
【0055】このような本実施例2による半導体レーザ
装置では、上記p−(Alx Ga1-x )y In1-y Pバ
ッファ層2のバンドギャップを、1.42eV(GaA
s)から2.45eV(AlP)の範囲で徐々に増加さ
せたものとしたので、該p−(Alx Ga1-x )y In
1-y Pバッファ層2のバンドギャップがこの範囲内にあ
ると、価電子帯内に形成されるスパイクはより小さくな
り、ホールの移動はほとんど妨げられることがないこと
となる。また、AlP(Eg(AlP )=2.45eV)とZn
Se(Eg(ZnSe)=2.67eV)とのバンドギャップ差に
より半導体層間で価電子帯内に形成されるスパイクの高
さは、最大でも0.25eV以下となり、p−ZnSe
クラッド層3へのキャリアの注入がスムーズに行われる
こととなり、従って、動作電圧を低減することができる
効果が得られる。
装置では、上記p−(Alx Ga1-x )y In1-y Pバ
ッファ層2のバンドギャップを、1.42eV(GaA
s)から2.45eV(AlP)の範囲で徐々に増加さ
せたものとしたので、該p−(Alx Ga1-x )y In
1-y Pバッファ層2のバンドギャップがこの範囲内にあ
ると、価電子帯内に形成されるスパイクはより小さくな
り、ホールの移動はほとんど妨げられることがないこと
となる。また、AlP(Eg(AlP )=2.45eV)とZn
Se(Eg(ZnSe)=2.67eV)とのバンドギャップ差に
より半導体層間で価電子帯内に形成されるスパイクの高
さは、最大でも0.25eV以下となり、p−ZnSe
クラッド層3へのキャリアの注入がスムーズに行われる
こととなり、従って、動作電圧を低減することができる
効果が得られる。
【0056】実施例3.図2は本発明の第3の実施例に
よる半導体発光素子を示す。上記実施例1,実施例2
は、p−GaAs基板1と、p−ZnSeクラッド層3
との間に、p−(Alx Ga1-x )y In1-y Pバッフ
ァ層2を挿入することにより、p−GaAs基板1とp
−ZnSeクラッド層3との間のバンド不連続を緩和す
るようにしたものであるが、本実施例3は、上記p−G
aAs基板1と、p−(Alx Ga1-x )y In1-y P
バッファ層2との間に、さらにp−Alz Ga1-z As
(0<z≦1)第2バッファ層7を挿入するようにした
ものである。
よる半導体発光素子を示す。上記実施例1,実施例2
は、p−GaAs基板1と、p−ZnSeクラッド層3
との間に、p−(Alx Ga1-x )y In1-y Pバッフ
ァ層2を挿入することにより、p−GaAs基板1とp
−ZnSeクラッド層3との間のバンド不連続を緩和す
るようにしたものであるが、本実施例3は、上記p−G
aAs基板1と、p−(Alx Ga1-x )y In1-y P
バッファ層2との間に、さらにp−Alz Ga1-z As
(0<z≦1)第2バッファ層7を挿入するようにした
ものである。
【0057】以下、本発明の本実施例3による半導体レ
ーザ装置の製造フローについて説明する。図2に示すよ
うに、p−GaAs基板1上に、図示していないが必要
に応じて、GaAsバッファ層を、さらにその上に第2
のバッファ層であるp−Alz Ga1-z As(0<z≦
1)結晶7を、MBE法,MOCVD,CBE,GSM
BE法等によって成長する。この時、該p−Alz Ga
1-z As7の組成は、そのバンドギャップがGaAsの
それより大きく、かつ、(Alx Ga1-x )y In1-y
Pのそれより小さくなるように、zの値を選択する。即
ち、図9において、破線E上の点がp−Alz Ga1-z
As(0<z≦1)であり、該破線Eの下端の点が、z
=0のときのGaAsの点であり、該破線Eの上端の点
eが、z=1のときのAlAsの点である。
ーザ装置の製造フローについて説明する。図2に示すよ
うに、p−GaAs基板1上に、図示していないが必要
に応じて、GaAsバッファ層を、さらにその上に第2
のバッファ層であるp−Alz Ga1-z As(0<z≦
1)結晶7を、MBE法,MOCVD,CBE,GSM
BE法等によって成長する。この時、該p−Alz Ga
1-z As7の組成は、そのバンドギャップがGaAsの
それより大きく、かつ、(Alx Ga1-x )y In1-y
Pのそれより小さくなるように、zの値を選択する。即
ち、図9において、破線E上の点がp−Alz Ga1-z
As(0<z≦1)であり、該破線Eの下端の点が、z
=0のときのGaAsの点であり、該破線Eの上端の点
eが、z=1のときのAlAsの点である。
【0058】その後、該p−Alz Ga1-z As層7の
上に、上記第1の実施例と同様に、p−(Alx Ga1-
x )y In1-y Pバッファ層2,p−ZnSeクラッド
層3,ZnSe活性層4,n−ZnSeクラッド層5,
及びn+ −ZnSeコンタクト層6を、順次MBE法,
MOCVD,CBE,GSMBE法等によってエピタキ
シャル成長を行い、レーザ構造を作製する。
上に、上記第1の実施例と同様に、p−(Alx Ga1-
x )y In1-y Pバッファ層2,p−ZnSeクラッド
層3,ZnSe活性層4,n−ZnSeクラッド層5,
及びn+ −ZnSeコンタクト層6を、順次MBE法,
MOCVD,CBE,GSMBE法等によってエピタキ
シャル成長を行い、レーザ構造を作製する。
【0059】本第3の実施例においては、p−GaAs
基板1とp−Alz Ga1-z As層7間の、また、p−
Alz Ga1-z As層7とp−(Alx Ga1-x )y I
n1-y P層2間の、また、p−(Alx Ga1-x )y I
n1-y P層2とp−ZnSeクラッド層3間のバンドギ
ャップ差は、それぞれ、p−GaAs基板1とp−Zn
Seクラッド層3との間のバンドギャップ差よりさらに
小さくなり、例えば、p−GaAs基板1のバンドギャ
ップ1.42eVに対し、p−Alz Ga1-zAs層7
でそのバンドギャップを1.42eVから1.8eVま
で変え、p−(Alx Ga1-x )y In1-y P層2で
1.8eVから2.45eV(AlP)まで変え、該層
2でp−ZnSeクラッド層3と接する構成とすること
ができ、このため、各界面に形成される価電子帯内のス
パイクはさらに小さくなり、これにより本半導体レーザ
の動作電圧をさらに低減することが可能になるという効
果が得られる。
基板1とp−Alz Ga1-z As層7間の、また、p−
Alz Ga1-z As層7とp−(Alx Ga1-x )y I
n1-y P層2間の、また、p−(Alx Ga1-x )y I
n1-y P層2とp−ZnSeクラッド層3間のバンドギ
ャップ差は、それぞれ、p−GaAs基板1とp−Zn
Seクラッド層3との間のバンドギャップ差よりさらに
小さくなり、例えば、p−GaAs基板1のバンドギャ
ップ1.42eVに対し、p−Alz Ga1-zAs層7
でそのバンドギャップを1.42eVから1.8eVま
で変え、p−(Alx Ga1-x )y In1-y P層2で
1.8eVから2.45eV(AlP)まで変え、該層
2でp−ZnSeクラッド層3と接する構成とすること
ができ、このため、各界面に形成される価電子帯内のス
パイクはさらに小さくなり、これにより本半導体レーザ
の動作電圧をさらに低減することが可能になるという効
果が得られる。
【0060】実施例4.上記実施例3は、p−GaAs
基板1と、p−ZnSeクラッド層3との間に、p−
(Alx Ga1-x )y In1-y Pバッファ層2と、p−
Alz Ga1-z As(0<z≦1)第2バッファ層7と
を挿入することにより、p−GaAs基板1とp−Zn
Seクラッド層3との間のバンド不連続を緩和するよう
にしたものであるが、本発明の第4の実施例による半導
体発光素子は、上記p−GaAs基板1と、p−ZnS
eクラッド層3との間に、p−Alz Ga1-z As(0
<z≦1)バッファ層のみを挿入するようにしたもので
あり、これは図1において、p−(Alx Ga1-x )y
In1-y Pバッファ層2を、p−Alz Ga1-z As
(0<z≦1)層に変えたものに相当する。
基板1と、p−ZnSeクラッド層3との間に、p−
(Alx Ga1-x )y In1-y Pバッファ層2と、p−
Alz Ga1-z As(0<z≦1)第2バッファ層7と
を挿入することにより、p−GaAs基板1とp−Zn
Seクラッド層3との間のバンド不連続を緩和するよう
にしたものであるが、本発明の第4の実施例による半導
体発光素子は、上記p−GaAs基板1と、p−ZnS
eクラッド層3との間に、p−Alz Ga1-z As(0
<z≦1)バッファ層のみを挿入するようにしたもので
あり、これは図1において、p−(Alx Ga1-x )y
In1-y Pバッファ層2を、p−Alz Ga1-z As
(0<z≦1)層に変えたものに相当する。
【0061】本第4の実施例においても、p−GaAs
基板1とp−ZnSeクラッド層3との間にp−Alz
Ga1-z As層を挿入することにより、p−GaAs基
板1のバンドギャップ1.42eVに対し、該p−Al
z Ga1-z As層7でそのバンドギャップをGaAsの
バンドギャップの近傍からAlAsのそれの近傍に変え
た後、p−ZnSeクラッド層3と接する構成とするこ
とができ、やはりこれによっても、各界面に形成される
価電子帯内のスパイクを小さくし、本半導体レーザの動
作電圧を低減することが可能になるという効果が得られ
る。
基板1とp−ZnSeクラッド層3との間にp−Alz
Ga1-z As層を挿入することにより、p−GaAs基
板1のバンドギャップ1.42eVに対し、該p−Al
z Ga1-z As層7でそのバンドギャップをGaAsの
バンドギャップの近傍からAlAsのそれの近傍に変え
た後、p−ZnSeクラッド層3と接する構成とするこ
とができ、やはりこれによっても、各界面に形成される
価電子帯内のスパイクを小さくし、本半導体レーザの動
作電圧を低減することが可能になるという効果が得られ
る。
【0062】実施例5.本発明の第5の実施例は、図1
に示される構成において、上記p−(Alx Ga1-x )
y In1-y P層2を、その格子定数をp−ZnSeクラ
ッド層3に整合するものとしたものである。
に示される構成において、上記p−(Alx Ga1-x )
y In1-y P層2を、その格子定数をp−ZnSeクラ
ッド層3に整合するものとしたものである。
【0063】以下、本発明の第5の実施例による半導体
レーザ装置を製造するフローについて説明する。上記第
1の実施例と同様に、p−GaAs基板1上にp−(A
lx Ga1-x )y In1-y P層2のエピタキシャル成長
を行う。この時のp−(Alx Ga1-x)y In1-y P
バッファ層2の組成x、yは、そのバンドギャップがG
aAsより大きく、かつ、ZnSeに格子整合するよう
に、 0≦x≦1 y=0.481 とする。即ち、図10において、実線Fが、ZnSeに
格子整合した、即ち、格子定数がa(ZnSe)=5.6687オン
グストロームである(Alx Ga1-x )yIn1-yPを示
すものであり、破線Gが、GaAsに格子整合した、即
ち、格子定数がa(GaAs)=5.653 オングストロームであ
る(Alx Ga1-x )yIn1-y Pを示すものであり、上
記p−(Alx Ga1-x )y In1-y Pバッファ層2の
組成x、yは、該実線F上の値を取るものとする。
レーザ装置を製造するフローについて説明する。上記第
1の実施例と同様に、p−GaAs基板1上にp−(A
lx Ga1-x )y In1-y P層2のエピタキシャル成長
を行う。この時のp−(Alx Ga1-x)y In1-y P
バッファ層2の組成x、yは、そのバンドギャップがG
aAsより大きく、かつ、ZnSeに格子整合するよう
に、 0≦x≦1 y=0.481 とする。即ち、図10において、実線Fが、ZnSeに
格子整合した、即ち、格子定数がa(ZnSe)=5.6687オン
グストロームである(Alx Ga1-x )yIn1-yPを示
すものであり、破線Gが、GaAsに格子整合した、即
ち、格子定数がa(GaAs)=5.653 オングストロームであ
る(Alx Ga1-x )yIn1-y Pを示すものであり、上
記p−(Alx Ga1-x )y In1-y Pバッファ層2の
組成x、yは、該実線F上の値を取るものとする。
【0064】また、図11は、(Alx Ga1-x )y I
n1-y Pのx−y組成面を示す三角形Tを示すもので、
図中の三角形T中の右下がりの実線は、一定の直接エネ
ルギーギャップの値を示し、kは、GaAsのエネルギ
ーギャップEg(=1.42eV)の線を示し、Lはエ
ネルギーギャップがGaAsのそれ(1.42eV)以
下の領域を示している。また、IGR(Indirect Gap R
egion )は、間接ギャップ領域を示しており、その底辺
の実線はエネルギーギャップ2.35eVの線となって
いる。また、破線iは、GaAsの格子定数を示してお
り、y=0.51,及びx=0〜1.0で、GaAsへ
格子整合することを示しており、jは、ZnSeに格子
整合する線を示しており、この破線i,jが図10の実
線G,Fに対応するものである。
n1-y Pのx−y組成面を示す三角形Tを示すもので、
図中の三角形T中の右下がりの実線は、一定の直接エネ
ルギーギャップの値を示し、kは、GaAsのエネルギ
ーギャップEg(=1.42eV)の線を示し、Lはエ
ネルギーギャップがGaAsのそれ(1.42eV)以
下の領域を示している。また、IGR(Indirect Gap R
egion )は、間接ギャップ領域を示しており、その底辺
の実線はエネルギーギャップ2.35eVの線となって
いる。また、破線iは、GaAsの格子定数を示してお
り、y=0.51,及びx=0〜1.0で、GaAsへ
格子整合することを示しており、jは、ZnSeに格子
整合する線を示しており、この破線i,jが図10の実
線G,Fに対応するものである。
【0065】以後は、その上に、上記第1の実施例と同
様に、p−ZnSeクラッド層3,ZnSe活性層4,
n−ZnSeクラッド層5,及びn+ −ZnSeコンタ
クト層6を、順次MBE法、MOCVD,CBE,GS
MBE法等によってエピタキシャル成長を行い、レーザ
構造を作製する。なお、本実施例5では、このようにエ
ピタキシャル成長が2回必要なものである。
様に、p−ZnSeクラッド層3,ZnSe活性層4,
n−ZnSeクラッド層5,及びn+ −ZnSeコンタ
クト層6を、順次MBE法、MOCVD,CBE,GS
MBE法等によってエピタキシャル成長を行い、レーザ
構造を作製する。なお、本実施例5では、このようにエ
ピタキシャル成長が2回必要なものである。
【0066】このような本第5の実施例では、上記p−
(Alx Ga1-x )y In1-y Pバッファ層2の格子定
数を、p−ZnSeクラッド層3の格子定数(a(ZnSe)
=5.6687オングストローム)と同じ値になるようにした
ため、上記実施例1による価電子帯内に形成されるスパ
イクを減少させ、ホールの注入効率を高めることがで
き、動作電圧を低減できる効果が得られるのに加え、該
両層2,3間の界面に存在する格子不整合に起因する転
位や欠陥が減少して、p−ZnSeクラッド層3の結晶
性を向上することができる。従って、これにより信頼性
等,レーザ特性の良い半導体レーザを得ることができる
効果がある。
(Alx Ga1-x )y In1-y Pバッファ層2の格子定
数を、p−ZnSeクラッド層3の格子定数(a(ZnSe)
=5.6687オングストローム)と同じ値になるようにした
ため、上記実施例1による価電子帯内に形成されるスパ
イクを減少させ、ホールの注入効率を高めることがで
き、動作電圧を低減できる効果が得られるのに加え、該
両層2,3間の界面に存在する格子不整合に起因する転
位や欠陥が減少して、p−ZnSeクラッド層3の結晶
性を向上することができる。従って、これにより信頼性
等,レーザ特性の良い半導体レーザを得ることができる
効果がある。
【0067】実施例6.本発明の第6の実施例は、上記
図1に示す構成において、p−(Alx Ga1-x )y I
n1-y Pバッファ層2の格子定数を、GaAsの格子定
数から、ZnSeの格子定数に徐々に変化させるように
したものである。
図1に示す構成において、p−(Alx Ga1-x )y I
n1-y Pバッファ層2の格子定数を、GaAsの格子定
数から、ZnSeの格子定数に徐々に変化させるように
したものである。
【0068】以下、本発明の実施例6による半導体レー
ザ装置の製造フローについて説明する。上記第1の実施
例と同様に、p−GaAs基板1上に、p−(Alx G
a1-x)y In1-y Pバッファ層2のエピタキシャル成
長を行う。この時のp−(Alx Ga1-x )y In1-y
Pバッファ層2の組成比y(0≦x≦1)は、GaAs
に格子整合する0.516(a(GaAs)=5.653 オングス
トローム)から、ZnSeに格子整合する0.481
(a(ZnSe)=5.6687オングストローム)まで単調に変化
させるようにする。
ザ装置の製造フローについて説明する。上記第1の実施
例と同様に、p−GaAs基板1上に、p−(Alx G
a1-x)y In1-y Pバッファ層2のエピタキシャル成
長を行う。この時のp−(Alx Ga1-x )y In1-y
Pバッファ層2の組成比y(0≦x≦1)は、GaAs
に格子整合する0.516(a(GaAs)=5.653 オングス
トローム)から、ZnSeに格子整合する0.481
(a(ZnSe)=5.6687オングストローム)まで単調に変化
させるようにする。
【0069】即ち、これを上記図10,図11を用いて
説明すると、上記p−(Alx Ga1-x )y In1-y P
バッファ層2の組成比y(0≦x≦1)を、GaAsに
格子整合する図10における線G上,図11における線
i上から、ZnSeに格子整合する図11における線F
上,図11における線j上にまで単調に変化させる,即
ち、図11において、点(x,y)を左下から右上に向
けて移動させるようにしたものである。
説明すると、上記p−(Alx Ga1-x )y In1-y P
バッファ層2の組成比y(0≦x≦1)を、GaAsに
格子整合する図10における線G上,図11における線
i上から、ZnSeに格子整合する図11における線F
上,図11における線j上にまで単調に変化させる,即
ち、図11において、点(x,y)を左下から右上に向
けて移動させるようにしたものである。
【0070】そしてその後は、上記第1の実施例と同様
に、p−ZnSeクラッド層3,ZnSe活性層4,n
−ZnSeクラッド層5,及びn+ −ZnSeコンタク
ト層6を、順次MBE法、MOCVD,CBE,GSM
BE法等によってエピタキシャル成長を行い、レーザ構
造を作製する。
に、p−ZnSeクラッド層3,ZnSe活性層4,n
−ZnSeクラッド層5,及びn+ −ZnSeコンタク
ト層6を、順次MBE法、MOCVD,CBE,GSM
BE法等によってエピタキシャル成長を行い、レーザ構
造を作製する。
【0071】このような本第6の実施例による半導体レ
ーザ装置では、上記p−(Alx Ga1-x )y In1-y
Pバッファ層2を、p−GaAs基板1に格子整合した
状態から、p−ZnSeクラッド層3に整合した状態に
徐々に変化させるようにしたため、上記実施例1による
価電子帯内に形成されるスパイクを減少させ、ホールの
注入効率を高めて、動作電圧を低減できる効果が得られ
るのに加え、該両層2,3間の界面に存在する格子不整
合に起因する転位や欠陥を減少させて、転位や欠陥が集
中することがなく、p−ZnSeクラッド層3の結晶性
を向上することができ、信頼性等,レーザ特性の良い半
導体レーザ装置を得られる効果がある。
ーザ装置では、上記p−(Alx Ga1-x )y In1-y
Pバッファ層2を、p−GaAs基板1に格子整合した
状態から、p−ZnSeクラッド層3に整合した状態に
徐々に変化させるようにしたため、上記実施例1による
価電子帯内に形成されるスパイクを減少させ、ホールの
注入効率を高めて、動作電圧を低減できる効果が得られ
るのに加え、該両層2,3間の界面に存在する格子不整
合に起因する転位や欠陥を減少させて、転位や欠陥が集
中することがなく、p−ZnSeクラッド層3の結晶性
を向上することができ、信頼性等,レーザ特性の良い半
導体レーザ装置を得られる効果がある。
【0072】実施例7.本発明の第7の実施例は、図1
において、p−(Alx Ga1-x )y In1-yPバッフ
ァ層2を、その格子定数が、上記実施例6におけるよう
に、GaAsの格子定数からZnSeの格子定数にまで
徐々に変化するとともに、かつそのバンドギャップが、
単調に変化するものとしたものである。
において、p−(Alx Ga1-x )y In1-yPバッフ
ァ層2を、その格子定数が、上記実施例6におけるよう
に、GaAsの格子定数からZnSeの格子定数にまで
徐々に変化するとともに、かつそのバンドギャップが、
単調に変化するものとしたものである。
【0073】以下、本発明の実施例7による半導体レー
ザ装置の製造フローについて説明する。上記第1の実施
例と同様に、p−GaAs基板1上に、p−(Alx G
a1-x)y In1-y Pバッファ層2のエピタキシャル成
長を行う。この時のp−(Alx Ga1-x )y In1-y
Pバッファ層2の組成比yは、上記実施例6と同様に、
GaAsに格子整合する0.516から、ZnSeに格
子整合する0.481まで単調に変化させ、かつ、その
バンドギャップを単調に増加させるよう、組成比xをも
単調に増加するようにする。即ち、図11において、点
(x、y)を、線i上から線j上まで、左下から上記実
施例6よりさらに右上方向に向けて移動させる。
ザ装置の製造フローについて説明する。上記第1の実施
例と同様に、p−GaAs基板1上に、p−(Alx G
a1-x)y In1-y Pバッファ層2のエピタキシャル成
長を行う。この時のp−(Alx Ga1-x )y In1-y
Pバッファ層2の組成比yは、上記実施例6と同様に、
GaAsに格子整合する0.516から、ZnSeに格
子整合する0.481まで単調に変化させ、かつ、その
バンドギャップを単調に増加させるよう、組成比xをも
単調に増加するようにする。即ち、図11において、点
(x、y)を、線i上から線j上まで、左下から上記実
施例6よりさらに右上方向に向けて移動させる。
【0074】その後、上記第1の実施例と同様に、p−
ZnSeクラッド層3,ZnSe活性層4,n−ZnS
eクラッド層5,及びn+ −ZnSeコンタクト層6
を、順次MBE法,MOCVD,CBE,GSMBE法
等によってエピタキシャル成長を行い、レーザ構造を作
製する。
ZnSeクラッド層3,ZnSe活性層4,n−ZnS
eクラッド層5,及びn+ −ZnSeコンタクト層6
を、順次MBE法,MOCVD,CBE,GSMBE法
等によってエピタキシャル成長を行い、レーザ構造を作
製する。
【0075】このような本第7の実施例による半導体レ
ーザ装置では、上記実施例6におけるようにp−(Al
x Ga1-x )y In1-y Pバッファ層2を、p−GaA
s基板1に格子整合した状態から、p−ZnSeクラッ
ド層3に整合した状態に徐々に変化させるとともに、該
p−(Alx Ga1-x )y In1-y Pバッファ層2のバ
ンドギャップを上方に向けて徐々に増加するものとした
ことにより、半導体間のバンド不連続により形成される
スパイクをより小さくしてホールの注入効率を高めて、
動作電圧を低減できるのに加え、上記両層2,3間の界
面に存在する格子不整合に起因する転位や欠陥を減少さ
せて、転位や欠陥が集中することがなく、p−ZnSe
クラッド層3の結晶性を向上することができ、信頼性
等,レーザ特性の良い半導体レーザ装置を得ることがで
きる効果がある。
ーザ装置では、上記実施例6におけるようにp−(Al
x Ga1-x )y In1-y Pバッファ層2を、p−GaA
s基板1に格子整合した状態から、p−ZnSeクラッ
ド層3に整合した状態に徐々に変化させるとともに、該
p−(Alx Ga1-x )y In1-y Pバッファ層2のバ
ンドギャップを上方に向けて徐々に増加するものとした
ことにより、半導体間のバンド不連続により形成される
スパイクをより小さくしてホールの注入効率を高めて、
動作電圧を低減できるのに加え、上記両層2,3間の界
面に存在する格子不整合に起因する転位や欠陥を減少さ
せて、転位や欠陥が集中することがなく、p−ZnSe
クラッド層3の結晶性を向上することができ、信頼性
等,レーザ特性の良い半導体レーザ装置を得ることがで
きる効果がある。
【0076】実施例8.図3は、本発明の第8の実施例
による半導体発光素子を示す。図3において、1,3,
4,5,6,8,9は上記図1,図2と同一のものを示
し、2aは電流注入領域においてのみ形成された、p−
(Alx Ga1-x )yIn1-y Pバッファ層である。
による半導体発光素子を示す。図3において、1,3,
4,5,6,8,9は上記図1,図2と同一のものを示
し、2aは電流注入領域においてのみ形成された、p−
(Alx Ga1-x )yIn1-y Pバッファ層である。
【0077】以下、本実施例8による半導体発光素子を
製造する方法について説明する。図3に示すように、p
−GaAs基板1上に、図示していないが必要に応じて
GaAsバッファ層を、さらにその上にp−(Alx G
a1-x )y In1-y Pバッファ層2を、MBE法,MO
CVD,CBE,GSMBE法等によって成長する。こ
の時、p−(Alx Ga1-x )y In1-y Pバッファ層
2の組成は、上記実施例1,2,3,5,6,7のいず
れかに示したような組成にする。
製造する方法について説明する。図3に示すように、p
−GaAs基板1上に、図示していないが必要に応じて
GaAsバッファ層を、さらにその上にp−(Alx G
a1-x )y In1-y Pバッファ層2を、MBE法,MO
CVD,CBE,GSMBE法等によって成長する。こ
の時、p−(Alx Ga1-x )y In1-y Pバッファ層
2の組成は、上記実施例1,2,3,5,6,7のいず
れかに示したような組成にする。
【0078】その後、写真製版により、p−(Alx G
a1-x )y In1-y Pバッファ層2を選択的にストライ
プ状にエッチング除去し、電流注入領域においてのみ、
p−(Alx Ga1-x )y In1-y Pバッファ層2aを
形成する。より詳細には、上記p−(Alx Ga1-x )
y In1-y P層2の電流注入領域以外の部分を、フォト
レジストを用いて塩酸によるウエットエッチング,ある
いは塩素によるドライエッチングにより除去して、図3
に示すように、上記電流注入領域のみに上記p−(Al
x Ga1-x )y In1-y P層2aを残すようにする。
a1-x )y In1-y Pバッファ層2を選択的にストライ
プ状にエッチング除去し、電流注入領域においてのみ、
p−(Alx Ga1-x )y In1-y Pバッファ層2aを
形成する。より詳細には、上記p−(Alx Ga1-x )
y In1-y P層2の電流注入領域以外の部分を、フォト
レジストを用いて塩酸によるウエットエッチング,ある
いは塩素によるドライエッチングにより除去して、図3
に示すように、上記電流注入領域のみに上記p−(Al
x Ga1-x )y In1-y P層2aを残すようにする。
【0079】あるいは、このp−(Alx Ga1-x )y
In1-y P層2の選択的形成は、SiO2 膜, あるいは
SiN膜を選択成長マスクとして上記電流注入領域のみ
に該層2を選択成長し、以後上記SiO2 膜, あるいは
SiN膜をともにフッ酸により除去して形成するように
してもよい。
In1-y P層2の選択的形成は、SiO2 膜, あるいは
SiN膜を選択成長マスクとして上記電流注入領域のみ
に該層2を選択成長し、以後上記SiO2 膜, あるいは
SiN膜をともにフッ酸により除去して形成するように
してもよい。
【0080】次に、その上に、p−ZnSeクラッド層
3,ZnSe活性層4,n−ZnSeクラッド層5,n
+ −ZnSeコンタクト層6を、順次MBE法、MOC
VD,CBE,GSMBE法等によってエピタキシャル
成長を行う。さらに、p−GaAs基板1の裏面にp側
電極8を、また、n+ −ZnSeコンタクト層6上にn
側電極9を形成する。
3,ZnSe活性層4,n−ZnSeクラッド層5,n
+ −ZnSeコンタクト層6を、順次MBE法、MOC
VD,CBE,GSMBE法等によってエピタキシャル
成長を行う。さらに、p−GaAs基板1の裏面にp側
電極8を、また、n+ −ZnSeコンタクト層6上にn
側電極9を形成する。
【0081】次に動作について説明する。p−GaAs
基板1と、n+ −ZnSeコンタクト層6との間に順方
向電圧を印加すると、p−GaAs基板1と、p−Zn
Seクラッド層3との間には半導体層間のバンド不連続
に起因して価電子帯内に1.4eV程度のスパイクが存
在しているため、電流はp−GaAs基板1からp−
(Alx Ga1-x )y In1-y Pバッファ層2を通して
のみ流れることとなり、これにより、電流狭窄構造が構
成され、この結果、ZnSe活性層4へ注入されるホー
ルに密度分布が生じ、この部分で発光する。
基板1と、n+ −ZnSeコンタクト層6との間に順方
向電圧を印加すると、p−GaAs基板1と、p−Zn
Seクラッド層3との間には半導体層間のバンド不連続
に起因して価電子帯内に1.4eV程度のスパイクが存
在しているため、電流はp−GaAs基板1からp−
(Alx Ga1-x )y In1-y Pバッファ層2を通して
のみ流れることとなり、これにより、電流狭窄構造が構
成され、この結果、ZnSe活性層4へ注入されるホー
ルに密度分布が生じ、この部分で発光する。
【0082】このような本実施例8による半導体発光素
子では、上記のように、GaAs基板1上にp−(Al
x Ga1-x )y In1-y Pバッファ層2を選択的に成長
するようにすることにより、半導体層間のバンド不連続
により生ずるスパイクを利用して電流狭窄構造を作製す
ることができ、以下上記実施例1,2,3(または
4),5,6,7における半導体積層構造を用いて、半
導体レーザを構成することができる。
子では、上記のように、GaAs基板1上にp−(Al
x Ga1-x )y In1-y Pバッファ層2を選択的に成長
するようにすることにより、半導体層間のバンド不連続
により生ずるスパイクを利用して電流狭窄構造を作製す
ることができ、以下上記実施例1,2,3(または
4),5,6,7における半導体積層構造を用いて、半
導体レーザを構成することができる。
【0083】なお、本実施例8においては、p−GaA
s基板1と、p−ZnSeクラッド層3との間のバンド
ギャップを緩和するバッファ層を、p−(Alx Ga1-
x )y In1-y Pバッファ層2aとした場合を説明した
が、このバッファ層は上記実施例4におけるように、A
lz Ga1-z As層としてもよいものである。
s基板1と、p−ZnSeクラッド層3との間のバンド
ギャップを緩和するバッファ層を、p−(Alx Ga1-
x )y In1-y Pバッファ層2aとした場合を説明した
が、このバッファ層は上記実施例4におけるように、A
lz Ga1-z As層としてもよいものである。
【0084】また、上記の実施例1〜8においては、II
-VI 族半導体としてZnSeを用いたが、このII-VI 族
半導体としては、ZnS,CdSe,CdS,MgS
e,MgS,およびこれらの混晶を用いてもよく、上記
と同様の効果を得ることができる。
-VI 族半導体としてZnSeを用いたが、このII-VI 族
半導体としては、ZnS,CdSe,CdS,MgS
e,MgS,およびこれらの混晶を用いてもよく、上記
と同様の効果を得ることができる。
【0085】また上記実施例1〜8では、レーザ構造は
ダブルヘテロ構造により構成されているが、活性層に量
子井戸構造を用いるようにしてもよく、上記と同様の効
果を得ることができる。
ダブルヘテロ構造により構成されているが、活性層に量
子井戸構造を用いるようにしてもよく、上記と同様の効
果を得ることができる。
【0086】
【発明の効果】以上のように、この発明にかかる半導体
発光素子によれば、p型III-V 族半導体基板上にワイド
バンドギャップII-VI 族化合物をエピタキシャル成長し
てなる半導体発光素子において、上記III-V 族半導体基
板と、上記ワイドバンドギャップII-VI 族化合物層との
間に、バッファ層として、そのバンドギャップが上記p
型III-V 族半導体基板より大きく、上記ワイドバンドギ
ャップII-VI 族化合物層より小さいIII-V 族半導体層を
挿入したので、エピタキシャル成長層−基板間のバンド
不連続が緩和されて価電子帯内に形成されるスパイクか
減少され、これにより活性層へのホールの注入がスムー
ズに行われ、半導体レーザにおける動作電圧の低減を図
ることができる効果がある。
発光素子によれば、p型III-V 族半導体基板上にワイド
バンドギャップII-VI 族化合物をエピタキシャル成長し
てなる半導体発光素子において、上記III-V 族半導体基
板と、上記ワイドバンドギャップII-VI 族化合物層との
間に、バッファ層として、そのバンドギャップが上記p
型III-V 族半導体基板より大きく、上記ワイドバンドギ
ャップII-VI 族化合物層より小さいIII-V 族半導体層を
挿入したので、エピタキシャル成長層−基板間のバンド
不連続が緩和されて価電子帯内に形成されるスパイクか
減少され、これにより活性層へのホールの注入がスムー
ズに行われ、半導体レーザにおける動作電圧の低減を図
ることができる効果がある。
【0087】またこの発明によれば、上記半導体発光素
子において、上記バッファ層の組成を、そのバンドギャ
ップが、上記p型III-V 族半導体基板側から上記ワイド
バンドギャップII-VI 族化合物層側に向かって成長する
に従い、徐々に増加するものとしたので、価電子帯内に
はほとんどスパイクが存在しなくなり、ホールの移動は
ほとんど妨げられることがなく、また、ワイドバンドギ
ャップII-VI 族化合物層へのキャリアの注入が極めてス
ムーズに行われ、動作電圧を大きく低減することができ
る効果が得られる。
子において、上記バッファ層の組成を、そのバンドギャ
ップが、上記p型III-V 族半導体基板側から上記ワイド
バンドギャップII-VI 族化合物層側に向かって成長する
に従い、徐々に増加するものとしたので、価電子帯内に
はほとんどスパイクが存在しなくなり、ホールの移動は
ほとんど妨げられることがなく、また、ワイドバンドギ
ャップII-VI 族化合物層へのキャリアの注入が極めてス
ムーズに行われ、動作電圧を大きく低減することができ
る効果が得られる。
【0088】またこの発明によれば、上記半導体発光素
子において、上記バッファ層と上記p型III-V 族半導体
基板との間に、さらにそのバンドギャップが上記バッフ
ァ層と上記p型III-V 族半導体基板との間のバンドギャ
ップを有する第2のバッファ層を設けたので、上記p型
III-V 族半導体基板と上記第2のバッファ層間のバンド
ギャップ,また上記第2のバッファ層と上記バッファ層
間のバンドギャップ,さらには上記バッファ層と上記ワ
イドバンドギャップII-VI 族化合物層間のバンドギャッ
プはさらに小さくでき、このため、各界面に形成される
価電子帯内のスパイクはさらに小さくなり、これにより
動作電圧をさらに低減することが可能になる効果が得ら
れる。
子において、上記バッファ層と上記p型III-V 族半導体
基板との間に、さらにそのバンドギャップが上記バッフ
ァ層と上記p型III-V 族半導体基板との間のバンドギャ
ップを有する第2のバッファ層を設けたので、上記p型
III-V 族半導体基板と上記第2のバッファ層間のバンド
ギャップ,また上記第2のバッファ層と上記バッファ層
間のバンドギャップ,さらには上記バッファ層と上記ワ
イドバンドギャップII-VI 族化合物層間のバンドギャッ
プはさらに小さくでき、このため、各界面に形成される
価電子帯内のスパイクはさらに小さくなり、これにより
動作電圧をさらに低減することが可能になる効果が得ら
れる。
【0089】またこの発明によれば、上記半導体発光素
子において、p−GaAsIII-V 族半導体基板と、ワイ
ドバンドギャップp−ZnSeクラッド層との間に、A
lzGa1-z As(0<z≦1)III-V 族半導体層をバ
ッファ層として挿入したので、やはりエピタキシャル成
長層−基板間のバンド不連続が緩和されて価電子帯内の
スパイクが減少され、これにより活性層へのホールの注
入がスムーズに行われ、半導体レーザにおける動作電圧
の低減を図ることができる効果がある。価電子帯内に形
成されるスパイクを減少させ、ホールの注入効率を高め
ることができ、これにより動作電圧が低い半導体発光素
子を得ることができる。
子において、p−GaAsIII-V 族半導体基板と、ワイ
ドバンドギャップp−ZnSeクラッド層との間に、A
lzGa1-z As(0<z≦1)III-V 族半導体層をバ
ッファ層として挿入したので、やはりエピタキシャル成
長層−基板間のバンド不連続が緩和されて価電子帯内の
スパイクが減少され、これにより活性層へのホールの注
入がスムーズに行われ、半導体レーザにおける動作電圧
の低減を図ることができる効果がある。価電子帯内に形
成されるスパイクを減少させ、ホールの注入効率を高め
ることができ、これにより動作電圧が低い半導体発光素
子を得ることができる。
【0090】またこの発明によれば、上記半導体発光素
子において、上記バッファ層として挿入したIII-V 族半
導体層が、そのバンドギャップが上記p型III-V 族半導
体基板より大きく、かつ上記ワイドバンドギャップII-V
I 族化合物層に格子整合するものとしたので、上記価電
子帯内に形成されるスパイクを減少させ、ホールの注入
効率を高めることができ、動作電圧を低減できる効果に
加え、上記III-V 族半導体層バッファ層,ワイドバンド
ギャップII-VI 族化合物層間の界面に存在する格子不整
合に起因する転位や欠陥が減少して、該ワイドバンドギ
ャップII-VI 族化合物層の結晶性を向上させることがで
き、信頼性等,レーザ特性の良い半導体レーザを得るこ
とができる効果が得られる。
子において、上記バッファ層として挿入したIII-V 族半
導体層が、そのバンドギャップが上記p型III-V 族半導
体基板より大きく、かつ上記ワイドバンドギャップII-V
I 族化合物層に格子整合するものとしたので、上記価電
子帯内に形成されるスパイクを減少させ、ホールの注入
効率を高めることができ、動作電圧を低減できる効果に
加え、上記III-V 族半導体層バッファ層,ワイドバンド
ギャップII-VI 族化合物層間の界面に存在する格子不整
合に起因する転位や欠陥が減少して、該ワイドバンドギ
ャップII-VI 族化合物層の結晶性を向上させることがで
き、信頼性等,レーザ特性の良い半導体レーザを得るこ
とができる効果が得られる。
【0091】またこの発明にかかる半導体発光素子によ
れば、p型III-V 族半導体基板上にワイドバンドギャッ
プII-VI 族化合物をエピタキシャル成長してなる半導体
発光素子において、上記III-V 族半導体基板と、上記ワ
イドバンドギャップII-VI 族化合物層との間に、バッフ
ァ層として基板よりバンドギャップの大きいIII-V 族半
導体層を挿入してなり、かつ、該バンドギャップの大き
いIII-V 族半導体層が選択的に形成されてその選択的形
成部のみを電流注入領域とするようにしたので、2回の
エピタキシャル成長を行って該バッファ層の選択的形成
部を形成するのみで、電流狭窄構造を形成することがで
き、半導体レーザの作製を容易に行うことができる効果
が得られる。
れば、p型III-V 族半導体基板上にワイドバンドギャッ
プII-VI 族化合物をエピタキシャル成長してなる半導体
発光素子において、上記III-V 族半導体基板と、上記ワ
イドバンドギャップII-VI 族化合物層との間に、バッフ
ァ層として基板よりバンドギャップの大きいIII-V 族半
導体層を挿入してなり、かつ、該バンドギャップの大き
いIII-V 族半導体層が選択的に形成されてその選択的形
成部のみを電流注入領域とするようにしたので、2回の
エピタキシャル成長を行って該バッファ層の選択的形成
部を形成するのみで、電流狭窄構造を形成することがで
き、半導体レーザの作製を容易に行うことができる効果
が得られる。
【0092】またこの発明によれば、上記半導体発光素
子において、上記p型III-V 族半導体基板であるGaA
s基板と、上記ワイドバンドギャップII-VI 族化合物層
であるp−ZnSeクラッド層との間において、GaA
s基板上に上記(Alx Ga1-x )y In1-y Pバッフ
ァ層を選択的に成長させ、該(Alx Ga1-x )y In
1-y Pバッファ層の選択的形成部のみを電流注入領域と
するようにしたので、2回のエピタキシャル成長を行っ
て該バッファ層の選択的形成部を形成するのみで、電流
狭窄構造を形成することができ、半導体レーザの作製を
容易に行うことができる効果が得られる。
子において、上記p型III-V 族半導体基板であるGaA
s基板と、上記ワイドバンドギャップII-VI 族化合物層
であるp−ZnSeクラッド層との間において、GaA
s基板上に上記(Alx Ga1-x )y In1-y Pバッフ
ァ層を選択的に成長させ、該(Alx Ga1-x )y In
1-y Pバッファ層の選択的形成部のみを電流注入領域と
するようにしたので、2回のエピタキシャル成長を行っ
て該バッファ層の選択的形成部を形成するのみで、電流
狭窄構造を形成することができ、半導体レーザの作製を
容易に行うことができる効果が得られる。
【図1】この発明の第1の実施例による半導体レーザを
示す断面図である。
示す断面図である。
【図2】この発明の第3の実施例による半導体レーザを
示す断面図である。
示す断面図である。
【図3】この発明の第8の実施例による半導体レーザを
示す断面図である。
示す断面図である。
【図4】従来の第1例のII-VI 族半導体レーザを示す断
面図である。
面図である。
【図5】図4の従来のII-VI 族半導体レーザの,電極−
半導体界面を説明する図である。
半導体界面を説明する図である。
【図6】従来の第2例のII-VI 族半導体レーザを示す断
面図である。
面図である。
【図7】図6の従来のII-VI 族半導体レーザの,II-VI
族/III-V 半導体界面を説明する図である。
族/III-V 半導体界面を説明する図である。
【図8】上記本発明の第1,第2の実施例による半導体
レーザの、p−(Alx Ga1-x )y In1-y Pバッフ
ァ層2の組成x、yを説明するための図である。
レーザの、p−(Alx Ga1-x )y In1-y Pバッフ
ァ層2の組成x、yを説明するための図である。
【図9】上記本発明の第3の実施例による半導体レーザ
の、p−(Alx Ga1-x )yIn1-y Pバッファ層2
の組成x、yを説明するための図である。
の、p−(Alx Ga1-x )yIn1-y Pバッファ層2
の組成x、yを説明するための図である。
【図10】上記本発明の第5,第6の実施例による半導
体レーザの、p−(Alx Ga1-x )y In1-y Pバッ
ファ層2の組成x、yを説明するための図である。
体レーザの、p−(Alx Ga1-x )y In1-y Pバッ
ファ層2の組成x、yを説明するための図である。
【図11】上記本発明の第5,第6の実施例による半導
体レーザの、p−(Alx Ga1-x )y In1-y Pバッ
ファ層2の組成x、yを説明するための図である。
体レーザの、p−(Alx Ga1-x )y In1-y Pバッ
ファ層2の組成x、yを説明するための図である。
【符号の説明】 1 p−GaAs基板 2 p−(Alx Ga1-x )y In1-y Pバッファ
層 2a p−(Alx Ga1-x )y In1-y Pバッファ
層の選択的形成部 3 p−ZnSeクラッド層 4 ZnSe活性層 5 n−ZnSeクラッド層 6 n+ −ZnSeコンタクト層 7 Alz Ga1-z As第2バッファ層 8 p側電極 9 n側電極 10 絶縁層 11 p+ −コンタクト層 12 p−ZnSSeクラッド層 13 p−ZnSe光閉じ込め層 14 CdZnSe量子井戸層 15 n−ZnSe光閉じ込め層 16 n−ZnSSeクラッド層 17 n+ −ZnSe層 18 n−GaAsバッファ層 19 n−GaAs基板 20 p−GaAsバッファ層 21 CdZnSe−ZnSe多重量子井戸活性層 22 p−ZnSSeクラッド層 23 p−ZnSe光閉じ込め層 24 n−ZnSe光閉じ込め層 25 n−ZnSSeクラッド層 26 n+ コンタクト層
層 2a p−(Alx Ga1-x )y In1-y Pバッファ
層の選択的形成部 3 p−ZnSeクラッド層 4 ZnSe活性層 5 n−ZnSeクラッド層 6 n+ −ZnSeコンタクト層 7 Alz Ga1-z As第2バッファ層 8 p側電極 9 n側電極 10 絶縁層 11 p+ −コンタクト層 12 p−ZnSSeクラッド層 13 p−ZnSe光閉じ込め層 14 CdZnSe量子井戸層 15 n−ZnSe光閉じ込め層 16 n−ZnSSeクラッド層 17 n+ −ZnSe層 18 n−GaAsバッファ層 19 n−GaAs基板 20 p−GaAsバッファ層 21 CdZnSe−ZnSe多重量子井戸活性層 22 p−ZnSSeクラッド層 23 p−ZnSe光閉じ込め層 24 n−ZnSe光閉じ込め層 25 n−ZnSSeクラッド層 26 n+ コンタクト層
Claims (14)
- 【請求項1】 p型III-V 族半導体基板上にワイドバン
ドギャップII-VI 族化合物層をエピタキシャル成長して
なる半導体発光素子において、 上記p型III-V 族半導体基板と、上記ワイドバンドギャ
ップII-VI 族化合物層との間に、バッファ層として、そ
のバンドギャップが上記p型III-V 族半導体基板より大
きく、上記ワイドバンドギャップII-VI 族化合物層より
小さいIII-V 族半導体層を挿入したことを特徴とする半
導体発光素子。 - 【請求項2】 請求項1記載の半導体発光素子におい
て、 上記p型III-V 族半導体基板が、p−GaAs基板であ
り、 上記ワイドバンドギャップII-VI 族化合物層が、p−Z
nSeクラッド層であり、 上記バッファ層として挿入したIII-V 族半導体層が、p
−(Alx Ga1-x )y In1-y P層であり、その組成
x,yは、 0≦x≦1 0.16<y≦1 の範囲の値であることを特徴とする半導体発光素子。 - 【請求項3】 請求項2記載の半導体発光素子におい
て、 上記p−(Alx Ga1-x )y In1-y Pバッファ層の
組成x,yの値を、固定の値としたことを特徴とする半
導体発光素子。 - 【請求項4】 請求項1記載の半導体発光素子におい
て、 上記III-V 族半導体層よりなるバッファ層の組成を、そ
のバンドギャップが、上記p型III-V 族半導体基板側か
ら上記ワイドバンドギャップII-VI 族化合物層側に向か
って成長するに従い、徐々に増加するものとしたことを
特徴とする半導体発光素子。 - 【請求項5】 請求項4記載の半導体発光素子におい
て、 上記p型III-V 族半導体基板が、p−GaAs基板であ
り、 上記ワイドバンドギャップII-VI 族化合物層が、p−Z
nSeクラッド層であり、 上記III-V 族半導体層よりなるバッファ層が、p−(A
lx Ga1-x )y In1-y P層であり、その組成x,y
は、 0≦x≦1 0.16<y≦1 の範囲で、そのバンドギャップが、その成長方向に1.
42eVから2.45eVまで単調に増加するような値
であることを特徴とする半導体発光素子。 - 【請求項6】 請求項1記載の半導体発光素子におい
て、 上記III-V 族半導体層よりなるバッファ層と上記p型II
I-V 族半導体基板との間に、さらにそのバンドギャップ
が、上記バッファ層と上記p型III-V 族半導体基板との
間の値を有する第2のバッファ層を設けたことを特徴と
する半導体発光素子。 - 【請求項7】 請求項6記載の半導体発光素子におい
て、 上記p型III-V 族半導体基板が、p−GaAs基板であ
り、 上記ワイドバンドギャップII-VI 族化合物層が、p−Z
nSeクラッド層であり、 上記バッファ層として挿入したIII-V 族半導体層が、p
−(Alx Ga1-x )y In1-y P層であり、その組成
x,yは、 0≦x≦1 0.16<y≦1 の範囲であり、 上記第2のバッファ層が、p−Alz Ga1-z Asであ
り、その組成は、そのバンドギャップがGaAsのそれ
より大きく、かつ(Alx Ga1-x )y In1-y Pのそ
れより小さくなるような値であることを特徴とする半導
体発光素子。 - 【請求項8】 請求項1記載の半導体発光素子におい
て、 上記p型III-V 族半導体基板が、p−GaAs基板であ
り、 上記ワイドバンドギャップII-VI 族化合物層が、p−Z
nSeクラッド層であり、 上記バッファ層として挿入したIII-V 族半導体層が、A
lz Ga1-z As層(0<z≦1)であることを特徴と
する半導体発光素子。 - 【請求項9】 請求項1記載の半導体発光素子におい
て、 上記バッファ層として挿入したIII-V 族半導体層が、上
記ワイドバンドギャップII-VI 族化合物層に格子整合す
るものであることを特徴とする半導体発光素子。 - 【請求項10】 請求項9記載の半導体発光素子におい
て、 上記p型III-V 族半導体基板が、p−GaAs基板であ
り、 上記ワイドバンドギャップII-VI 族化合物層が、p−Z
nSeクラッド層であり、 上記バッファ層として挿入したIII-V 族半導体層が、p
−(Alx Ga1-x )y In1-y P層であり、その組成
x,yは、 0≦x≦1 0.16<y≦1 の範囲の値であり、 上記p−(Alx Ga1-x )y In1-y Pバッファ層の
格子定数が、上記p−ZnSeクラッド層に格子整合す
るものであることを特徴とする半導体発光素子。 - 【請求項11】 請求項10記載の半導体発光素子にお
いて、 上記p−(Alx Ga1-x )y In1-y Pバッファ層の
格子定数を、上記p−GaAs基板の格子定数から上記
p−ZnSeクラッド層の格子定数まで変化するものと
したことを特徴とする半導体発光素子。 - 【請求項12】 請求項11記載の半導体発光素子にお
いて、 上記p−(Alx Ga1-x )y In1-y Pバッファ層
は、その組成x,yが、 0≦x≦1 0.16<y≦1 の範囲で、そのバンドギャンプがその成長方向に1.4
2eVから2.45eVまで単調に増加するような値で
あることを特徴とする半導体発光素子。 - 【請求項13】 p型III-V 族半導体基板上にワイドバ
ンドギャップII-VI族化合物をエピタキシャル成長して
なる半導体発光素子において、 上記III-V 族半導体基板と、上記ワイドバンドギャップ
II-VI 族化合物層との間に、バッファ層として、基板よ
りバンドギャップの大きいIII-V 族半導体層を挿入して
なり、かつ、 該基板よりバンドギャップの大きいIII-V 族半導体層が
選択的に形成されて、その選択的形成部のみを電流注入
領域としていることを特徴とする半導体発光素子。 - 【請求項14】 請求項13に記載の半導体発光素子に
おいて、 上記III-V 族半導体基板が、GaAs基板であり、 上記ワイドバンドギャップII-VI 族化合物層が、p−Z
nSeクラッド層であり、 上記選択的に形成した基板よりバンドギャップの大きい
III-V 族半導体層が、(Alx Ga1-x )y In1-y P
層であることを特徴とする半導体発光素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2084694A JPH07231142A (ja) | 1994-02-18 | 1994-02-18 | 半導体発光素子 |
GB9502957A GB2286722A (en) | 1994-02-18 | 1995-02-15 | Semiconductor light emitting element |
DE19505441A DE19505441A1 (de) | 1994-02-18 | 1995-02-17 | Lichtemittierendes Halbleiterelement |
US08/390,586 US5539239A (en) | 1994-02-18 | 1995-02-17 | Semiconductor light emitting element with II-VI and III-V compounds |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2084694A JPH07231142A (ja) | 1994-02-18 | 1994-02-18 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07231142A true JPH07231142A (ja) | 1995-08-29 |
Family
ID=12038452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2084694A Pending JPH07231142A (ja) | 1994-02-18 | 1994-02-18 | 半導体発光素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5539239A (ja) |
JP (1) | JPH07231142A (ja) |
DE (1) | DE19505441A1 (ja) |
GB (1) | GB2286722A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079530A (ja) * | 1996-07-08 | 1998-03-24 | Toshiba Corp | 窒化ガリウム系化合物半導体発光素子 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3318391B2 (ja) * | 1993-06-14 | 2002-08-26 | ローム株式会社 | 半導体発光装置 |
JPH08288544A (ja) | 1995-04-14 | 1996-11-01 | Toshiba Corp | 半導体発光素子 |
JP3233569B2 (ja) * | 1996-03-22 | 2001-11-26 | シャープ株式会社 | 半導体発光素子 |
JP3097570B2 (ja) * | 1996-09-26 | 2000-10-10 | 日本電気株式会社 | Ii−vi族化合物半導体およびその製造方法 |
US6593589B1 (en) | 1998-01-30 | 2003-07-15 | The University Of New Mexico | Semiconductor nitride structures |
JP2000022262A (ja) * | 1998-06-29 | 2000-01-21 | Rohm Co Ltd | 半導体レーザ装置 |
TW200501456A (en) * | 2003-04-23 | 2005-01-01 | Hoya Corp | Light-emitting diode |
NO20041523L (no) * | 2003-09-19 | 2005-03-21 | Sumitomo Electric Industries | Lysemitterende halvlederelement |
EP1521311A3 (de) * | 2003-09-30 | 2010-09-15 | OSRAM Opto Semiconductors GmbH | Strahlungsemittierender Halbleiterkörper mit Confinement-Schichten |
JP4460473B2 (ja) * | 2005-02-23 | 2010-05-12 | シャープ株式会社 | 半導体レーザ装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994867A (en) * | 1988-07-22 | 1991-02-19 | Xerox Corporation | Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy |
JPH07120838B2 (ja) * | 1990-06-05 | 1995-12-20 | 松下電器産業株式会社 | 半導体発光装置 |
AU654726B2 (en) * | 1991-05-15 | 1994-11-17 | Minnesota Mining And Manufacturing Company | Blue-green laser diode |
JPH0766984B2 (ja) * | 1992-02-13 | 1995-07-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ヘテロ超格子pn接合 |
WO1994015369A1 (en) * | 1992-12-22 | 1994-07-07 | Research Corporation Technologies, Inc. | Group ii-vi compound semiconductor light emitting devices and an ohmic contact therefor |
JP3318391B2 (ja) * | 1993-06-14 | 2002-08-26 | ローム株式会社 | 半導体発光装置 |
-
1994
- 1994-02-18 JP JP2084694A patent/JPH07231142A/ja active Pending
-
1995
- 1995-02-15 GB GB9502957A patent/GB2286722A/en not_active Withdrawn
- 1995-02-17 DE DE19505441A patent/DE19505441A1/de not_active Withdrawn
- 1995-02-17 US US08/390,586 patent/US5539239A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079530A (ja) * | 1996-07-08 | 1998-03-24 | Toshiba Corp | 窒化ガリウム系化合物半導体発光素子 |
Also Published As
Publication number | Publication date |
---|---|
GB2286722A (en) | 1995-08-23 |
US5539239A (en) | 1996-07-23 |
DE19505441A1 (de) | 1995-08-24 |
GB9502957D0 (en) | 1995-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402838B2 (en) | Nitride semiconductor device | |
EP0818056B1 (en) | Heterostructure device of nitride compound semiconductor materials and substrate for said device | |
US7348602B2 (en) | Nitride semiconductor device | |
EP1328025B1 (en) | Semiconductor laser structure | |
US7402843B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
US4819036A (en) | Semiconductor device | |
US6121638A (en) | Multi-layer structured nitride-based semiconductor devices | |
WO2002054549A1 (fr) | Element lumineux semi-conducteur, son procede de production, dispositif semi-conducteur et son procede de production | |
US20070008998A1 (en) | Semiconductor light emitting device | |
US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
US5786603A (en) | Multilayer structured semiconductor devices | |
JPH09293936A (ja) | 半導体装置 | |
JPH07231142A (ja) | 半導体発光素子 | |
US5422902A (en) | BeTe-ZnSe graded band gap ohmic contact to p-type ZnSe semiconductors | |
JPH06237039A (ja) | 半導体レーザ | |
US6324200B1 (en) | Semiconductor laser device | |
JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
EP0564915B1 (en) | Methods for growing compound semiconductor layers | |
US5782996A (en) | Graded compositions of II-VI semiconductors and devices utilizing same | |
JP2586349B2 (ja) | 半導体発光素子 | |
US5917196A (en) | Group III-V type nitride compound semiconductor light-emitting device | |
JP3221073B2 (ja) | 発光素子 | |
US5585306A (en) | Methods for producing compound semiconductor devices | |
JP3552642B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2893990B2 (ja) | 半導体レーザおよびその作製方法 |