JP4460473B2 - 半導体レーザ装置の製造方法 - Google Patents

半導体レーザ装置の製造方法 Download PDF

Info

Publication number
JP4460473B2
JP4460473B2 JP2005047087A JP2005047087A JP4460473B2 JP 4460473 B2 JP4460473 B2 JP 4460473B2 JP 2005047087 A JP2005047087 A JP 2005047087A JP 2005047087 A JP2005047087 A JP 2005047087A JP 4460473 B2 JP4460473 B2 JP 4460473B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
etching
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005047087A
Other languages
English (en)
Other versions
JP2006237131A (ja
Inventor
秀一 蛭川
克彦 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005047087A priority Critical patent/JP4460473B2/ja
Priority to US11/357,941 priority patent/US7760783B2/en
Publication of JP2006237131A publication Critical patent/JP2006237131A/ja
Priority to US12/500,442 priority patent/US7816162B2/en
Application granted granted Critical
Publication of JP4460473B2 publication Critical patent/JP4460473B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体レーザ装置の製造方法に関する。
量子井戸構造やトランジスタなどを有する半導体装置においては、半導体材料に電流を注入し、また、外部との電気的なコンタクトをとるために電極が配されている。通常、半導体微細構造に電流を注入させるためには、微細構造上の電極を引き出し、より広い電極領域を設けて、そこに金属ワイヤなどを接続する工夫がなされている。たとえば、電流注入領域以外を絶縁性樹脂または誘電体で埋め込み、あるいは電流注入領域とは異なる導電型の半導体層で埋め込み、電流注入領域上からその埋め込み領域上へと電極を引き出し、金属ワイヤなどをボンディングしやすい広い電極領域を確保させている。またその電流注入領域の多くは、半導体層をメサ形状に加工して形成されているため、上記埋め込み領域は、メサによる段差を解消し、電極を引き出しやすくする役目も果たしている。
従来の半導体装置としては、例えば、発光層からレーザ光を出射する半導体レーザ装置がある。この半導体レーザ装置（図示せず）は、一般的に、いわゆる埋め込みリッジ型構造を有している。より詳しく説明すると、上記半導体レーザ装置では、活性層は下クラッド層と上クラッド層とで挟まれている。そして、上記上クラッド層上には、活性層のストライプ状の領域に電流を注入するためにリッジストライプ部が形成され、さらに、このリッジストライプ部の両側方には電流狭窄層が形成されている。
この埋め込みリッジ型構造は次のように作製される。
まず、１回目の半導体結晶成長を行って、下クラッド層、活性層および上クラッド層などを基板上に積層した後、基板上の半導体層の一部をエッチングすることにより、リッジ状のストライプ部を形成する。
そして、２回目の半導体結晶成長を行って、ストライプ部の両側方に電流狭窄層を積層する。
さらに、３回目の半導体結晶成長を行って、ストライプ部および電流狭窄層上にコンタクト層を積層することにより、電極が形成されるコンタクト層の領域を広く確保する。
このように、上記埋め込みリッジ型構造は全部で半導体結晶成長工程を３回行う必要があり、低コスト化は非常に困難であるという問題がある。
この問題を解決するいわゆるエアリッジ構造が特許文献１（特開２０００−１１４６６０号公報）に記載されている。このエアリッジ構造は、絶縁体膜などを用いて電流を狭窄することのできる構造であり、半導体結晶成長工程が１回のみで済む。
このエアリッジ構造を有する半導体レーザ装置は次のようにして作製される。
まず、図１３に示すように、ｎ−ＧａＡｓ基板５０１上に、ｎ−ＡｌＧａＡｓ下クラッド層５０２、ｉ−ＡｌＧａＡｓ下部光閉じ込め層５０３、ＩｎＧａＡｓ量子井戸層とＧａＡｓＰ量子井戸層からなる量子井戸活性層５０４、ｉ−ＡｌＧａＡｓ上部光閉じ込め層５０５、ｐ−ＡｌＧａＡｓ上クラッド層５０６を形成するためのＡｌＧａＡｓ層、ｐ−ＧａＡｓコンタクト層５０７を形成するためのＧａＡｓ層を有機金属化学気相成長（ＭＯＣＶＤ）法により順次積層する。
そして、通常のフォトリソグラフィ工程およびエッチング工程により、ｐ−ＡｌＧａＡｓ上クラッド層５０６を形成するためのＡｌＧａＡｓ層と、ｐ−ＧａＡｓコンタクト層５０７を形成するためのＧａＡｓ層との一部をエッチングして、リッジ状のストライプ部を形成する。
次に、全面をＳｉＮＸで被覆し、コンタクト層５０７上のＳｉＮＸのみを除去して、ＳｉＮＸからなる絶縁保護膜５０８を形成し、コンタクト層５０７の上面を表出させた後、コンタクト層５０７および絶縁保護膜５０８上にｐ側電極５０９を形成する。
次に、上記ｎ−ＧａＡｓ基板５０１の裏面（各半導体層が積層される面とは反対側の面）にｎ側電極５１０を付ける。
次に、ウエハ全体を共振器長にへき開し、表出した２つのへき開面に低反射膜・高反射膜（図示せず）をそれぞれ成膜して、半導体レーザ装置が完成する。
この半導体レーザ装置によれば、ストライプ部の幅が数μｍ程度と微細であるから、電流注入に用いる金属ワイヤを直接ストライプ部の上面のみにボンディングすることは不可能である。そのため、上記絶縁保護膜５０８からコンタクト層５０７の上面を表出し、コンタクト層５０７および絶縁保護膜５０８上にｐ側電極５０９を形成している。なお、上記ｐ側電極５０９をストライプ部から絶縁保護膜５０８上に引き出した箇所で金属ワイヤ（図示せず）をボンディングする領域が確保されている。
また、他の従来の半導体装置としては、特許文献２（特開２００３−１００７６７号公報）に記載されたＧａＡｓ系ヘテロ接合バイポーラトランジスタがある。
このＧａＡｓ系ヘテロ接合バイポーラトランジスタは次のようにして作製される。
まず、図１４に示すように、半絶縁性のＧａＡｓ基板６０１上に、ｎ+型ＧａＡｓサブコレクタ層６０２、ｎ型ＧａＡｓコレクタ層６０３を形成するためのＧａＡｓ層、ｐ+型ＧａＡｓベース層６０４を形成するためのＧａＡｓ層、ｎ型ＡｌＧａＡｓエミッタ層６０５を形成するためのＡｌＧａＡｓ層、ｎ+型ＧａＡｓ第１エミッタコンタクト層６０６を形成するためのＧａＡｓ層およびｎ+型ＩｎＧａＡｓ第２エミッタコンタクト層６０７を形成するためのＩｎＧａＡｓ層をＭＯＣＶＤ法によりエピタキシャル順次成長させる。
次に、公知のフォトリソグラフィ工程とエッチング工程とを行って、ｐ+型ＧａＡｓベース層６０４およびｎ+型ＧａＡｓサブコレクタ層６０２の表面を露出させる。
次に、ＷＮＸからなるエミッタオーミック接触電極６１３をｎ+型ＩｎＧａＡｓ第２エミッタコンタクト層６０７上に、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからなるベースオーミック接触電極６１２をｐ+型ＧａＡｓベース層６０４上に、ＡｕＧｅ／Ｎｉ／Ａｕからなるコレクタオーミック接触電極６１１をｎ+型ＧａＡｓサブコレクタ層６０２上にそれぞれスパッタ及び蒸着法で形成する。引き続き、アロイ工程を行って、ｐ+型ＧａＡｓベース層６０４およびｎ型ＧａＡｓコレクタ層６０３のオーミック接続を得る。
次に、上記ベースオーミック接触電極６１２上に、Ｔｉ／Ｐｔ／Ａｕからなる中間金属膜６１５を形成すると共に、エミッタオーミック接触電極６１３上に、Ｔｉ／Ｐｔ／Ａｕからなる中間金属膜６１６を形成する。
次に、上記ｎ+型ＧａＡｓサブコレクタ層６０２、ｎ型ＧａＡｓコレクタ層６０３、ｐ+型ＧａＡｓベース層６０４、ｎ型ＡｌＧａＡｓエミッタ層６０５、ｎ+型ＧａＡｓ第１エミッタコンタクト層６０６およびｎ+型ＩｎＧａＡｓ第２エミッタコンタクト層６０７
で形成された段差を埋めるために、熱硬化性樹脂６２０を形成する。この熱硬化性樹脂６２０の材料としては感光性のポリイミドを使用する。
上記熱硬化性樹脂６２０の形成方法を具体的に説明すると、溶媒で希釈したポリイミド前駆体をＧａＡｓ基板６０１上にスピンコート法で塗布し、そのポリイミド前駆体に露光・現像を行って、所望のパターンのポリイミド前駆体を形成する。そして、上記ポリイミド前駆体を熱処理でポリイミド化させて、熱硬化性樹脂６２０を得る。この熱硬化性樹脂６２０は、できるだけ、コレクタオーミック接触電極６１１を形成した領域とは重ならないように設計している。
次に、上記コレクタオーミック接触電極６１１上に、Ｔｉ／Ｐｔ／Ａｕからなる中間金属膜６２１を形成し、引き続いて、各オーミック接続電極に対する配線金属電極６１８，６１９を形成してヘテロ接合バイポーラトランジスタが完成する。
このヘテロ接合バイポーラトランジスタにおいて、エミッタオーミック接触電極６１３上の中間金属膜６１６から引き出す配線金属電極６１８と、ベースオーミック接触電極６１２上の中間金属膜６１５から引き出す配線金属電極６１９とは、メサ形状の半導体部の上部から引き出されるため、半導体層の段差を埋めるために形成された熱硬化性樹脂６２０上に、段切れを起こさないように形成されている。
一般的に、このようなヘテロ接合バイポーラトランジスタにおいては、ベース・エミッタ接合面積を小さくし、かつ、ベース抵抗を低減するために、メサ形状の半導体部は上方から見て矩形をしており、かつ、その矩形の長手方向に平行なメサ側面は図１４に示すように逆テーパー形状を有している。さらに、このバイポーラトランジスタを低コスト化するには、トランジスタのチップ面積を小さくする必要があり、メサ形状の半導体部の上部から電極を引き出す際に、上記メサ側面をまたぐように引き出さなければならない。このことからも、上記熱硬化性樹脂による埋め込みが重要である。
しかしながら、図１３の半導体レーザ装置では、成膜された絶縁保護膜やｐ電極に段切れが生じやすく、作製が困難であり、歩留が低いという問題がある。
また、図１４のトランジスタでは、メサ形状の半導体部の上部から電極を段切れさせることなく引き出すために、メサ形状をした半導体層の側方に樹脂などの絶縁物質を形成する工程が必要となるため、作製工程が増加し、歩留の低下やコストの増加などの問題がある。
特開２０００−１１４６６０号公報（段落００１３〜段落００１７、図１参照） 特開２００３−１００７６７号公報（段落００２４、図４（ａ）参照）
そこで、本発明の課題は、歩留を向上させて、製造コストを低減することができる半導体レーザ装置の製造方法を提供することにある。
上記課題を解決するため、本発明の半導体レーザ装置の製造方法は、
半導体基板上に第１半導体層を形成する第１半導体層形成工程と、
上記第１半導体層上に、上記第１半導体層のエッチング速度よりも遅いエッチング速度を持つ第２半導体層を形成する第２半導体層形成工程と、
上記第２半導体層上に、上記第２半導体層のエッチング速度よりも速いエッチング速度を持つ第３半導体層を形成する第３半導体層形成工程と、
上記第３半導体層上にエッチングマスクを形成するエッチングマスク形成工程と、
上記エッチングマスクを用いて、上記エッチングマスク外の領域において、上記第３半導体層、上記第２半導体層および上記第１半導体層の、少なくとも一部を１種類のエッチング液でエッチングするエッチング工程と、
上記１種類のエッチング液でエッチングされた上記第３半導体層、上記第２半導体層および上記第１半導体層からなる半導体層群の少なくとも側面を被覆し、かつ上記第３半導体層の上面から上記半導体層群の側方部まで連続している薄膜を形成する薄膜形成工程と
を備え、
上記第１半導体層および上記第３半導体層は、それぞれ、ＡｌＧａＡｓ、ＧａＡｓおよびＩｎＧａＡｓのうちのいずれか１つからなり、
上記第２半導体層はＩｎＧａＡｓＰまたはＧａＡｓＰからなり、
上記第２半導体層におけるＰのＶ族組成比が０．２よりも大きく０．６未満であり、
上記エッチング液は硫酸と過酸化水素水の混合水溶液であることを特徴としている。
ここで、薄膜とは上記エッチングにより形成された段差の高さよりも十分に薄い膜を意味する。
上記構成の半導体レーザ装置の製造方法によれば、上記半導体基板上に、第１半導体層、第２半導体層および第３半導体層を形成した後、第３半導体層上にエッチングマスクを形成する。そして、上記エッチングマスクを用いて、上記エッチングマスク外の領域において、第３半導体層、第２半導体層および第１半導体層の、少なくとも一部をエッチング液でエッチングする。このとき、まず、上記第３半導体層がエッチングされた後、第２半導体層が露出する。そうすると、上記第２半導体層のエッチング速度が遅いので、第２半導体層がエッチングされている間に、第３半導体層の両側部のエッチングが進む。そして、上記第２半導体層がエッチングされて、第１半導体層が露出すると、第１半導体層のエッチング速度が再び速くなるので、第３半導体層に対するエッチングとほぼ同様のエッチングが第１半導体層に対して進む。これにより、エッチングにより露出した、第３半導体層から第１半導体層にかけての側面は、途中で庇を形成していたり、基板に対して垂直に立ち上がっていることのない形状となる。すなわち、上記エッチングマスクによって残された第３半導体層、第２半導体層および第１半導体層からなる半導体層群の、エッチングにより露出している面における法線ベクトルが、上向きの成分を有していることとなる。ここで、上向きとは上記基板表面に上記各半導体層が積層されている方向のことを意味する。
上記半導体層群の形成工程は、途中でエッチング液を変えることなく、１種類のエッチング液を用いた１回のエッチング工程で形成することができる。したがって、上記半導体レーザ装置の製造コストを低減することができる。
また、その結果、少なくとも上記半導体層群の側面を被覆し、かつ上記第３半導体層の上面から上記半導体層群の側方部にかけて被覆する薄膜を形成しても、薄膜にいわゆる段切れが生じるのを防ぐことができる。したがって、上記第３半導体層上から第１半導体層の側方部にかけて、段切れが生ずることなく連続して薄膜を形成することができるので、半導体レーザ装置の歩留を向上させて、半導体レーザ装置の製造コストをさらに低減できる。
また、上記第３半導体層、上記第２半導体層および上記第１半導体層の一部を１種類のエッチング液でエッチングする場合、第２半導体層はＰを含み、第１，第３半導体層はＰを含まないので、硫酸と過酸化水素水の混合水溶液を用いたエッチングにより、第２半導体層のエッチング速度を、第１，第３半導体層のエッチング速度よりも確実かつ容易に遅くすることができるため、上記第３半導体層上から第１半導体層の側方部にかけて、段切れが生ずることなく連続して薄膜を形成することのできる形状を、簡便かつ制御性よく作製でき、その結果、半導体レーザ装置の歩留を向上させて、半導体レーザ装置の製造コストを低減できる。
また、上記第２半導体層は、ＩｎＧａＡｓＰまたはＧａＡｓＰからなるので、基板に向かう方向へのエッチング速度を、第３半導体層と第１半導体層との間で好適に減速させることができる。
また、上記第２半導体層におけるＰのＶ族組成比が０．２よりも大きく０．６未満であるので、第２半導体層においてエッチングが好適に減速されて第３半導体層へのエッチングが適度に進み、また、特にＰのＶ族組成比が０．６未満であることにより、エッチングが過度に減速されすぎて第２半導体層がエッチングできなくなることを防ぐことができるため、同様に半導体レーザ装置の歩留を向上させて、半導体レーザ装置の製造コストを低減できる。
一実施形態の半導体レーザ装置の製造方法では、
上記第１半導体層を形成する第１半導体層形成工程に先立って、上記半導体基板上に、ドーピング濃度が１×１０17ｃｍ-3以下である第２導電型の第４半導体層を形成する第４半導体層形成工程を行い、
上記半導体基板が第１導電型を有し、
上記第１，第３半導体層が第２導電型を有し、
上記第３半導体層のドーピング濃度が１×１０18ｃｍ-3以上であり、
上記エッチング工程により少なくとも一部分の領域において上記第４半導体層が表出しており、
上記薄膜は電極であり、上記薄膜が、上記第３半導体層、上記第２半導体層および上記第１半導体層からなる半導体層群の少なくとも側面および上記第４半導体層上にかけて形成されており、
上記電極に熱処理を行うことにより、上記電極と上記第３半導体層との界面に、上記電極の構成元素の少なくとも一つと上記第３半導体層の構成元素の少なくとも一つとからなる高濃度側化合物層を形成すると共に、上記電極と上記第４半導体層との界面に、上記電極の構成元素の少なくとも一つと上記第４半導体層の構成元素の少なくとも一つとからなる低濃度側化合物層を形成する化合物層形成工程を上記薄膜形成工程の後に行う。
ここで、第１導電型とは、ｐ型またはｎ型を意味する。また、第２導電型とは、第１導電型がｐ型の場合はｎ型、ｎ型の場合はｐ型を意味する。
上記実施形態の半導体レーザ装置の製造方法によれば、上記化合物層形成工程を薄膜形成工程の後に行うことによって、電極と第３半導体層との界面に、電極の構成元素の少なくとも一つと、ドーピング濃度が１×１０18ｃｍ-3以上である第３半導体層の構成元素の少なくとも一つとからなる高濃度側化合物層を形成するので、電極と第３半導体層とのオーミック接合で低コンタクト抵抗が得られる。
また、上記化合物層形成工程を薄膜形成工程の後に行うことによって、電極と第４半導体層との界面に、電極の構成元素の少なくとも一つと、ドーピング濃度が１×１０17ｃｍ-3以下である第４半導体層の構成元素の少なくとも一つとからなる低濃度側化合物層を形成するので、電極と第４半導体層とのショットキ接合で十分な電流狭窄が得られる。
このように、一回のエッチングにて得られる段差を有する半導体に対して、その上部からその側面および段差の側方部にかけて連続して被覆する電極が、段差の上部にて十分な低コンタクト抵抗と、段差の側方部にて十分な電流狭窄性とを同時に得られるように作製されるため、別途絶縁膜や電流狭窄層を形成することなく、半導体レーザ装置を機能させる所望の領域に電流を注入できる構造および外部との電気的なコンタクトをとるためのより広い電極領域を簡便に実現でき、その結果、半導体レーザ装置の製造コストを低減することができる。
本発明の半導体装置の製造方法は、第２半導体層のエッチング速度が第１，第３半導体層のエッチング速度よりも遅いので、エッチングマスクを用いて、エッチングマスク外の領域において、第３半導体層、第２半導体層および第１半導体層の、少なくとも一部をエッチング液でエッチングすると、エッチングマスクによって残された第３半導体層、第２半導体層および第１半導体層からなる半導体層群のエッチングにより露出した面における法線ベクトルが、上向きの成分を有することとなる。したがって、少なくとも上記半導体層群の側面を被覆し、かつ上記第３半導体層の上面から上記半導体層群の側方部にかけて被覆する薄膜を形成しても、薄膜にいわゆる段切れが生じるのを防ぐことができる。よって、上記第３半導体層上から第１半導体層の側方部にかけて、段切れが生ずることなく連続して薄膜を形成することができるので、半導体装置の歩留を向上させて、半導体装置の製造コストを低減できる。
以下、本発明を図示の実施の形態により詳細に説明する。ここでは、半導体装置の一例として半導体レーザ装置を取り上げる。
（第１実施形態）
図１に、本発明の第１実施形態の半導体レーザ装置の概略断面図を示す。この概略断面はストライプ方向に対して垂直な断面である。なお、この第１実施形態においては、第１導電型はｎ型であり、以下「ｎ−」と示し、第２導電型はｐ型であり、以下「ｐ−」と示す。
この半導体レーザ装置は、ｎ−ＧａＡｓ基板１０１上に、ｎ−ＧａＡｓバッファ層１０２、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ第１下クラッド層１０３、ｎ−Ａｌ0.422Ｇａ0.578Ａｓ第２下クラッド層１０４、Ａｌ0.25Ｇａ0.75Ａｓ下ガイド層１０５、多重歪量子井戸活性層１０６、Ａｌ0.4Ｇａ0.6Ａｓ上ガイド層１０７、ｐ−Ａｌ0.558Ｇａ0.442Ａｓ第１上クラッド層下部層１０８、ｐ−Ａｌ0.558Ｇａ0.442Ａｓ第１上クラッド層上部層１０９およびｐ−Ｉｎ0.34Ｇａ0.66Ａｓ0.3Ｐ0.7エッチングストップ層１１０を備えている。
上記エッチングストップ層１１０上にはリッジ形状のメサストライプ部１２１が形成されている。このメサストライプ部１２１は、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１、Ｉｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２、ｐ−ＧａＡｓ第１コンタクト層１１３およびｐ++−ＧａＡｓ第２コンタクト層１１４で構成されている。また、上記メサストライプ部１２１のストライプ方向に垂直な断面形状は順メサ形状である。また、上記メサストライプ部１２１を構成する各層の形状も順メサ形状となっている。
上記ストライプ部１２１およびエッチングストップ層１１０上にはｐ側電極１１５を形成している。
上記ｎ−ＧａＡｓ基板１０１下にはｎ側電極１１６が形成されている。
また、上記ｎ−ＧａＡｓ基板１０１は半導体基板の一例であり、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ第１下クラッド層１０３が下クラッド層の一例であり、多重歪量子井戸活性層１０６が活性層の一例であり、ｐ−Ｉｎ0.34Ｇａ0.66Ａｓ0.3Ｐ0.7エッチングストップ層１１０が第４半導体層の一例であり、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１が第１半導体層の一例でありまた上クラッド層の一例であり、Ｉｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２が第２半導体層の一例でありまたエッチング減速層の一例であり、ｐ−ＧａＡｓ第１コンタクト層１１３およびｐ++−ＧａＡｓ第２コンタクト層１１４が第３半導体層の一例でありまたコンタクト層の一例であり、ｐ−Ａｌ0.558Ｇａ0.442Ａｓ第１上クラッド層下部層１０８およびｐ−Ｉｎ0.34Ｇａ0.66Ａｓ0.3Ｐ0.7エッチングストップ層１１０がリッジ下部層の一例であり、ｐ側電極１１５が薄膜の一例である。
以下、図２〜図５を参照しながら、上記半導体レーザ構造の作製方法を説明する。
まず、図２に示すように、（１００）面を持つｎ−ＧａＡｓ基板１０１上に、ｎ−ＧａＡｓバッファ層１０２（層厚０．５μｍ）、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ第１下クラッド層１０３（層厚２μｍ）、ｎ−Ａｌ0.422Ｇａ0.578Ａｓ第２下クラッド層１０４（層厚０．１μｍ）、Ａｌ0.25Ｇａ0.75Ａｓ下ガイド層１０５（層厚３ｎｍ）、多重歪量子井戸活性層１０６、Ａｌ0.4Ｇａ0.6Ａｓ上ガイド層１０７（層厚０．１μｍ）、ｐ−Ａｌ0.558Ｇａ0.442Ａｓ第１上クラッド層下部層１０８（層厚０．２μｍ、ドーピング濃度１.３５×１０18ｃｍ-3）、ｐ−Ａｌ0.558Ｇａ0.442Ａｓ第１上クラッド層上部層１０９（層厚０．１μｍ、ドーピング濃度１.０×１０17ｃｍ-3）、ｐ−Ｉｎ0.34Ｇａ0.66Ａｓ0.3Ｐ0.7エッチングストップ層１１０（層厚１５ｎｍ、ドーピング濃度１.０×１０17ｃｍ-3）、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１’（層厚１．２８μｍ）、Ｉｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２’（層厚２０ｎｍ）、ｐ−ＧａＡｓ第１コンタクト層１１３’（層厚０.２μｍ、ドーピング濃度３.３×１０18ｃｍ-3）およびｐ++−ＧａＡｓ第２コンタクト層１１４’（層厚：０.３μｍ、ドーピング濃度１．０×１０21ｃｍ-3)を有機金属化学気相成長（ＭＯＣＶＤ）法にて順次結晶成長させる。
上記多重歪量子井戸活性層１０６は活性層の一例であり、エッチングストップ層１１０は第４半導体層の一例であり、第２上クラッド層１１１’は第１半導体層の一例であり、エッチング減速層１１２’は第２半導体層の一例であり、第１コンタクト層１１３’および第２コンタクト層１１４’は第３半導体層の一例である。
また、上記多重歪量子井戸活性層１０６は、Ｉｎ0.1001Ｇａ0.8999Ａｓ圧縮歪量子井戸層（歪＋０．７％）とＩｎ0.238Ｇａ0.762Ａｓ0.5462Ｐ0.4537障壁層とを交互に配置してなっている。
上記圧縮歪量子井戸層は２層あり、２層とも層厚が４．６ｎｍとなっている。一方、上記障壁層は３層あり、ｎ−ＧａＡｓ基板１０１側から層厚が２１．５ｎｍ、７．９ｎｍ、２１．５ｎｍとなっている。
ここで、上記歪量とは、ＧａＡｓ基板の格子定数をａGaAs、井戸層の格子定数をａ1とすると、（ａ1−ａGaAs）／ａGaAsで表される。そして、（ａ1−ａGaAs）／ａGaAsの値が正であれば、井戸層が圧縮歪を有し、その値が負であれば、井戸層が引張歪を有する。
次に、上記メサストライプ部１２１を形成する部分上に、レジストマスク１１８（マスク幅４μｍ）をストライプ方向が（０１−１）方向を持つように写真工程により作製する。
次に、上記レジストマスク部１１８を用いて、第２上クラッド層１１１’、エッチング減速層１１２’、第１コンタクト層１１３’および第２コンタクト層１１４’の一部をエッチングすることにより、メサストライプ部１２１を形成する。
上記メサストライプ部１２１の形成のされ方を、図３〜図５を参照しながら説明する。このメサストライプ部１２１を形成するためのエッチングは、硫酸と過酸化水素水とが混合されたエッチング液（体積混合比は硫酸：過酸化水素水：水＝１：８：５０、液温は１０℃）で行う。
まず、上記エッチング液のエッチングを受ける半導体層は、Ｐ（燐）を含まない半導体層であるｐ++−ＧａＡｓ第２コンタクト層１１４’およびｐ−ＧａＡｓ第１コンタクト層１１３’である。上記エッチング液によるＧａＡｓのエッチング速度はおよそ０．０１μｍ／ｓｅｃであるため、レジストマスク部１１８の側方領域下のｐ++−ＧａＡｓ第２コンタクト層１１４’およびｐ−ＧａＡｓ第１コンタクト層１１３’はおよそ５０秒でエッチングされて、図３に示すように、ｐ++−ＧａＡｓ第２コンタクト層１１４’’およびｐ−ＧａＡｓ第１コンタクト層１１３’’が得られる。
次に、上記エッチング液のエッチングを受ける半導体層は、Ｐを含む半導体層であるＩｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２’である。上記エッチング液によるＩｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46のエッチング速度はおよそ１ｎｍ／ｓｅｃであるため、レジストマスク部１１８の側方領域下のＩｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２’はおよそ１０秒でエッチングされる。このとき、上記ｐ++−ＧａＡｓ第２コンタクト層１１４’’およびｐ−ＧａＡｓ第１コンタクト層１１３’’も側方からエッチングを受けてやや小さくなる。その結果、図４に示すように、ｐ++−ＧａＡｓ第２コンタクト層１１４’’’、ｐ−ＧａＡｓ第１コンタクト層１１３’’’およびＩｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２’’が得られる。
次に、上記エッチング液のエッチングを受ける半導体層は、Ｐを含まない半導体層であるｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１’である。上記エッチング液によるＡｌＧａＡｓのエッチング速度はおよそ０．０１μｍ／ｓｅｃであるため、レジストマスク部１１８の側方領域下のｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１’はおよそ１２８秒でエッチングされる。このとき、上記ｐ++−ＧａＡｓ第２コンタクト層１１４’’’、およびｐ−ＧａＡｓ第１コンタクト層１１３’’’およびＩｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２’’も側方からエッチングを受けて小さくなる。また、上記Ｉｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２’’は、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１’のエッチングによりｎ−ＧａＡｓ基板１０１側からのエッチングも受けるため、庇状に残ることはない。
引き続き、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１’をエッチングすることにより、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１’の最下部幅を所望の値に狭めていく。このとき、レジストマスク部１１８の側方領域下のｐ−Ｉｎ0.34Ｇａ0.66Ａｓ0.3Ｐ0.7エッチングストップ層１１０が必然的にエッチングを受けることとなるが、上記エッチング液によるＩｎ0.34Ｇａ0.66Ａｓ0.3Ｐ0.7のエッチング速度がおよそ０．４ｎｍ／ｓｅｃと非常に遅いため、メサストライプ部１２１の幅制御およびエッチング面の平坦化を可能にしている。上記エッチング液によるトータルのエッチングの深さはおよそ１．７８μｍとなり、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１’の最下部幅は約３．３μｍとなる。その結果、図５に示すように、ｐ++−ＧａＡｓ第２コンタクト層１１４、ｐ−ＧａＡｓ第１コンタクト層１１３、Ｉｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層１１２およびｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１が得られる。すなわち、メサストライプ部１２１が得られる。
このように、上記メサストライプ部１２１を形成した後には、レジストマスク１１８を除去し、全面上にＴｉ（層厚：５０ｎｍ）／Ｐｔ（層厚：５０ｎｍ）／Ａｕ（層厚：３００ｎｍ）からなるｐ側電極１１５（薄膜の一例に相当する）を形成する。これにより、上記ｐ側電極１１０は、メサストライプ部１２１の上面および側面と、露出しているｐ−Ｉｎ0.34Ｇａ0.66Ａｓ0.3Ｐ0.7エッチングストップ層１１０の表面とを覆う。
次に、上記ｎ−ＧａＡｓ基板１０１の裏面（結晶成長をさせていない面）をエッチングして全体の厚さを１００μｍ程度にし、ｎ−ＧａＡｓ基板１０１の裏面全面にＡｕＧｅ（層厚：１００ｎｍ）／Ｎｉ（層厚：１５ｎｍ）／Ａｕ（層厚：３００ｎｍ）からなるｎ側電極１１６を付け、３９０℃にて１分間の熱処理を施す。
最後に、上記メサストライプ部１２１が延びる方向に対して垂直な面でへき開し、得られたへき開面にコーティング膜（図示せず）を施すと、図１に示すチップ状態の半導体レーザ装置が得られる。
なお、電流注入のために要する金属ワイヤ（図示せず）は、メサストライプ部１２１の側方にあるｐ側電極１１５上にボンディングされる。
以上のように形成された第１実施形態の半導体レーザ装置は、発振波長が８９０ｎｍであり、図７に示すように、パルス電流にて、閾値２０ｍＡ、外部量子効率０．９の特性を示した。この特性は、有機金属気相成長法による結晶成長を３回行って作製した従来の半導体レーザ装置と同等である。
したがって、上記第１実施形態の半導体レーザ装置は、結晶成長を１回行うだけで作製できるので、上記従来の半導体レーザ装置よりも製造コストを下げることができて、しかも、上記従来の半導体レーザ装置と同等の特性を示すことができる。
さらに、上記第１実施形態の半導体レーザ装置は、半導体層を加工するエッチング工程も、エッチング液を変えることなく１回の工程のみで実現可能であるため、製造工程やコストを減少させるだけでなく、歩留を大幅に上昇させることができた。
また、上記ｐ側電極１１５（総層厚：４００ｎｍ）はエッチングで形成された上記メサストライプ部の高さ（およそ１．７８μｍ）よりも十分に薄く、このような薄膜でも、上記第１実施形態の半導体レーザ装置は、図１３の従来のエアリッジ構造の半導体レーザ装置に比べ、電極の段切れを減少させることができ、さらに歩留を上昇させることができた。
図６に、上記第１実施形態の半導体レーザ装置に対する比較例としての半導体レーザ装置の要部の概略断面図を示す。なお、図６では、エッチングストップ層１１０から上方の部分のみを図示している。
上記比較例の半導体レーザ装置は、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１１１１、ｐ−ＧａＡｓ第１コンタクト層１１１３およびｐ++−ＧａＡｓ第２コンタクト層１１１４からなるメサストライプ部１１２１を備えている点が上記第１実施形態の半導体レーザ装置とは異なる。
つまり、上記比較例の半導体レーザ装置の製造方法では、上記第１実施形態の半導体レーザ装置の製造方法を変更し、エッチング減速層を含まないメサストライプ部１１２１を形成している。
上記比較例の半導体レーザ装置は、ｐ++−ＧａＡｓ第２コンタクト層１１１４の上面部近傍の側面が切り立ってしまうため、ｐ側電極１１１５を形成すると、ｐ側電極１１１５がその切り立った側面で段切れを起こしてしまう。
上記ｐ側電極１１１５に段切れが生じるのは、メサストライプ部１１２１を形成するために用いるレジストマスク直下の半導体層に対するエッチングの進行が、他の半導体層に対するエッチングの進行とは異なるためだと考えられる。
このような段切れは、上記第１実施形態のように、エッチング減速層を用いて、第１，第２コンタクト層のサイドエッチングをより長い時間行うことで回避することができる。
また、ＡｌＧａＡｓからなる第２上クラッド層の形状を変化させずに、ＧａＡｓからなる第１，第２コンタクト層のみをさらにエッチングすれば、上記段切れの問題も回避できるが、ＡｌＧａＡｓをエッチングせず、かつ、ＧａＡｓをエッチングするような選択性を持つエッチング液（例えば、アンモニアと過酸化水素水の混合水溶液）を用いて再びエッチングをしなければならない。これは、製造工程や製造コストの増大を招き、さらに、異なるエッチング液にて２回のエッチングを行うことによる歩留の低下を引き起こす。
上記第１実施形態では、１種類のエッチング液による１回のエッチング工程を行うことによって、第１，第２コンタクト層がエッチングされて、エッチング減速層が露出すると、エッチング速度が遅くなるために、エッチング減速層がエッチングされている間に、第１，第２コンタクト層に対して水平方向のエッチングのみが進む。そして、上記エッチング減速層がエッチングされて、第２上クラッド層が露出すると、エッチング速度が再び速くなるために、第１，第２コンタクト層に対して行われたエッチングとほぼ同様のエッチングが第２上クラッド層に行われる。その結果、上記エッチングマスクによって残された第１，第２コンタクト層、エッチング減速層および第２上クラッド層は、ＧａＡｓ基板に向かって水平方向の幅が大きくなる。したがって、上記第２コンタクト層の頂部からエッチングストップ層の表面にかけて、段切れが生ずることなく連続して電極を形成することができる。したがって、上記第１実施形態の半導体レーザ装置の歩留の向上をさせることができるので、第１実施形態の半導体レーザ装置の製造コストを低減することができる。
上記エッチングによって作製された構造の一段面の模式図を図９Ａ〜図９Ｃに示す。図９Ａにあるように、エッチングにより露出した面における法線ベクトルａ１、ａ２は、上向きの成分Ｓを有している。このような領域であれば、その上面に薄膜を配しても、段切れを防ぐことができる。
また、別の例として、図９Ｂのような断面の場合でも、すなわち、エッチングにより露出した面が凸面状や凹面状であっても、エッチングにより露出した面における法線ベクトルｂ１、ｂ２、ｂ３は、上向きの成分Ｓを有しているため、上記と同様の効果が得られる。
ところが、図９Ｃのような断面の場合、すなわち、基板表面の上方より見て「影」が生じる領域が存在している場合、エッチングにより露出した面における法線ベクトルｃ１、ｃ２は、上向きの成分Ｓを有していないため、上記効果は得られない。
ただし、上記第１実施形態のように、上記エッチング減速層１１２に対して上記基板１０１と反対側の上記ｐ側電極１１５上の一点と、上記エッチング減速層１１２に対して上記基板１０１と同じ側の上記ｐ側電極１１５上の一点とを結ぶ少なくとも１つの経路において、上記メサストライプ部１２１の側面における法線ベクトルが上向きの成分を有していれば、たとえ他の経路で図９Ｃのような領域があったとしても、上記経路において、上記ｐ側電極１１５を段切れさせることなく連続して配することができており、上記経路を用いた導電を確実に確保することができる。
また、上記第１実施形態では、半導体レーザ装置を形成するためのエッチング工程は１回だけだから、製造工程や製造コストを大幅に減少させることができる。これは、エッチング減速層を利用することで、１種類のエッチング液を用いた１回のエッチング工程であっても、段切れのない電極形成を可能とするリッジ形状を実現できるためである。
また、上記第１実施形態では、エッチング減速層がＩｎＧａＡｓＰからなり、第２上クラッド層がＡｌＧａＡｓからなり、第１，第２コンタクト層がＧａＡｓからなるので、エッチング減速層を用いた効果を好適に利用することのできるエッチングを行うことができる。
また、上記第１実施形態では、硫酸と過酸化水素水の混合水溶液をエッチング液として使用するので、第２上クラッド層および第１，第２コンタクト層のエッチング速度よりも、エッチング減速層のエッチング速度を遅くなるように制御することができる。
また、上記第１実施形態では、第１コンタクト層のバンドギャップエネルギは１．４２ｅＶであり、第２上クラッド層のバンドギャップエネルギは２．０５ｅＶである。そして、上記第１コンタクト層と第２上クラッド層との間にあるエッチング減速層のバンドギャップエネルギは１．５９ｅＶである。このように、上記エッチング減速層のバンドギャップエネルギは、第１コンタクト層のバンドギャップエネルギよりも大きく、第２上クラッド層のバンドギャップエネルギよりも小さいので、第１コンタクト層と第２上クラッド層との間のバンド不連続が緩和される。したがって、上記第１コンタクト層、第２上クラッド層およびエッチング減速層を含むメサストライプ部に対して電流が流れ易くなるので、半導体レーザ装置の抵抗を下げることができる。
さらに、上記第１実施形態では、第２コンタクト層から活性層へ向かうキャリアはホールであって、下記式（１），（２）の両方が満たされているので、ホールに対するバンド不連続を緩和することができている。
Ｅｖ３−Ｅｖ２＞０ …（１）
Ｅｖ２−Ｅｖ１＞０ …（２）
Ｅｖ１：第２上クラッド層のバレンスバンドのエネルギ
Ｅｖ２：エッチング減速層のバレンスバンドのエネルギ
Ｅｖ３：第２コンタクト層のバレンスバンドのエネルギ
具体的には、上記第１実施形態では、Ｅｖ２−Ｅｖ３＝０．１６ｅＶ、Ｅｖ３−Ｅｖ１＝０．１１ｅＶとなっている。
また、第一導電型・第二導電型をそれぞれｐ型・ｎ型として、上記第１実施形態の場合と逆の導電型とした場合、キャリアとしては電子であって、上述におけるバレンスバンドのエネルギをコンダクションバンドと置き換え、また上記式（１）および（２）の不等号を逆向きに置き換えることで、同様に考えることができ、その場合電子に対するバンド不連続を緩和することができている。
また、上記第１実施形態のように、上記エッチング減速層はＩｎＧａＡｓＰからなり、そのＰ組成比は０．４６であり、上記第２上クラッド層と、上記第１，第２コンタクト層はＡｌＧａＡｓおよびＧａＡｓからなり、上記エッチング減速層の方がＰ組成比が大きいため、１種類のエッチング液でこれらの半導体層群をエッチング形成する場合、上記エッチング減速層のエッチング速度を、上記第２上クラッド層と、上記第１，第２コンタクト層のエッチング速度よりも容易に遅くすることができる。
また、上記第１実施形態のように、少なくともＰを含むエッチング減速層と、ＡｌＧａＡｓからなる第２上クラッド層と、ＧａＡｓからなる第１，第２コンタクト層とを用いることにより、III-Ｖ族化合物からなる半導体レーザ装置を歩留まり良く得ることができる。
また、上記第１実施形態では、エッチング減速層におけるＰのＶ族組成比は０．４６であり、０．６未満であるので、エッチング減速層がエッチングできなくなることを防ぐことができる。
上記第１実施形態のエッチングでは、エッチング表面での酸化層の形成とその酸化層の除去という２段階で反応が進んでおり、ＩｎＧａＡｓＰからなるエッチング減速層におけるＰのＶ族組成比が０．６以上になると、エッチング表面に酸化層が形成されにくくなる、または、酸化層の除去速度が遅くなる、または、その両方が原因となって反応が減速し、エッチング減速層に対するエッチングが遅くなると考えられる。
図８に、ＩｎＧａＡｓＰからなるエッチング減速層のエッチング速度とエッチング減速層におけるＰのＶ族組成比との関係を示す。なお、上記エッチング速度は、硫酸と過酸化水素水とが混合されたエッチング液（体積混合比は硫酸：過酸化水素水：水＝１：８：５０、液温は１０℃）でエッチング減速層をエッチングしたときのものである。
図８から分かるように、エッチング減速層におけるＰのＶ族組成比が０．６未満の場合に比べて、エッチング減速層におけるＰのＶ族組成比が０．６以上の場合の方が、エッチング速度が遅くなっている。
よって、エッチング減速層におけるＰのＶ族組成比は０．６未満であることが好ましいが、上記第１実施形態のように、エッチング減速層におけるＰのＶ族組成比を０．５未満とし、エッチング減速層をＡｓ−ｒｉｃｈとすると、エッチング減速層によるエッチングの減速の効果が得られるのでさらに好ましい。
また、上記エッチング減速層におけるＰのＶ族組成比を０．２以下とすると、図８からも分かるように、エッチング減速層のエッチング速度は、ＧａＡｓからなる第１，第２コンタクト層や、ＡｌＧａＡｓからなる第２上クラッド層のエッチング速度の１／５以上となってしまう。この場合、上記エッチング減速層で適度なエッチングの減速による効果が得られにくい。その結果、所望の形状のメサストライプ部が得られないため、上記エッチング減速層におけるＰのＶ族組成比は０．２よりも大きいことが好ましい。
また、図８からも分かるように、エッチング減速層ではＰのＶ族組成比が０．６以上になると、極端にエッチング速度が小さくなり、エッチングが進まない。この特性を利用して、上記第１実施形態のように、上記リッジ下部層が、組成の異なる第１上クラッド層下部層とエッチングストップ層とからなり、上記リッジ下部層内において最上層にあたる上記エッチングストップ層のＰのＶ族組成比を０．６以上にすることにより、エッチングストップ層下の半導体層がエッチングされるのを確実に防ぐことができ、またメサストライプ部の幅を制御よく作製することができる。
また、上記第１実施形態では、エッチングストップ層の層厚が１５ｎｍであるので、エッチングストップ層下の半導体層がエッチングされるのをより確実に防ぐことができる。
上記第１実施形態では、ＧａＡｓからなる第２コンタクト層を用いていたが、ＩｎＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＡｌＩｎＡｓおよびＡｌＧａＩｎＡｓのうちのいずれか１つからなる第２コンタクト層を用いてもよい。
上記第１実施形態では、エッチングストップ層におけるＰのＶ族組成比は０．７であったが、０．６以上あればよい。
上記第１実施形態では、エッチングストップ層の層厚は１５ｎｍであったが、１０ｎｍ以上であればよい。
上記第１実施形態では、ＩｎＧａＡｓＰからなるエッチングストップ層を用いていたが、ＩｎＧａＰ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、ＡｌＧａＩｎＡｓＰおよびＡｌＧａＡｓＰのうちのいずれか１つからなるエッチングストップ層を用いてもよい。このエッチングストップ層も、ＰのＶ族組成比を０．６以上、かつ、層厚を１０ｎｍにするのが好ましい。
上記第１実施形態では、ＩｎＧａＡｓＰからなるエッチング減速層を用いたが、ＧａＡｓＰ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓＰ、ＩｎＡｓＰ、ＩｎＡｌＡｓＰおよびＡｌＡｓＰのうちのいずれか１つからなるエッチング減速層を用いてもよい。このエッチング減速層も、ＰのＶ族組成比が０．６未満であるのが好ましい。
上記第１実施形態では、薄膜として挙げられている上記ｐ電極は、その総層厚が４００ｎｍであり、エッチングにより形成される上記メサストライプ部の上部と上記エッチング減速層との段差は１．８０μｍ程度であり、それに比べ十分に薄い。薄膜の層厚としては、段差の高さの１／３以下程度であれば好ましいが、薄ければ薄いほど、薄膜形成のために使用される原料の消費量を抑えることができ、装置の低コスト化を実現できる。
上記第１実施形態では、エッチングストップ層とｐ側電極とによるショットキ接合を用いて電流狭窄を行っていたが、絶縁膜（例えば酸化シリコン（ＳｉＯ2）や窒化シリコン（ＳｉＮＸ））で形成したエアリッジ構造を用いて電流狭窄を行ってもよい。つまり、上記絶縁膜でメサストライプ部の側面とエッチングストップ層の表面とを覆って、その絶縁膜から露出させた第２コンタクト層の上面にｐ側電極を接触させてもよい。要するに、図１３の絶縁保護膜５０８およびｐ側電極５０９で構成される構造を用いてもよい。この絶縁保護膜５０８およびｐ側電極５０９で構成される構造を第１実施形態の半導体レーザ装置に用いても、薄膜である絶縁膜および電極の段切れ防止による歩留向上の効果を十分大きくすることができる。
また、上述のようにショットキ接合を用いて電流狭窄を行う場合、ｐ側電極を形成した後、熱処理を行うことによって、ｐ側電極の最下層を化合物層にすれば、電流狭窄領域におけるショットキ接合性とコンタクト層におけるオーミック接合性とがより強化され、メサストライプ部にのみ低抵抗で電流を注入することができる。
このようにショットキ接合性とオーミック接合性がより強化されるので、電流狭窄層の埋め込み再成長工程やコンタクト層の結晶再成長工程を行うことなしに、低閾値電流発振、高出力動作および長期信頼性が得られる。
また、上記電流狭窄層の埋め込み再成長工程やコンタクト層の結晶再成長工程を行わないので、製造工程が簡略化する。したがって、製造コストを低減することができる。
また、上記第１実施形態では、メサストライプ部およびエッチングストップ層上にｐ側電極を形成しているので、放熱特性を向上させることができる。したがって、上記第１実施形態の半導体レーザ装置の信頼性を高めることができる。
また、上記第１実施形態では、メサストライプ部の側面に対して直接電極材料を形成することとなっているが、上記基板に対して斜面となっているために、より確実に段切れのない電極を作成するには、電極の最下層を密着性のよい材料を用いる、もしくは電極を厚くすることが好ましい。が、電極を厚くすることは電極の材料の消費量が多くなりコストの増加を招く。そこで電極の最下層の材料には本実施形態のごとくＴｉを用いる、もしくはＰｔを用いることが好ましく、これらの材料は十分な密着性を有しているので、より薄い膜の電極を形成することができ、電極の材料の消費量を低減して低コストな半導体レーザ装置が得られる。
また、上記第１実施形態では、ｐ側電極に対して行う熱処理の温度が３９０℃であり、ｐ側電極の最下層がＴｉからなっているので、Ｔｉと半導体層との間に合金化反応を起こすことができる。
上記第１実施形態のように、Ｔｉを半導体層に蒸着した後、４００℃程度の加熱処理を行うと、製造プロセス中に半導体層の表面に形成された酸化物層が除去され、ドーピング濃度が１×１０17ｃｍ-3以下の低濃度半導体層に対しては、安定なショットキ接合を得ることができる。上記低濃度半導体層がＩｎＧａＡｓＰ層やＡｌＧａＡｓ層である場合は、特に熱的,電気的に安定なショットキ接合を得ることができる。これは電極の最下層がごく薄いＴｉ合金化物層になるためと考えられ、熱処理を実施しないとこのような安定なショットキ接合を得る効果は見られにくい。
また、ドーピング濃度が１×１０18ｃｍ-3以上の高濃度半導体層（ＧａＡｓ層やＩｎＧａＡｓ層）に対してＴｉを接触させた後、適切な加熱処理を行った場合、製造プロセス中に半導体層の表面に形成された酸化物層を除去できると共に、ＴｉＡｓ層が形成されることで低コンタクト抵抗を実現させることができる。ここで、上記加熱処理の温度は３５０℃以上４３０℃以下である。上記加熱処理の温度が３５０℃未満である場合、合金化による高濃度側化合物層の生成の反応が十分に進まない。また、上記加熱処理の温度が４３０℃を超える場合、オーミック接合において、徐々にコンタクト抵抗が悪化してくる。これは、ＴｉxＧａ1-x層の生成およびＴｉより上層の金属材料のミキシングによるものと考えられる。
上記第１実施形態では、ｐ側電極に対して行う熱処理の温度は３９０℃であったが、３５０℃以上４３０℃以下であればよい。上記熱処理の温度が３５０℃未満である場合、ドーピング濃度１×１０18ｃｍ-3以上の高濃度半導体層に対して高濃度側化合物層を十分に形成することができず、また、ドーピング濃度１×１０17ｃｍ-3以下の低濃度半導体層に対しても低濃度側化合物層を十分に形成することができない。また、上記熱処理の温度が４３０℃を超える場合、前述のごとくコンタクト抵抗が悪化するので、半導体レーザ装置の特性が悪化してしまう。
上記第１実施形態では、ｐ側電極の最下層をＴｉにしていたが、ｐ側電極の最下層をＰｔにしてもよい。上記ｐ側電極の最下層をＰｔにした場合も、ｐ側電極に対して行う熱処理の温度は３５０℃以上４５０℃以下にする。上記熱処理の温度が３５０℃未満である場合、ドーピング濃度１×１０18ｃｍ-3以上の高濃度半導体層に対して高濃度側化合物層を十分に形成することができず、また、ドーピング濃度１×１０17ｃｍ-3以下の低濃度半導体層に対しても低濃度側化合物層を十分に形成することができない。また、上記熱処理の温度が４５０℃を超える場合、Ｐｔが半導体層中に拡散しすぎるので、半導体レーザ装置の特性が悪化してしまう。
また、上記第１実施形態では、ドーピング濃度１.３５×１０18ｃｍ-3の第１上クラッド層下部層、ドーピング濃度１.０×１０17ｃｍ-3の第１上クラッド層上部層およびドーピング濃度１.０×１０17ｃｍ-3のエッチングストップ層を、メサストライプ部と活性層との間に形成していることにより、ショットキ接合特性を考慮した制限を受けることなく、ｐ型の半導体層により要求される光学特性の仕様に応じて、ｐ型半導体層の層厚・組成等を自在に変更することができるため光学設計の自由度が増すと共に、素子抵抗の上昇を抑えることができ、一層の低消費電力化を図ることができる。
また、上記第１実施形態では、エッチング液の体積混合比が硫酸：過酸化水素水：水＝１：８：５０であるので、好適にエッチングを行うことができる。上記硫酸の体積比が大きい場合、エッチング速度が大きく、エッチング制御が困難になる。また、上記過酸化水素水の体積比が大きい場合、ＧａＡｓおよびＡｌＧａＡｓのエッチングに対する非選択性が少なくなる。
上記第１実施形態では、上記メサストライプ部１２１のように、メサ両側面における法線ベクトルが上向きの成分を有していたが、片面だけにこのような段差を有する構造における側面や、溝構造に対する溝両側の側面に対しても、同様にそれらの側面が上向きの成分を有していれば同様の効果が得られる。
上記第１実施形態では、半導体レーザ装置の波長は８９０ｎｍであったが、他の波長帯、例えば６５０ｎｍ帯、１．３μｍ帯や１．５５μｍ帯などでもよい。
上記第１実施形態の製造方法をトランジスタなどの半導体装置に用いてもよい。
（参考例１）
図１０に、本発明の参考例１における光伝送システムの光伝送モジュール２００の概略断面図を示す。また、図１１に、光源の部分の概略斜視図を示す。詳しくは後述するが、通信を行う双方の側（例えば、端末とサーバ）にそれぞれ同じ光伝送モジュール２００を備えることにより、双方の光伝送モジュール２００間で光信号を送受信する光伝送システムが構成される。
上記光伝送モジュール２００は、図１０に示すように、上記実施形態で説明した発振波長８９０ｎｍのＩｎＧａＡｓ系半導体レーザ装置（レーザチップ）２０１を光源の一例として備えていると共に、Ｓｉ（シリコン）のｐｉｎフォトダイオードである受光素子２０２を備えている。
上記レーザチップ２０１は回路基板２０６に実装されている。この回路基板２０６の表面には、半導体レーザ駆動用の正負両電極のパターンと、レーザチップ２０１を搭載するための凹部２０６ａとが形成されている。この凹部２０６ａの深さは３００μｍに設定されている。上記凹部２０６ａの底面には、レーザチップ２０１が取り付けられたレーザマウント（マウント材）２１０がはんだで固定されている。上記凹部２０６ａはレーザチップ２０１によるレーザ光の放射を妨げない程度の深さとなっている。また、上記凹部２０６ａの底面は、上記レーザ光の放射角に悪影響を与えないように粗さが調整されている。
上記受光素子２０２は、回路基板２０６に実装され、ワイヤ２０７Ｂにより電気信号が取り出される。
また、上記回路基板２０６にはレーザ駆動用／受信信号処理用のＩＣ（集積回路）回路２０８が実装されている。
また、上記凹部２０６ａには、光を拡散するフィラーを混入した液状のシリコン樹脂２０９が適量滴下されている。これにより、上記シリコン樹脂２０９は表面張力のために凹部２０６ａ内に留まり、レーザマウント２１０を覆って凹部２０６ａに固定する。この参考例１では、回路基板２０６の表面に凹部２０６ａを形成し、その凹部２０６ａの底面にレーザマウント２１０を固定しているが、上述のように、シリコン樹脂２０９は表面張力のためにレーザチップ表面およびその近傍に留まるので、凹部２０６ａは必ずしも形成する必要はない。
上記シリコン樹脂２０９は、８０℃で約５分間加熱して、ゼリー状になるまで硬化させている。また、上記シリコン樹脂２０９は透明なエポキシ樹脂モールド２０３により被覆されている。このエポキシ樹脂モールド２０３には、レーザ光の放射角制御のためのレンズ部２０４と、信号光を集光するためのレンズ部２０５とがそれぞれ一体的にモールドレンズとして形成される。上記レンズ部２０４はレーザチップ２０１の上方に位置する一方、レンズ部２０５は受光素子２０２の上方に位置している。
上述したように、この光伝送システムでは、相手側が同じ光伝送モジュールをもう１台保持して、光信号の送受信を行うことを前提としている。したがって、上記レーザチップ２０１からから情報を持って出た光信号は、相手側の光伝送モジュールの受光素子によって受信される。また、相手側の光伝送モジュールのレーザチップから情報を持って出た光信号は受光素子２０２によって受信される。
以下、上記レーザマウント２１０について、図１１を用いて説明する。
上記レーザマウント２１０はＬ字型のヒートシンク２１１を有している。このヒートシンク２１１にレーザチップ２０１がＩｎ糊剤を用いてダイボンドされている。上記レーザチップ２０１の下面２０１ｂには高反射膜がコーティングされている一方、レーザチップの上面２０１ａには低反射膜がコーティングされている。これらの反射膜は、レーザチップ端面の保護も兼ねて形成されている。
上記ヒートシンク２１１の基部２１１ｂには正電極２１２が固定されている。この正電極２１２と基部２１１ｂとの間には絶縁物を介挿して、正電極２１２がヒートシンク２１１と導通しないようにしている。また、上記正電極２１２と、レーザチップ２０１の表面のショットキ接合部上に設けられた電極領域２０１ｃとは、金ワイヤ２０７Ｃによって接続されている。
上記レーザマウント２１０は回路基板２０６上のレーザ駆動用負電極部（図示せず）にはんだ固定されている。また、上記正電極２１２の平坦部２１３は回路基板２０６上のレーザ駆動用正電極部（図示せず）にワイヤ２０７Ａを介して電気的に接続されている。このような配線の形成により、レーザビーム２１４を発振により得ることができる光伝送モジュール２００が完成する。
上記光伝送モジュール２００は、前述の低コストで製造できる１回成長タイプのレーザチップ２０１を使用しているため、モジュール単価を従来に比べて大幅に低く抑えることができる。
（参考例２）
図１２に、本発明の参考例２の光ディスク装置の構造の一例を示す。
上記光ディスク装置は、光ディスク３０１にデータを書き込んだり、光ディスク３０１に書き込まれたデータを再生するための発光素子を備えている。この発光素子は、上記実施形態の半導体レーザ装置において、量子井戸活性層などの層に変更を加え、７８０ｎｍで発振するようにした半導体レーザ装置３０２である。この半導体レーザ装置３０２の順メサ形状のリッジストライプ部を形成する工程などは上記実施形態と同様である。
以下、この光ディスク装置についてさらに詳しく説明する。
上記光ディスク装置では、光ディスク３０１へのデータの書き込み時、半導体レーザ装置３０２から光ディスク３０１へ向けて信号光（レーザ光）が出射される。この信号光は、コリメートレンズ３０３により平行光とされ、ビームスプリッタ３０４を透過しλ／４偏光板３０５で偏光状態が調節された後、レーザ光照射用対物レンズ３０６で光ディスク３０１の表面に集光される。
上記光ディスク装置では、光ディスク３０１に記録されたデータを読み出す時、データ信号がのっていないレーザ光が書き込み時と同じ経路をたどって光ディスク３０１の表面に照射される。この光ディスク３０１の表面で反射されたレーザ光は、レーザ光照射用対物レンズ３０６、λ／４偏光板３０５を経た後、ビームスプリッタ３０４により光軸の方向が９０°変えられて、再生光用対物レンズ３０７で信号検出用受光素子３０８の表面に集光される。この信号検出用受光素子３０８は、レーザ光が示すデータ信号を電気信号に変換して信号光再生回路３０９に出力する。上記電気信号は信号光再生回路３０９で元の信号に再生される。
以上のような動作を行える光ディスク装置は、従来の半導体レーザ装置よりも製造工程や製造コストを低減した半導体レーザ装置３０２を発光素子として備えているため、製造コストが低くなる。
上記参考例２では、本発明の半導体レーザ装置を記録再生型の光ディスク装置に適用していたが、本発明の半導体レーザ装置を、同じ波長７８０ｎｍ帯を用いる光ディスク記録装置、光ディスク再生装置や、他の波長帯（例えば６５０ｎｍ帯）の光ディスク装置などにも適用してもよい。
なお、本発明の半導体装置は、上述の図示例にのみ限定されるものではなく、例えば半導体レーザ装置の井戸層・障壁層の層厚や層数など、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
図１は本発明の一実施形態の半導体レーザ装置の概略断面図である。 図２は上記実施形態の半導体レーザ装置の製造方法の工程図である。 図３は上記実施形態の半導体レーザ装置の製造方法の工程図である。 図４は上記実施形態の半導体レーザ装置の製造方法の工程図である。 図５は上記実施形態の半導体レーザ装置の製造方法の工程図である。 図６は比較例の半導体レーザ装置の要部の概略断面図である。 図７は上記実施形態の半導体レーザ装置の電流−光出力特性のグラフである。 図８は、ＩｎＧａＡｓＰからなるエッチング減速層のエッチング速度とエッチング減速層におけるＰのＶ族組成比との関係を示すグラフである。 図９Ａは、エッチングにより露出した面における法線ベクトルを示す模式図である。 図９Ｂは、エッチングにより露出した面における法線ベクトルを示す模式図である。 図９Ｃは、エッチングにより露出した面における法線ベクトルを示す模式図である。 図１０は本発明の参考例１における光伝送システムの光伝送モジュールの概略断面図である。 図１１は上記参考例１の光伝送システムの光源の概略斜視図である。 図１２は本発明の参考例２の光ディスク装置の概略構成図である。 図１３は従来の半導体レーザ装置の概略断面図である。 図１４は従来のヘテロ接合バイポーラトランジスタの概略断面図である。
１０１ ｎ−ＧａＡｓ基板
１０２ ｎ−ＧａＡｓバッファ層
１０３ ｎ−Ａｌ0.5Ｇａ0.5Ａｓ第１下クラッド層
１０４ ｎ−Ａｌ0.422Ｇａ0.578Ａｓ第２下クラッド層
１０５ Ａｌ0.25Ｇａ0.75Ａｓ下ガイド層
１０６ 多重歪量子井戸活性層
１０７ Ａｌ0.4Ｇａ0.6Ａｓ上ガイド層
１０８ ｐ−Ａｌ0.558Ｇａ0.442Ａｓ第１上クラッド層下部層
１０９ ｐ−Ａｌ0.558Ｇａ0.442Ａｓ第１上クラッド層上部層
１１０ ｐ−Ｉｎ0.34Ｇａ0.66Ａｓ0.3Ｐ0.7エッチングストップ層
１１１ ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層
１１２ Ｉｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46エッチング減速層
１１３ ｐ−ＧａＡｓ第１コンタクト層
１１４ ｐ++−ＧａＡｓ第２コンタクト層
１１５ ｐ側電極
１１６ ｎ側電極
１１８ レジストマスク
１２１ メサストライプ部
２００ 光伝送モジュール
２０１ レーザチップ
２０１ａ レーザチップの上面
２０１ｂ レーザチップの下面
２０１ｃ 電極領域
２０２ 受光素子
２０３ エポキシ樹脂モールド
２０４ レンズ部
２０５ レンズ部
２０６ 回路基板
２０６ａ 凹部
２０７Ａ ワイヤ
２０７Ｂ ワイヤ
２０７Ｃ 金ワイヤ
２０８ レーザ駆動用／受信信号処理用のＩＣ回路
２０９ シリコン樹脂
２１０ レーザマウント
２１１ ヒートシンク
２１１ｂ 基部
２１２ 正電極
２１３ 平坦部
２１４ レーザビーム
３０１ 光ディスク
３０２ 半導体レーザ装置
３０３ コリメートレンズ
３０４ ビームスプリッタ
３０５ λ／４偏光板
３０６ レーザ光照射用対物レンズ
３０７ 再生光用対物レンズ
３０８ 信号検出用受光素子
３０９ 信号光再生回路

Claims (2)

  1. 半導体基板上に第１半導体層を形成する第１半導体層形成工程と、
    上記第１半導体層上に、上記第１半導体層のエッチング速度よりも遅いエッチング速度を持つ第２半導体層を形成する第２半導体層形成工程と、
    上記第２半導体層上に、上記第２半導体層のエッチング速度よりも速いエッチング速度を持つ第３半導体層を形成する第３半導体層形成工程と、
    上記第３半導体層上にエッチングマスクを形成するエッチングマスク形成工程と、
    上記エッチングマスクを用いて、上記エッチングマスク外の領域において、上記第３半導体層、上記第２半導体層および上記第１半導体層の、少なくとも一部を１種類のエッチング液でエッチングするエッチング工程と、
    上記１種類のエッチング液でエッチングされた上記第３半導体層、上記第２半導体層および上記第１半導体層からなる半導体層群の少なくとも側面を被覆し、かつ上記第３半導体層の上面から上記半導体層群の側方部まで連続している薄膜を形成する薄膜形成工程と
    を備え、
    上記第１半導体層および上記第３半導体層は、それぞれ、ＡｌＧａＡｓ、ＧａＡｓおよびＩｎＧａＡｓのうちのいずれか１つからなり、
    上記第２半導体層はＩｎＧａＡｓＰまたはＧａＡｓＰからなり、
    上記第２半導体層におけるＰのＶ族組成比が０．２よりも大きく０．６未満であり、
    上記エッチング液は硫酸と過酸化水素水の混合水溶液であることを特徴とする半導体レーザ装置の製造方法。
  2. 請求項１に記載の半導体レーザ装置の製造方法において、
    上記第１半導体層を形成する第１半導体層形成工程に先立って、上記半導体基板上に、ドーピング濃度が１×１０17ｃｍ-3以下である第２導電型の第４半導体層を形成する第４半導体層形成工程を行い、
    上記半導体基板が第１導電型を有し、
    上記第１，第３半導体層が第２導電型を有し、
    上記第３半導体層のドーピング濃度が１×１０18ｃｍ-3以上であり、
    上記エッチング工程により少なくとも一部分の領域において上記第４半導体層が表出しており、
    上記薄膜は電極であり、上記薄膜が、上記第３半導体層、上記第２半導体層および上記第１半導体層からなる半導体層群の少なくとも側面および上記第４半導体層上にかけて形成されており、
    上記電極に熱処理を行うことにより、上記電極と上記第３半導体層との界面に、上記電極の構成元素の少なくとも一つと上記第３半導体層の構成元素の少なくとも一つとからなる高濃度側化合物層を形成すると共に、上記電極と上記第４半導体層との界面に、上記電極の構成元素の少なくとも一つと上記第４半導体層の構成元素の少なくとも一つとからなる低濃度側化合物層を形成する化合物層形成工程を上記薄膜形成工程の後に行うことを特徴とする半導体レーザ装置の製造方法。
JP2005047087A 2005-02-23 2005-02-23 半導体レーザ装置の製造方法 Expired - Fee Related JP4460473B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005047087A JP4460473B2 (ja) 2005-02-23 2005-02-23 半導体レーザ装置の製造方法
US11/357,941 US7760783B2 (en) 2005-02-23 2006-02-22 Semiconductor device such as semiconductor laser device and manufacturing method therefor, and optical transmission module and optical disk unit employing the semiconductor laser device
US12/500,442 US7816162B2 (en) 2005-02-23 2009-07-09 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005047087A JP4460473B2 (ja) 2005-02-23 2005-02-23 半導体レーザ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006237131A JP2006237131A (ja) 2006-09-07
JP4460473B2 true JP4460473B2 (ja) 2010-05-12

Family

ID=36911746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005047087A Expired - Fee Related JP4460473B2 (ja) 2005-02-23 2005-02-23 半導体レーザ装置の製造方法

Country Status (2)

Country Link
US (2) US7760783B2 (ja)
JP (1) JP4460473B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920164B2 (ja) * 2002-07-23 2007-05-30 富士通株式会社 半導体受光装置及びその製造方法
US7297589B2 (en) * 2005-04-08 2007-11-20 The Board Of Trustees Of The University Of Illinois Transistor device and method
DE102006035627A1 (de) * 2006-07-31 2008-02-07 Osram Opto Semiconductors Gmbh LED-Halbleiterkörper
TWI355096B (en) * 2006-12-29 2011-12-21 Epistar Corp Light-emitting diode structure and method for manu
JP2008235442A (ja) 2007-03-19 2008-10-02 Fujitsu Ltd 半導体発光素子及びその製造方法
DE102009056387B9 (de) * 2009-10-30 2020-05-07 Osram Opto Semiconductors Gmbh Kantenemittierender Halbleiterlaser mit einem Phasenstrukturbereich zur Selektion lateraler Lasermoden
JP5729138B2 (ja) * 2011-05-30 2015-06-03 住友電気工業株式会社 光半導体デバイスの製造方法
JP2014093461A (ja) * 2012-11-06 2014-05-19 Ricoh Co Ltd 面発光レーザ素子、面発光レーザアレイ、光走査装置、及び画像形成装置
DE102014107385A1 (de) * 2014-05-26 2015-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2017199501A1 (ja) * 2016-05-16 2017-11-23 ソニー株式会社 受光素子、光通信装置、および受光素子の製造方法
US10535800B1 (en) * 2017-08-08 2020-01-14 Facebook Technologies, Llc Parabolic vertical hybrid light emitting diode
US11227970B1 (en) 2018-10-18 2022-01-18 Facebook Technologies, Llc Light emitting diodes manufacture and assembly
US11164905B2 (en) 2018-10-18 2021-11-02 Facebook Technologies, Llc Manufacture of semiconductor display device
US11257982B1 (en) * 2018-10-18 2022-02-22 Facebook Technologies, Llc Semiconductor display device
WO2021039161A1 (ja) * 2019-08-30 2021-03-04 株式会社ジャパンディスプレイ 検出装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104183A (ja) * 1989-09-18 1991-05-01 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JPH04111375A (ja) * 1990-08-30 1992-04-13 Furukawa Electric Co Ltd:The 半導体レーザ素子
JPH07231142A (ja) * 1994-02-18 1995-08-29 Mitsubishi Electric Corp 半導体発光素子
JP3859839B2 (ja) 1997-09-30 2006-12-20 富士フイルムホールディングス株式会社 屈折率導波型半導体レーザ装置
JP2000114660A (ja) 1998-09-30 2000-04-21 Furukawa Electric Co Ltd:The リッジ導波路型半導体レーザ素子
JP4599687B2 (ja) 2000-08-08 2010-12-15 ソニー株式会社 レーザダイオード、半導体発光装置および製造方法
JP4157287B2 (ja) 2001-09-27 2008-10-01 シャープ株式会社 化合物半導体装置及びその製造方法
JP2003163414A (ja) 2001-11-27 2003-06-06 Fuji Photo Film Co Ltd 半導体レーザ素子およびその製造方法
JP4078891B2 (ja) 2002-06-17 2008-04-23 日立電線株式会社 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ
JP2004356611A (ja) 2002-09-20 2004-12-16 Mitsubishi Chemicals Corp Ｉｉｉ−ｖ族化合物半導体結晶の製造方法
AU2003266544A1 (en) 2002-09-20 2004-04-08 Mitsubishi Chemical Corporation Semiconductor crystal of group iii-v compound
JP2004146527A (ja) 2002-10-23 2004-05-20 Sharp Corp 半導体レーザ素子とその製造方法
JP2005012044A (ja) 2003-06-20 2005-01-13 Sony Corp 半導体レーザ素子およびその製造方法
US7492801B2 (en) * 2003-11-11 2009-02-17 Sharp Kabushiki Kaisha Semiconductor laser element, manufacturing method thereof, optical disk apparatus and optical transmission system
US7558307B2 (en) * 2004-02-16 2009-07-07 Sharp Kabushiki Kaisha Semiconductor laser device, semiconductor laser device manufacturing method, optical disk apparatus and optical transmission system
JP2005347478A (ja) * 2004-06-02 2005-12-15 Sharp Corp 半導体レーザ素子

Also Published As

Publication number Publication date
US7760783B2 (en) 2010-07-20
US20060186420A1 (en) 2006-08-24
US20090275160A1 (en) 2009-11-05
JP2006237131A (ja) 2006-09-07
US7816162B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
JP4460473B2 (ja) 半導体レーザ装置の製造方法
JPH11168262A (ja) 面型光デバイス、その製造方法、および表示装置
US10958042B2 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US7558307B2 (en) Semiconductor laser device, semiconductor laser device manufacturing method, optical disk apparatus and optical transmission system
JP4224041B2 (ja) 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP4641251B2 (ja) 半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置
US7492801B2 (en) Semiconductor laser element, manufacturing method thereof, optical disk apparatus and optical transmission system
JP4885434B2 (ja) 半導体レーザ素子、光ディスク装置および光伝送システム
US7339967B2 (en) Semiconductor device, semiconductor laser device, manufacturing method for semiconductor device, manufacturing method for semiconductor laser device, optical disk device and optical transmission system
US7537945B2 (en) Semiconductor laser device and method of manufacturing the same, and optical transmission module and optical disk apparatus using the semiconductor laser device
JP4121494B2 (ja) 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP4377779B2 (ja) 半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システム
JP4884698B2 (ja) 半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置
JP2005302984A (ja) 化合物半導体装置、化合物半導体装置の製造方法、光伝送モジュール、および、光ディスク装置
US20090155942A1 (en) Hybrid metal bonded vertical cavity surface emitting laser and fabricating method thereof
JP4869582B2 (ja) 半導体レーザ素子、光ディスク装置および光伝送システム
JP4843251B2 (ja) 半導体レーザ素子、光ディスク装置および光伝送システム
JP2005175450A (ja) 化合物半導体装置およびその製造方法、ならびにその化合物半導体装置を備えた光ディスク装置
JP2005268754A (ja) 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP2008047641A (ja) 半導体レーザ素子とその製造方法、光ディスク装置、および光伝送モジュール
JP4619647B2 (ja) 化合物半導体装置の製造方法
JP2009188435A (ja) 半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システム
JP2007317731A (ja) 半導体レーザ素子、光ディスク装置および光伝送システム
JP2005203746A (ja) 半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システム
JP4786873B2 (ja) 半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees