JP3920164B2 - 半導体受光装置及びその製造方法 - Google Patents
半導体受光装置及びその製造方法 Download PDFInfo
- Publication number
- JP3920164B2 JP3920164B2 JP2002214408A JP2002214408A JP3920164B2 JP 3920164 B2 JP3920164 B2 JP 3920164B2 JP 2002214408 A JP2002214408 A JP 2002214408A JP 2002214408 A JP2002214408 A JP 2002214408A JP 3920164 B2 JP3920164 B2 JP 3920164B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- layer
- optical waveguide
- core layer
- receiving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 227
- 238000004519 manufacturing process Methods 0.000 title claims description 62
- 239000010410 layer Substances 0.000 claims description 284
- 230000003287 optical effect Effects 0.000 claims description 206
- 239000012792 core layer Substances 0.000 claims description 149
- 238000005253 cladding Methods 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 36
- 230000007423 decrease Effects 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 14
- 238000009826 distribution Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052814 silicon oxide Inorganic materials 0.000 description 36
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 27
- 230000008878 coupling Effects 0.000 description 18
- 238000010168 coupling process Methods 0.000 description 18
- 238000005859 coupling reaction Methods 0.000 description 18
- 230000031700 light absorption Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000013307 optical fiber Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- CBHCDHNUZWWAPP-UHFFFAOYSA-N pecazine Chemical compound C1N(C)CCCC1CN1C2=CC=CC=C2SC2=CC=CC=C21 CBHCDHNUZWWAPP-UHFFFAOYSA-N 0.000 description 3
- 229950007538 pecazine Drugs 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体受光装置及びその製造方法に係り、特に、受光素子と、受光素子に光を導く光導波路とを一体的に備えた半導体受光装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年のインターネットに代表される情報通信網の発展に伴い、より高速な光通信システムの必要性が高まってきている。これに伴い、光通信システムにおいて光信号の検出等に用いられる半導体光受光装置についても、４０Ｇｂｉｔ／ｓ以上の情報伝達速度で高速動作が可能であることが求められている。
【０００３】
これまで、高速動作が可能な半導体受光装置としては、光ファイバと容易に結合することができるテーパ状光導波路とフォトダイオードとを一体的に備えた本願発明者による半導体受光装置が知られている（例えば、特開平２００２−２６３７０号公報を参照）。
【０００４】
図１９はテーパ状光導波路を一体的に備えた従来の半導体受光装置の構造を示す概略図である。図１９（ａ）は従来の半導体受光装置の光の進行方向に沿った断面図、図１９（ｂ）は図１９（ａ）のＡ−Ａ′線断面図、図１９（ｃ）は図１９（ａ）のＢ−Ｂ′線断面図、図１９（ｄ）は図１９（ａ）のＣ−Ｃ′線断面図である。
【０００５】
ＳＩ（Semi-Insulating）−ＩｎＰ基板１００上に、入射する光が伝搬する光導波路部１０２と、光導波路部１０２を伝搬した光を受光する受光部１０４とが隣接して設けられている。
【０００６】
ＳＩ−ＩｎＰ基板１００上には、ｎ型ＩｎＰ層１０６が形成されている。
【０００７】
光導波路部１０２のｎ型ＩｎＰ層１０６上には、ＳＩ−ＩｎＰ基板１００端部から受光部１０４側に向かって厚さが連続的に増大しているテーパ状のＩｎＧａＡｓＰコア層１０８が形成されている。さらに、ｎ型ＩｎＰ層１０６上には、ＩｎＰクラッド層１１０が形成され、ＩｎＧａＡｓＰコア層１０８が埋め込まれている。
【０００８】
受光部１０４のｎ型ＩｎＰ層１０６上には、ドープされていないＩｎＧａＡｓ光吸収層１１２が形成されている。ＩｎＧａＡｓ光吸収層１１２上には、ｐ型半導体層１１４が形成されている。こうして、ＩｎＧａＡｓ光吸収層１１２がｐ型半導体層１１４とｎ型ＩｎＰ層１０６とに挟まれてなるＰＩＮフォトダイオード１１６が形成されている。
【０００９】
ＰＩＮフォトダイオード１１６の光導波路部１０２側端面には、ＩｎＧａＡｓＰコア層１０８の受光部１０４側端面が光結合されている。
【００１０】
ＰＩＮフォトダイオード１１６のｐ型半導体層１１４上には、ｐ型電極１１８が形成されている。受光部１０４のｎ型ＩｎＰ層１０６上には、ｎ型電極１２０が形成されている。
【００１１】
光ファイバ等の外部光導波路により半導体受光装置へと導かれた光は、埋め込み光導波路部１０２端部のＩｎＧａＡｓＰコア層１０８の一端に入射する。
【００１２】
ＩｎＧａＡｓＰコア層１０８に入射した光は、ＩｎＧａＡｓＰコア層１０８内を受光部１０４へ向けて伝搬し、ＰＩＮフォトダイオード１１６のＩｎＧａＡｓ光吸収層１１２の側面に入射する。
【００１３】
ＩｎＧａＡｓＰコア層１０８を伝搬した光が入射したＰＩＮフォトダイオード１１６は、光電変換の原理に基づき、入射した光の強度に応じた電気信号をｐ型電極１１８に出力する。
【００１４】
図１９に示す従来の半導体受光装置では、４０ＧＨｚの応答特性を得ることができ、また、本願発明者等により、偏波依存性がなく、高い受光効率を有するものも試作されている（例えば、CPT2001 Technica Digest (2001) p.105を参照）。
【００１５】
【発明が解決しようとする課題】
上記従来のテーパ状光導波路を備えた半導体受光装置の高速動作を実現するためには、受光部の容量を低減する必要がある。素子の低容量化には、素子構造をメサ型とする方法が最も有力であると考えられている。ＰＩＮフォトダイオードをメサ型構造とすることにより、ＰＩＮ接合容量を従来構造のものと比較して半減することができる。
【００１６】
しかしながら、製造工程上、メサ型受光素子とテーパ状光導波路とをモノリシック集積することは困難であった。これは、メサ型受光素子とテーパ状光導波路のパターニング及びエッチングを同時に行うことが困難であるために、テーパ状光導波路とメサ型受光素子との間の光結合損失が大きくなってしまうためである。
【００１７】
本発明の目的は、高い受光効率を有するとともに高速動作が可能であり、歩留まりよく製造しうる半導体受光装置及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的は、半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少し、前記受光素子側に向かって表面の高さが連続的に減少する上部クラッド層とを有するテーパ光導波路とを有することを特徴とする半導体受光装置により達成される。
【００１９】
また、上記目的は、半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路と、前記受光素子と前記テーパ光導波路との間の前記半導体基板上に形成され、コア層と、前記コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路とを有することを特徴とする半導体受光装置により達成される。
【００２０】
また、上記目的は、半導体基板上に、受光素子を形成する工程と、前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少し、前記受光素子側に向かって表面の高さが連続的に減少する上部クラッド層を形成する工程とを有することを特徴とする半導体受光装置の製造方法により達成される。
【００２１】
また、上記目的は、半導体基板上の第１の領域に、受光素子を形成する工程と、前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、前記コア層上に第１の上部クラッド層を形成する工程と、前記第１の上部クラッド層及び前記コア層を、一端が受光素子に接続するストライプ形状にパターニングする工程と、前記第１の領域及び前記第１の領域に隣接する第２の領域を覆う第１のマスク膜を形成する工程と、前記第１のマスク膜をマスクとして前記第１の上部クラッド層をエッチングし、前記第２の領域に前記コア層及び前記第１の上部クラッド層を有するリッジ型光導波路を形成する工程と、前記第１のマスク膜をマスクとして、前記半導体基板上及び前記コア層上に、第２の上部クラッド層を形成し、前記第２の領域に隣接する第３の領域に、前記コア層及び前記第２の上部クラッド層を有するテーパ光導波路を形成する工程とを有することを特徴とする半導体受光装置の製造方法により達成される。
【００２２】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体受光装置及びその製造方法について図１乃至図５を用いて説明する。図１は本実施形態による半導体受光装置の構造を示す斜視図、図２は本実施形態による半導体受光装置の構造を示す断面図、図３及び図４は本実施形態による半導体受光装置の製造方法を示す工程断面図、図５は本実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【００２３】
まず、本実施形態による半導体受光装置について図１及び図２を用いて説明する。図２（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図２（ｂ）は図２（ａ）のＡ−Ａ′線断面図、図２（ｃ）は図２（ａ）のＢ−Ｂ′線断面図、図２（ｄ）は図２（ａ）のＣ−Ｃ′線断面図である。
【００２４】
本実施形態による半導体受光装置では、ＳＩ−ＩｎＰ基板１０上に、入射する光が伝搬する光導波路部１２と、光導波路部１２を伝搬した光を受光する受光部１４とが隣接して設けられている。
【００２５】
ＳＩ−ＩｎＰ基板１０上には、光導波路部１２における下部クラッド層、及び受光部１４におけるＰＩＮフォトダイオードのｎ型半導体層として機能するｎ型ＩｎＰ層１６が形成されている。
【００２６】
光導波路部１２のｎ型ＩｎＰ層１６上には、ＳＩ−ＩｎＰ基板１０端部から受光部１４側に向かって厚さが連続的に増大しているテーパ状のＩｎＧａＡｓＰコア層１８が形成されている。光導波路部１２の受光部１４側近傍以外の領域では、ｎ型ＩｎＰ層１６上にＩｎＰクラッド層２０ａが形成されている。これにより、ＩｎＧａＡｓＰコア層１８が埋め込まれ、その上面及び側面がＩｎＰクラッド層２０ａにより覆われている。光導波路部１２の受光部１４側近傍では、ＩｎＧａＡｓＰコア層１８の上面にのみ選択的にＩｎＰクラッド層２０ｂが形成され、ＩｎＧａＡｓＰコア層１８の側面は露出している。
【００２７】
このように、光導波路部１２は、下部クラッド層として機能するｎ型ＩｎＰ層１６上に形成されたＩｎＧａＡｓＰコア層１８がＩｎＰクラッド層２０ａにより埋め込まれた埋め込み光導波路部１２ａと、ＩｎＧａＡｓＰコア層１８の上面にＩｎＰクラッド層２０ｂが形成され、ＩｎＧａＡｓＰコア層１８の側面が露出しているリッジ型接続用光導波路部１２ｂとから構成されている。
【００２８】
受光部１４のｎ型ＩｎＰ層１６上には、ドープされていないＩｎＧａＡｓ光吸収層２２が形成されている。ＩｎＧａＡｓ光吸収層２２上には、ｐ型ＩｎＰ層、ｐ型ＩｎＧａＡｓＰ層、及びｐ型ＩｎＰ層が順次積層されてなるｐ型半導体層３０が形成されている。こうして、ＳＩ−ＩｎＰ基板１０上に、ｎ型ＩｎＰ層１６と、ドープされていないＩｎＧａＡｓ光吸収層２２と、ｐ型半導体層３０とが順次積層されてなるメサ型のＰＩＮフォトダイオード３２が形成されている。
【００２９】
ＰＩＮフォトダイオード３２の光導波路部１２側端面には、ＩｎＧａＡｓＰコア層１８の受光部１４側端面が直接接合（バッドカップリング）により光結合されている。
【００３０】
ＰＩＮフォトダイオード３２のｐ型半導体層３０上には、ｐ型電極３６が形成されている。受光部１４のｎ型ＩｎＰ層１６上には、ｎ型電極３８が形成されている。
【００３１】
こうして、本実施形態による半導体受光装置が構成されている。
【００３２】
本実施形態による半導体受光装置は、光導波路部１２の受光部１４との接続部近傍が、リッジ型光導波路部１２ｂとなっていることに主たる特徴がある。すなわち、メサ型の受光素子であるＰＩＮフォトダイオード３２との光結合部近傍の光導波路がリッジ型となっていることに主たる特徴がある。かかる構造により、後述するように、ＩｎＧａＡｓＰコア層１８とＰＩＮフォトダイオード３２との間の光結合損失の増大を招くことなく、テーパ状のＩｎＧａＡｓＰコア層１８とＰＩＮフォトダイオード３２とをモノリシックに集積することができるので、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【００３３】
次に、本実施形態による半導体受光装置の動作について図１及び図２を用いて説明する。
【００３４】
光ファイバ等の外部光導波路により半導体受光装置へと導かれた光は、埋め込み光導波路部１２ａ端部のＩｎＧａＡｓＰコア層１８の一端から入射する。
【００３５】
ＩｎＧａＡｓＰコア層１８に入射した光は、埋め込み光導波路部１２ａのＩｎＧａＡｓＰコア層１８内を受光部１４へ向けて伝搬し、これによりモード変換される。
【００３６】
埋め込み光導波路部１２ａのＩｎＧａＡｓＰコア層１８内を伝搬する光は、引き続き、リッジ型接続用光導波路部１２ｂのＩｎＧａＡｓＰコア層１８内を伝搬する。その後、メサ型のＰＩＮフォトダイオード３２のＩｎＧａＡｓ光吸収層２２の側面に入射する。
【００３７】
リッジ型接続用光導波路部１２ｂのＩｎＧａＡｓＰコア層１８から光が入射したＰＩＮフォトダイオード３２は、光電変換の原理に基づき、入射した光の強度に応じた電気信号をｐ型電極３６に出力する。
【００３８】
次に、本実施形態による半導体受光装置の製造方法について図３乃至図５を用いて説明する。図３（ａ）乃至図３（ｆ）は図２（ａ）に対応する半導体受光装置における光の進行方向に沿った工程断面図である。図４（ａ１）、図４（ｂ１）、図４（ｃ１）、図４（ｄ１）、図４（ｅ１）、及び図４（ｆ１）はそれぞれ図３（ａ）乃至図３（ｆ）のＡ−Ａ′線断面図である。図４（ａ２）、図４（ｂ２）、図４（ｃ２）、図４（ｄ２）、図４（ｅ２）、及び図４（ｆ２）はそれぞれ図３（ａ）乃至図３（ｆ）のＢ−Ｂ′線断面図である。図４（ａ３）、図４（ｂ３）、図４（ｃ３）、図４（ｄ３）、図４（ｅ３）、及び図４（ｆ３）はそれぞれ図３（ａ）乃至図３（ｆ）のＣ−Ｃ′線断面図である。図５（ａ）乃至図５（ｃ）は本実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【００３９】
まず、ＳＩ−ＩｎＰ基板１０上に、例えばＭＯＶＰＥ法により、厚さ２μｍのｎ型ＩｎＰ層１６と、厚さ０．２μｍのＩｎＧａＡｓ層４０と、厚さ１．５μｍのｐ型ＩｎＰ層４２と、厚さ０．３μｍのｐ型ＩｎＧａＡｓ層４４と、厚さ０．０５μｍのｐ型ＩｎＰ層４６とを順次エピタキシャル成長する（図３（ａ）、図４（ａ１）、図４（ａ２）、図（ａ３）を参照）。なお、ここで形成したｐ型ＩｎＰ層４６については、ｐ型電極３８を形成する際にエッチングにより除去する。
【００４０】
次いで、このように形成したエピウェハ上に、例えばＣＶＤ法によりシリコン酸化膜を形成する。続いて、リソグラフィー及びエッチング技術を用いて、図５（ａ）に示すように、ＰＩＮフォトダイオード３２の形成予定領域及びそれを両側から挟む矩形状の領域に、シリコン酸化膜４８を形成する。
【００４１】
次いで、例えば反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法により、シリコン酸化膜４８をマスクとして、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、及びＩｎＧａＡｓ層４０をパターニングする。これにより、シリコン酸化膜４８が形成されていない領域では、ｎ型ＩｎＰ層１６が露出する。一方、シリコン酸化膜４８が形成されたＰＩＮフォトダイオード３２の形成予定領域及びそれを両側から挟む矩形状の領域には、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、ＩｎＧａＡｓ層４０が残存する（図３（ｂ）、図４（ｂ１）、図４（ｂ２）、図４（ｂ３）を参照）。
【００４２】
次いで、シリコン酸化膜４８を選択成長マスクとして、全面に、例えば有機金属気相成長（Metal Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法により、ＩｎＧａＡｓＰ層５０と、ＩｎＰ層５２とを順次形成する（図３（ｃ）、図４（ｃ１）、図４（ｃ２）、図４（ｃ３）を参照）。例えば、ＩｎＧａＡｓＰ層５０の成膜では、アルシン、ホスフィン、トリメチルインジウム、及びトリメチルガリウムを原料とし、１５０Ｔｏｒｒ、６５０℃で成長する。また、ＩｎＰ層５２の成膜では、ホスフィン及びトリメチルインジウムを原料とし、１０Ｔｏｒｒ、６５０℃で成長する。
【００４３】
ＩｎＧａＡｓＰ層５０の成膜において、シリコン酸化膜４８上に析出した原料原子は、シリコン酸化膜４８表面上を移動する。そして、原料原子は、ＰＩＮフォトダイオード３２の形成予定領域を両側から挟む矩形状の領域間の溝に到達したところで、溝の底部に露出したｎ型ＩｎＰ層１６上に堆積する。この結果、ＩｎＧａＡｓＰ層５０は、ＰＩＮフォトダイオード３２に向かって厚さが連続的に増大するテーパ状に形成される（図３（ｃ）を参照）。
【００４４】
ＩｎＧａＡｓＰ層５０及びＩｎＰ層５２を形成した後、選択成長マスクとして用いたシリコン酸化膜４８を除去する。
【００４５】
次いで、例えばＣＶＤ法により、シリコン酸化膜を全面に形成する。続いて、リソグラフィー及びエッチング技術を用いて、図５（ｂ）に示すように、ＩｎＧａＡｓＰコア層１８及びＰＩＮフォトダイオード３２の形成予定領域を含む領域を覆うストライプ状のシリコン酸化膜５４を形成する。
【００４６】
次いで，例えばＲＩＥ法により、シリコン酸化膜５４をマスクとして、ＩｎＰ層５２、ＩｎＧａＡｓＰ層５０、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、及びＩｎＧａＡｓ層４０をパターニングする。こうして、光導波路部１２において、ＩｎＧａＡｓＰ層５０がストライプ化され、ＩｎＧａＡｓＰコア層１８が形成される。同時に、受光部１４において、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、及びＩｎＧａＡｓ層４０がストライプ化され、メサ型のＰＩＮフォトダイオード３２が形成される（図３（ｄ）、図４（ｄ１）、図４（ｄ２）、図４（ｄ３）を参照）。
【００４７】
上述のように、本実施形態によれば、埋め込み光導波路部１２ａ及びリッジ型光導波路部１２ｂのＩｎＧａＡｓＰコア層１８、及びＰＩＮフォトダイオード３２のパターニング及びエッチングを同時に行うことができる。これにより、ＩｎＧａＡｓＰコア層１８とＰＩＮフォトダイオード３２との間の光結合損失の増大を招くことなく、テーパ状のＩｎＧａＡｓＰコア層１８とＰＩＮフォトダイオード３２とをモノリシックに集積することができる。これにより、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【００４８】
ＩｎＧａＡｓＰコア層１８及びＰＩＮフォトダイオード３２を形成した後、シリコン酸化膜５４を除去する。
【００４９】
次いで、例えばＣＶＤ法により、シリコン酸化膜を全面に形成する。続いて、リソグラフィー及びエッチング技術を用いて、図５（ｃ）に示すように、ＰＩＮフォトダイオード３２の両側を含む矩形の領域を覆うシリコン酸化膜５６を形成する。
【００５０】
次いで、例えばＲＩＥ法により、シリコン酸化膜５６をマスクとして、ＩｎＰ層５２をエッチングする。こうして、ＰＩＮフォトダイオード３２の両側近傍の矩形の領域に形成されているＩｎＰ層５２が残存する（図３（ｅ）、図４（ｅ１）、図４（ｅ２）、図４（ｅ３）を参照）。こうして、リッジ型接続用光導波路部１２ｂにおいて、ＩｎＧａＡｓＰコア層１８上面に、ＩｎＰクラッド層２０ｂが選択的に形成される。
【００５１】
次いで、シリコン酸化膜５６を選択成長マスクとして、例えばＭＯＶＰＥ法により、全面にＩｎＰ層を形成する。これにより、埋め込み光導波路部１２ａにおいて、ＩｎＧａＡｓＰコア層１８がＩｎＰクラッド層２０ａにより埋め込まれる（図３（ｆ）、図４（ｆ１）、図４（ｆ２）、図４（ｆ３）を参照）。
【００５２】
以後、通常の製造プロセスに従い、受光部１４のパターニング、ｐ型電極３６、ｎ型電極３８の形成等を行う。
【００５３】
こうして、本実施形態による半導体受光装置が製造される。
【００５４】
このように、本実施形態によれば、メサ型のＰＩＮフォトダイオード３２との光結合部近傍のＩｎＧａＡｓＰコア層１８上面にＩｎＰクラッド層２０ｂを形成してＰＩＮフォトダイオード３２との光結合部近傍の光導波路をリッジ型とするので、ＰＩＮフォトダイオード３２と光導波路との間の光結合損失の増大を招くことなく、メサ型の受光素子とテーパ状の光導波路とをモノリシックに集積することができる。これにより、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【００５５】
［第２実施形態］
本発明の第２実施形態による半導体受光装置及びその製造方法について図６乃至図１１を用いて説明する。図６は第１実施形態による半導体受光装置の製造方法においてＩｎＰクラッド層を厚く形成した場合の様子を示す断面図、図７は本実施形態による半導体受光装置の構造を示す斜視図、図８は本実施形態による半導体受光装置の構造を示す断面図、図９及び図１０は本実施形態による半導体受光装置の製造方法を示す工程断面図、図１１は本実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。なお、第１実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００５６】
上述した第１実施形態による半導体受光装置においては、光ファイバ等の外部光導波路との結合を容易にするため、光の入射端面近傍でのＩｎＰクラッド層２０ａを十分に厚くすることが望ましい。すなわち、光の結合損失を低減し受光感度を向上するためには、入射端面近傍でのＩｎＰクラッド層２０ａの厚さを例えば４μｍ以上にすることが望ましい。
【００５７】
しかしながら、第１実施形態による半導体受光装置の構造のまま単にＩｎＰクラッド層２０ａを厚くした場合には、以下に述べるような難点が想定される。第１実施形態による半導体受光装置の製造方法においてＩｎＰクラッド層２０ａを厚くした場合について図６を用いて説明する。
【００５８】
ＩｎＰクラッド層２０ａの厚さを例えば２μｍ以上とすると、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとを滑らかに接続することが困難となる。このため、図６に示すように、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとの接続部近傍等において、成膜の際にＩｎＰクラッド層２０ａの異常成長が生じ、不規則な凹凸が形成される。
【００５９】
図６に示すようなＩｎＰクラッド層２０ａにおける凹凸が生じた場合、その後に受光部１４をパターニングする際に用いるレジスト膜の厚さにばらつきが生じる。この結果、受光部１４を高い精度でパターニングすることが困難となることが想定される。特に、ｐ型電極３６、ｎ型電極３８等の電極のパターニング不良が発生すると、コンタクト抵抗の上昇等を招き、歩留まり低下の一因となりうる。
【００６０】
また、かかるＩｎＰクラッド層２０ａの異常成長部は形状が不規則であるため、化学エッチング等により除去することが困難であると考えられる。したがって、ＩｎＰクラッド層２０ａの異常成長そのものを抑制する必要がある。
【００６１】
本実施形態による半導体受光装置及びその製造方法は、埋め込み光導波路部１２ａにおいてＩｎＧａＡｓＰコア層１８を埋め込むクラッド層の厚さを、上述した異常成長を抑制しつつ、光の入射端面近傍で厚くすることを可能とするものである。本実施形態によれば、高い受光効率を有するともに高速動作が可能であるのみならず、光ファイバ等の外部光導波路と低光結合損失で容易に結合することができ、歩留まりよく製造することができる半導体受光装置を提供することができる。
【００６２】
まず、本実施形態による半導体受光装置について図７及び図８を用いて説明する。図８（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図８（ｂ）は図８（ａ）のＡ−Ａ′線断面図、図８（ｃ）は図８（ａ）のＢ−Ｂ′線断面図、図８（ｄ）は図８（ａ）のＣ−Ｃ′線断面図である。
【００６３】
本実施形態による半導体受光装置では、第１実施形態による場合と同様に、光導波路部１２と受光部１４とが同一基板上に形成されている。光導波路部１２は、埋め込み光導波路部１２ａと、リッジ型接続用光導波路部１２ｂとから構成されている。
【００６４】
埋め込み光導波路部１２ａにおいては、ｎ型ＩｎＰ層１６上に、ＳＩ−ＩｎＰ基板１０の光の入射端面から受光部１４側に向かって厚さが連続的に減少しているテーパ状のＩｎＰクラッド層５８が形成され、ＩｎＧａＡｓＰコア層１８が埋め込まれている。
【００６５】
ＩｎＰクラッド層５８は、リッジ型接続用光導波路部１２ｂ近傍での厚さが、例えば１．8μｍとなっており、リッジ型接続用光導波路部１２ｂのＩｎＧａＡｓＰコア層１８上面に形成されたＩｎＰクラッド層２０ｂとほぼ滑らかに接続している。
【００６６】
一方、光の入射端面近傍におけるＩｎＰクラッド層５８の厚さは、例えば４．５μｍとなっており、光ファイバ等の外部光導波路と低光損失かつ容易に結合するために十分な厚さとなっている。
【００６７】
このように、本実施形態による半導体受光装置は、ＳＩ−ＩｎＰ基板１０端部から受光部１４側に向かって厚さが連続的に減少しているテーパ状のＩｎＰクラッド層５８を有することに主たる特徴がある。
【００６８】
テーパ状のＩｎＰクラッド層５８は、後述する方法により、リッジ型接続用光導波路部１２ｂとの接続部近傍における成長速度を、光の入射端面近傍における成長速度に比べて小さくなるようにして形成されたものである。このため、リッジ型接続用光導波路部１２ｂとの接続部近傍における異常成長を抑制しつつ光の入射端面近傍でのＩｎＰクラッド層５８を十分に厚くすることができる。これにより、本実施形態による半導体受光装置を、光ファイバ等の外部光導波路と低光損失かつ容易に結合することができる。また、ＩｎＰクラッド層５８の異常成長が抑制されるので、受光部１４のパターニングにおける不具合の発生等が抑制され、高い歩留まりで本実施形態による半導体受光装置を製造することができる。
【００６９】
次に、本実施形態による半導体受光装置の製造方法について図９乃至図１１を用いて説明する。図９（ａ）乃至図９（ｃ）は図８（ａ）に対応する半導体受光装置における光の進行方向に沿った工程断面図である。図１０（ａ１）、図１０（ｂ１）、及び図１０（ｃ１）はそれぞれ図９（ａ）乃至図９（ｃ）のＡ−Ａ′線断面図である。図１０（ａ２）、図１０（ｂ２）、及び図１０（ｃ２）はそれぞれ図９（ａ）乃至図９（ｃ）のＢ−Ｂ′線断面図である。図１０（ａ３）、図１０（ｂ３）、及び図１０（ｃ３）はそれぞれ図９（ａ）乃至図９（ｃ）のＣ−Ｃ′線断面図である。図１１は本実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【００７０】
本実施形態による半導体受光装置の製造方法は、ＩｎＧａＡｓＰコア層１８を埋め込むＩｎＰクラッド層５８を、ＳＩ−ＩｎＰ基板１０端部から受光部１４側に向かってその厚さが連続的に減少するように形成することに主たる特徴がある。
【００７１】
まず、図３（ａ）乃至図３（ｄ）、図４（ａ１）乃至図４（ａ３）、図４（ｂ１）乃至図４（ｂ３）、図４（ｃ１）乃至図４図４（ｃ３）、及び図４（ｄ１）乃至図４（ｄ３）に示す第１実施形態による半導体受光装置の製造方法の場合と同様にして、ＳＩ−ＩｎＰ基板１０上に、ＩｎＧａＡｓＰコア層１８及びＰＩＮフォトダイオード３２を形成する（図９（ａ）、図１０（ａ１）、図１０（ａ２）、図１０（ａ３）を参照）。
【００７２】
次いで、例えばＣＶＤ法により、シリコン酸化膜を全面に形成する。続いて、リソグラフィー及びエッチング技術を用いて、図１１に示すように、ＰＩＮフォトダイオード３２の両側を含む矩形の領域と、ＩｎＧａＡｓＰコア層１８が形成された領域を挟む矩形の領域とを覆うシリコン酸化膜６０を形成する。
【００７３】
次いで、例えばＲＩＥ法により、シリコン酸化膜６０をマスクとして、ＩｎＰ層５２をパターニングする。こうして、ＰＩＮフォトダイオード３２の両側近傍のＩｎＧａＡｓＰ層５０上面に形成されているＩｎＰ層５２が残存する（図９（ｂ）、図１０（ｂ１）、図１０（ｂ２）、図１０（ｂ３）を参照）。こうして、リッジ型接続用光導波路部１２ｂにおいて、ＩｎＧａＡｓＰコア層１８上面に、ＩｎＰクラッド層２０ｂが形成される。
【００７４】
次いで、シリコン酸化膜６０を選択成長マスクとして、例えばＭＯＶＰＥ法により、全面にＩｎＰ層を形成する。成膜条件としては、例えば、原料ガスとしてフォスフィン及びアルシンを用い、成膜温度を６００℃とすることができる。
【００７５】
また、図１１に示す選択成長マスクとして用いるシリコン酸化膜６０の大きさは、例えば、半導体受光装置１チップの大きさを幅５００μｍ、長さ６００μｍとした場合には、次のようにすることができる。すなわち、シリコン酸化膜６０が形成されるＰＩＮフォトダイオード３２の両側を含む矩形の領域を長さ３０μｍ、幅３６０μｍとする。また、ＩｎＧａＡｓＰコア層１８が形成された領域を挟む矩形の両領域をそれぞれ長さ２６０μｍ、幅１６５μｍとし、その間の長さ２６０μｍ、幅３０μｍの領域を露出する。
【００７６】
上記ＩｎＰ層の成膜において、シリコン酸化膜６０上に析出した原料原子は、シリコン酸化膜６０表面上を移動し、シリコン酸化膜６０が形成されていない領域に堆積していく。こうして、ＩｎＰ層の成長速度に分布が生じ、矩形のシリコン酸化膜６０に挟まれたＩｎＧａＡｓＰコア層１８が形成された領域でのＩｎＰ層の成長速度は、リッジ型接続用光導波路部１２ｂとの接続部近傍に比べて光の入射端面近傍において速くなる。この結果、ＩｎＰ層は、リッジ型接続用光導波路部１２ｂとの接続部近傍に比べて、光の入射端面近傍において厚く形成される。
【００７７】
こうして、埋め込み光導波路部１２ａにおいて、ＩｎＧａＡｓＰコア層１８は、ＳＩ−ＩｎＰ基板１０の光の入射端面側から受光部１４側に向かって厚さが連続的に減少しているテーパ状のＩｎＰクラッド層５８により埋め込まれる（図９（ｃ）、図１０（ｃ１）、図１０（ｃ２）、図１０（ｃ３）を参照）。
【００７８】
以後、通常の製造プロセスに従い、受光部１４のパターニング、ｐ型電極３６、あｎ型電極３８の形成等を行う。
【００７９】
こうして、本実施形態による半導体受光装置が製造される。
【００８０】
このように、本実施形態によれば、メサ型のＰＩＮフォトダイオード３２との光結合部近傍のＩｎＧａＡｓＰコア層１８上面にＩｎＰクラッド層２０ｂを形成してＰＩＮフォトダイオード３２との光結合部近傍の光導波路をリッジ型とするので、ＰＩＮフォトダイオード３２と光導波路との間の光結合損失の増大を招くことなく、メサ型の受光素子とテーパ状の光導波路とをモノリシックに集積することができる。これにより、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【００８１】
さらに、埋め込み光導波路部１２ａにおけるＩｎＰクラッド層２０ａを光の入射端面側からＰＩＮフォトダイオード３２側に向けて連続的に減少するように形成するので、ＩｎＰクラッド層２０ａのリッジ型光導波路部１２ｂ近傍における異常成長を抑制することができる。これにより、受光部１４のパターニングにおける不具合の発生等を抑制することができ、高い受光効率を有し、高速動作可能な半導体受光装置を歩留まりよく製造することができる。
【００８２】
なお、本実施形態では、受光部１４と埋め込み光導波路部１２ａとの間に、リッジ型接続用光導波路部１２ｂを設けていたが、リッジ型接続用光導波路部１２ｂを設けない構成としてもよい。
【００８３】
［第３実施形態］
本発明の第３実施形態による半導体受光装置について図１２を用いて説明する。図１２は本実施形態による半導体受光装置の構造を示す断面図である。なお、第２実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００８４】
本実施形態による半導体受光装置は、第２実施形態による半導体受光装置のテーパ状のコア層を多層構造としたものである。以下、本実施形態による半導体受光装置の構造について図１２を用いて説明する。図１２（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図１２（ｂ）は図１２（ａ）のＡ−Ａ′線断面図、図１２（ｃ）は図１２（ａ）のＢ−Ｂ′線断面図、図１２（ｄ）は図１２（ａ）のＣ−Ｃ′線断面図である。
【００８５】
光導波路部１２のｎ型ＩｎＰ層１６上には、ＳＩ−ＩｎＰ基板１０端部から受光部１４側に向かって厚さが連続的に増大しているテーパ状のコア層６２が形成されている。
【００８６】
コア層６２は、ｎ型ＩｎＰ層１６上に順次積層されたＩｎＧａＡｓＰ層６４と、ＩｎＰ層６６と、ＩｎＧａＡｓＰ層６８とから構成されている。入射端では、例えば、ＩｎＧａＡｓＰ層６４の厚さは０．０３９μｍ、ＩｎＰ層６６の厚さは０．００２μｍ、ＩｎＧａＡｓＰ層６８の厚さは０．０３９μｍとなっている。受光部１４近傍では、例えば、ＩｎＧａＡｓＰ層６４の厚さは０．１７μｍ、ＩｎＰ層６６の厚さは０．００３μｍ、ＩｎＧａＡｓＰ層６８の厚さは０．１７μｍとなっている。
【００８７】
このように、本実施形態による半導体受光装置は、多層構造を有するテーパ状のコア層６２を有することに主たる特徴がある。多層構造の光導波路とし、その多層膜の膜厚比を半導体材料組成で変化させることで実効的な膜厚比が大きくなり、最適なモード径変換を実現することができる。多層構造の光導波路とした場合の詳細については、例えば、本願発明者の一部による特開２００２−２６３７０号公報に記載されている。
【００８８】
なお、多層構造を有するテーパ状のコア層６２は、第１及び第２実施形態においてＩｎＧａＡｓＰコア層１８をテーパ状に形成した場合と同様にして、ＩｎＧａＡｓＰ層６４、ＩｎＰ層６６、及びＩｎＧａＡｓＰ層６８のそれぞれを順次形成することにより得ることができる。
【００８９】
また、本実施形態では、コア層６２を３層構造としたが、３層構造に限定されるものではなく、２層構造としてもよいし、或いは３層以上の多層構造としてもよい。
【００９０】
また、本実施形態では、第２実施形態による半導体受光装置のテーパ状の光導波路層を多層構造のコア層６２としたが、他の実施形態による半導体受光装置のテーパ状のコア層を、多層構造を有するコア層６２としても本実施形態による場合と同様の効果が得られる。
【００９１】
［第４実施形態］
本発明の第４実施形態による半導体受光装置について図１３を用いて説明する。図１３は本実施形態による半導体受光装置の構造を示す断面図である。なお、第２実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００９２】
本実施形態による半導体受光装置は、第２実施形態による半導体受光装置において、埋め込み光導波路部１２ａの層数と、リッジ型接続用光導波路部１２ｂの層数とが異なっているものである。以下、本実施形態による半導体受光装置の構造について図１３を用いて説明する。図１３（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図１３（ｂ）は図１３（ａ）のＡ−Ａ′線断面図、図１３（ｃ）は図１３（ａ）のＢ−Ｂ′線断面図、図１３（ｄ）は図１３（ａ）のＣ−Ｃ′線断面図である。
【００９３】
図１３（ａ）及び図１３（ｃ）に示すように、リッジ型接続用光導波路部１２ｂにおいて、ＩｎＧａＡｓＰコア層１８上面に形成されたＩｎＰ層２０ｂの中に、ＩｎＧａＡｓＰ層７０が形成されている。
【００９４】
このように、本実施形態による半導体受光装置は、埋め込み光導波路部１２ａの層数と、リッジ型接続用光導波路部１２ｂの層数とが異なっていることに主たる特徴がある。
【００９５】
埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとの光結合をよりよくするためには、縦方向のモードの重なりをよくする必要がある。
【００９６】
上記のように、リッジ型接続用光導波路１２ｂにおける層数を多くする等、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとで多層膜の枚数に差を設けることにより、リッジ型接続用光導波路部１２ｂの縦方向のモードを広がり、光結合がより良好なものとなり、光損失を低減することができる。
【００９７】
なお、本実施形態では、第２実施形態による半導体受光装置において、埋め込み光導波路部１２ａの層数と、リッジ型接続用光導波路部１２ｂの層数とが異なるようにしたが、他の実施形態による半導体受光装置について、埋め込み光導波路部１２ａの層数と、リッジ型接続用光導波路部１２ｂの層数とが異なるようにしても本実施形態による場合と同様の効果を得ることができる。
【００９８】
［第５実施形態］
本発明の第５実施形態による半導体受光装置について図１４を用いて説明する。図１４は本実施形態による半導体受光装置の構造を示す断面図である。なお、第２実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００９９】
本実施形態による半導体受光装置は、第２実施形態による半導体受光装置において、ＩｎＧａＡｓＰコア層１８の幅が、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとで異なっているものである。以下、本実施形態による半導体受光装置の構造について図１４を用いて説明する。図１４（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ′線断面図、図１４（ｃ）は図１４（ａ）のＢ−Ｂ′線断面図、図１４（ｄ）は図１４（ａ）のＣ−Ｃ′線断面図である。
【０１００】
図１４（ｂ）及び図１４（ｃ）に示すように、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅が、リッジ型接続用光導波路部１２ｂでの幅よりも狭くなっている。例えば、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅は６μｍであるのに対し、リッジ型接続用光導波路部１２ｂでの幅は８μｍとなっている。
【０１０１】
このように、本実施形態による半導体受光装置は、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅が、リッジ型接続用光導波路部１２ｂでの幅よりも狭くなっていることに主たる特徴がある。このように、ＩｎＧａＡｓＰコア層１８の幅に差を設けることにより、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとの光結合における光損失を低減することができる。
【０１０２】
上述した埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとで幅の異なるＩｎＧａＡｓＰコア層１８は、第２実施形態による半導体受光装置の製造方法において、ＩｎＧａＡｓＰ層５０のストライプ化にマスクとして用いるシリコン酸化膜５４を所定の異なる幅の部分を有するパターンとすることにより形成することができる。
【０１０３】
なお、光損失を低減する効果を十分に得るためには、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅を、リッジ型接続用光導波路部１２ｂでの幅よりも０．５μｍ以上狭くすることが望ましい。
【０１０４】
また、本実施形態では、第２実施形態による半導体受光装置において、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅を、リッジ型接続用光導波路部１２ｂでの幅よりも狭くしたが、他の実施形態による半導体受光装置についても、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅を、リッジ型接続用光導波路部１２ｂでの幅よりも狭くすることにより同様の効果を得ることができる。
【０１０５】
［第６実施形態］
本発明の第６実施形態による半導体受光装置について図１５を用いて説明する。図１５は本実施形態による半導体受光装置の構造を示す断面図である。なお、第１実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【０１０６】
本実施形態による半導体受光装置は、第１実施形態による半導体受光装置において、ｎ型ＩｎＰ層１６及びリッジ型接続用光導波路部１２ｂにおけるＩｎＧａＡｓＰコア層１８上面に形成されたＩｎＰ層２０ｂのそれぞれの中に、ＩｎＧａＡｓＰ層が挿入されているものである。以下、本実施形態による半導体受光装置の構造について図１５を用いて説明する。図１５（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図１５（ｂ）は図１５（ａ）のＡ−Ａ′線断面図、図１５（ｃ）は図１５（ａ）のＢ−Ｂ′線断面図、図１５（ｄ）は図１５（ａ）のＣ−Ｃ′線断面図である。
【０１０７】
埋め込み光導波路部１２ａのＩｎＧａＡｓＰコア層１８下のｎ型ＩｎＰ層１６の中には、ＩｎＧａＡｓＰコア層１８とほぼ同じ幅のＩｎＧａＡｓＰ層７２ａが挿入されている。
【０１０８】
リッジ型接続用光導波路部１８におけるｎ型ＩｎＰ層１６の中にも、ＩｎＧａＡｓ層からなるＩｎＧａＡｓＰ層７２ｂが挿入されている。また、リッジ型光導波路部１２ｂにおけるＩｎＧａＡｓＰコア層１８上面に形成されたＩｎＰクラッド層２０ｂの中にも、ＩｎＧａＡｓＰコア層１８とほぼ同じ幅のＩｎＧａＡｓＰ層からなるＩｎＧａＡｓＰ層７２ｃが挿入されている。
【０１０９】
また、受光部１４におけるｎ型ＩｎＰ層１６の中にも、ＩｎＧａＡｓ層からなるＩｎＧａＡｓＰ層７２ｄが挿入されている。
【０１１０】
なお、ｎ型ＩｎＰ層１６の中に挿入されているＩｎＧａＡｓＰ層７２ａ、７２ｂ、７２ｄは、同一のＩｎＧａＡｓＰ層からなるものである。
【０１１１】
このように、本実施形態による半導体受光装置は、リッジ型光導波路部１２ｂにおけるＩｎＰクラッド層２０ｂに、ＩｎＰクラッド層２０ｂとはエッチング特性の異なるＩｎＧａＡｓＰ層７２ｃが挿入されていることに主たる特徴がある。
【０１１２】
この場合、ＩｎＰ層５２を形成する際にＩｎＧａＡｓＰ層７２ｃを挿入し、ＩｎＧａＡｓＰ層７２ｃとＩｎＰ層５２とをパターニングすることによりＩｎＰクラッド層２０ｂを形成する。エッチング条件を適宜設定することにより、シリコン酸化膜５６をマスクとしてＩｎＰ層５２及びＩｎＧａＡｓＰ層７２ｃをエッチングする際に、ＩｎＰ５２層にはサイドエッチングが入らず、ＩｎＧａＡｓＰ層７２ｃにはサイドエッチングが入る条件で、ＩｎＰ層５２及びＩｎＧａＡｓＰ層７２ｃをエッチングすることができる。これにより、ＩｎＰクラッド層２０ｂの側面に凹凸が形成される。この凹凸により、ＩｎＰ層を再成長し、埋め込み光導波路部１２ａにおけるＩｎＰクラッド層２０ａを形成する際に、ＩｎＰクラッド層２０ｂとＩｎＰクラッド層２０ａとが滑らかに接合される。こうして、埋め込み光導波路部１２ａとリッジ型光導波路部１２ｂとの接続部の段差となる部分を滑らかに接合することができる。
【０１１３】
上述したＩｎＧａＡｓＰ層７２ａ、７２ｂ、７２ｃ、７２ｄは、第１実施形態による半導体受光装置の製造方法において、これらを挿入する所定の層の形成工程の間にＩｎＧａＡｓＰ層を形成する工程を追加することにより挿入することができる。
【０１１４】
なお、本実施形態では、第１実施形態による半導体受光装置の所定の層にＩｎＧａＡｓＰ層を挿入したが、他の実施形態による半導体受光装置についても、本実施形態による場合と同様にＩｎＧａＡｓＰ層を挿入することにより、同様の効果を得ることができる。
【０１１５】
また、本実施形態では、ＩｎＧａＡｓＰ層を挿入したが、挿入されるＩｎＰクラッド層とエッチング特性が異なるＩｎＡｌＡｓＰ等の他の４元層を挿入してもよい。
【０１１６】
［第７実施形態］
本発明の第６実施形態による半導体受光装置について図１６を用いて説明する。図１６は本実施形態による半導体受光装置の構造を示す概略図である。
【０１１７】
本実施形態による半導体受光装置は、第２実施形態による半導体受光装置において複数のＰＩＮフォトダイオードを光の進行方向に直列に配設したものである。以下、本実施形態による半導体受光装置の構造について図１６を用いて説明する。
図１６（ａ）は本実施形態による半導体受光装置の構造を示す上面図、図１６（ｂ）は図１６（ａ）のＡ−Ａ′線断面図、図１６（ｃ）は図１６（ｂ）中に点線で描かれた楕円により囲まれた部分を拡大した図である。
【０１１８】
受光部１４において、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃが光の進行方向に直列に配設されている。各ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃは、上記実施形態におけるＰＩＮフォトダイオード３２と同様に、ｎ型ＩｎＰ層１６と、ドープされていないＩｎＧａＡｓ光吸収層２２と、ｐ型半導体層３０とが順次積層されてなるメサ型のものである。
【０１１９】
ＰＩＮフォトダイオード７４ａの一端面には、第２実施形態による場合と同様に、ＩｎＧａＡｓＰコア層１８が直接接合により光結合されている。
【０１２０】
ＰＩＮフォトダイオード７４ａとＰＩＮフォトダイオード７４ｂの対向する端面同士は、その間に設けられたリッジ型光導波路７６ａにより光結合されている。ＰＩＮフォトダイオード７４ｂとＰＩＮフォトダイオード７４ｃの対向する端面同士は、その間に設けられたメサ型光導波路７６ｂにより光結合されている。
【０１２１】
ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃのそれぞれの上面には、信号配線７８がエアーブリッジにより接続されている。
【０１２２】
本実施形態による半導体受光装置は、複数のＰＩＮフォトダイオードが光の進行方向に直列に配設されていることに主たる特徴がある。受光部１４においてＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃを光の進行方向に直列に配設する構成とすることにより、一つのＰＩＮフォトダイオード３２を用いる場合に比べて受光部１４における素子容量を低減することが可能となる。
【０１２３】
ＩｎＧａＡｓＰコア層１８を伝搬した光は、光導波路７６ａ、７６ｂにより互いに光結合されたＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃのそれぞれに入射する。各ＰＩＮダイオード７４ａ、７４ｂ、７４ｃは、入射光強度に応じた電気信号を信号配線７８に出力する。
【０１２４】
上述したＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃは、第２実施形態による半導体受光装置の製造方法において、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、及びＩｎＧａＡｓ層４０のエッチングマスクとして用いるシリコン酸化膜４８を、直列に並んだＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの形成予定領域を覆うパターンとすることにより形成することができる。
【０１２５】
なお、光の進行方向に直列に配設されたＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの間の受光感度の差を小さくするために、これらを図１７（ａ）又は図１７（ｂ）に示す構造としてもよい。図１７（ａ）は本実施形態の変形例（その１）による半導体受光装置の図１６（ｃ）に対応する断面図、図１７（ｂ）は本実施形態の変形例（その２）による半導体受光装置のＰＩＮフォトダイオードの上面図である。
【０１２６】
例えば、図１７（ａ）に示すように、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの光の進行方向の素子長を、光導波路部１２から離れた位置にあるものほど徐々に長くしてもよい。これにより、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの間の受光感度の差を小さくすることができる。
【０１２７】
また、図１７（ｂ）に示すように、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの幅を、光導波路部１２から離れていくほど徐々に広くしてもよい。例えば、ＩｎＧａＡｓＰコア層１８の幅を３μｍとした場合には、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの幅を、それぞれ順に３μｍ、５μｍ、１０μｍ程度とする。リッジ型光導波路７６ａ、７６ｂの幅も、異なる幅を有するＰＩＮフォトダイオード間を光結合することができるように徐々に広くする。このようにＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの幅を徐々に広くすることにより、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの間の受光感度の差を小さくすることができる。
【０１２８】
また、本実施形態では、３個のＰＩＮフォトダイオードを光の進行方向に直列に配設したが、配設するＰＩＮフォトダイオードの数は３個に限定されるものではない。
【０１２９】
また、本実施形態では、第２実施形態による半導体受光装置の受光部１４に複数のＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃを設けたが、他の実施形態による半導体受光装置についても、本実施形態による場合と同様に複数のＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃを設けることにより、同様の効果を得ることができる。
【０１３０】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【０１３１】
例えば、本発明による半導体受光装置を構成する材料は、上記実施形態に記載の材料系に限定されるものではなく、受光する光の波長等に基づき好適な材料系を適宜選択することができる。また、各層の厚さや幅等についても必要に応じて適宜設計変更することができる。
【０１３２】
また、上記実施形態では、シリコン酸化膜４８、５４、５６をエッチングマスクや選択成長マスクとして用いたが、エッチングマスクや選択成長マスクとして用いる膜はシリコン酸化膜に限定されるものではない。
【０１３３】
また、上記実施形態では、例えば図８（ａ）に示すように受光部１４断面の接合面が表面に現れていない構造としたが、受光部１４断面の接合面が表面に現れている構造としてもよい。図１８は、本発明による半導体受光装置において、受光部１４断面の接合面が表面に現れる構造の一例を示す断面図である。
【０１３４】
（付記１） 半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路とを有することを特徴とする半導体受光装置。
【０１３５】
（付記２） 半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆う上部クラッド層とを有するテーパ光導波路と、前記受光素子と前記テーパ光導波路との間の前記半導体基板上に形成され、コア層と、前記コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路とを有することを特徴とする半導体受光装置。
【０１３６】
（付記３） 半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路と、前記受光素子と前記テーパ光導波路との間の前記半導体基板上に形成され、コア層と、前記コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路とを有することを特徴とする半導体受光装置。
【０１３７】
（付記４） 付記２又は３記載の半導体受光装置において、前記リッジ型光導波路の前記コア層の幅が、前記テーパ光導波路の前記コア層の幅よりも広くなっていることを特徴とする半導体受光装置。
【０１３８】
（付記５） 付記２乃至４のいずれかに記載の半導体受光装置において、前記テーパ光導波路を構成する層の数と前記リッジ型光導波路を構成する層の数とが異なっていることを特徴とする半導体受光装置。
【０１３９】
（付記６） 付記２乃至５のいずれかに記載の半導体受光装置において、前記リッジ型光導波路の前記上部クラッド層に挿入され、前記リッジ型光導波路の前記上部クラッド層とエッチング特性が異なる層を更に有することを特徴とする半導体受光装置。
【０１４０】
（付記７） 付記１乃至６のいずれかに記載の半導体受光装置において、前記受光素子は、前記テーパ光導波路の前記コア層又は前記リッジ型光導波路の前記コア層と直に結合されていることを特徴とする半導体受光装置。
【０１４１】
（付記８） 付記１乃至７のいずれかに記載の半導体受光装置において、前記テーパ光導波路の前記コア層及び／又は前記リッジ型光導波路の前記コア層は、クラッド層により複数の層に分割されていることを特徴とする半導体受光装置。
【０１４２】
（付記９） 付記１乃至８のいずれかに記載の半導体受光装置において、光導波路により互いに光結合された複数の前記受光素子を有することを特徴とする半導体受光装置。
【０１４３】
（付記１０） 付記９記載の半導体受光装置において、複数の前記受光素子は、前記テーパ光導波路から離れた位置にあるものほど光吸収層の長さが長くなっていることを特徴とする半導体受光装置。
【０１４４】
（付記１１） 付記９又は１０記載の半導体受光装置において、複数の前記受光素子及び前記光導波路の幅が、前記テーパ光導波路から離れるにつれて徐々に広くなっていることを特徴とする半導体受光装置。
【０１４５】
（付記１２） 半導体基板上に、受光素子を形成する工程と、前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層を形成する工程とを有することを特徴とする半導体受光装置の製造方法。
【０１４６】
（付記１３） 半導体基板上の第１の領域に、受光素子を形成する工程と、前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、前記コア層上に第１の上部クラッド層を形成する工程と、前記第１の上部クラッド層及び前記コア層を、一端が受光素子に接続するストライプ形状にパターニングする工程と、前記第１の領域及び前記第１の領域に隣接する第２の領域を覆う第１のマスク膜を形成する工程と、前記第１のマスク膜をマスクとして前記第１の上部クラッド層をエッチングし、前記第２の領域に前記コア層及び前記第１の上部クラッド層を有するリッジ型光導波路を形成する工程と、前記第１のマスク膜をマスクとして、前記半導体基板上及び前記コア層上に、第２の上部クラッド層を形成し、前記第２の領域に隣接する第３の領域に、前記コア層及び前記第２の上部クラッド層を有するテーパ光導波路を形成する工程とを有することを特徴とする半導体受光装置の製造方法。
【０１４７】
（付記１４） 付記１３記載の半導体受光装置の製造方法において、前記テーパ光導波路を形成する工程では、第２のマスク膜を用いて、前記第２の上部クラッド層の成長速度に分布をもたせることにより、前記受光素子側に向かって膜厚が連続的に減少するように前記第２の上部クラッド層を形成することを特徴とする半導体受光装置の製造方法。
【０１４８】
（付記１５） 付記１３又は１４記載の半導体受光装置の製造方法において、前記第１の上部クラッド層及び前記コア層をパターニングする工程では、前記コア層の前記第２の領域における幅が前記第３の領域における幅よりも広くなるように、前記コア層をパターニングすることを特徴とする半導体受光装置の製造方法。
【０１４９】
（付記１６） 付記１３乃至１５のいずれかに記載の半導体受光装置の製造方法において、前記テーパ光導波路を形成する工程及び／又は前記リッジ型光導波路を形成する工程では、前記テーパ光導波路を構成する層の数と前記リッジ型光導波路を構成する層の数とが異なるようにすることを特徴とする半導体受光装置の製造方法。
【０１５０】
（付記１７） 付記１３乃至１６のいずれかに記載の半導体受光装置の製造方法において、前記第１の上部クラッド層を形成する工程では、前記第１の上部クラッド層の中に前記第１の上部クラッド層とエッチング特性が異なる層を挿入することを特徴とする半導体受光装置の製造方法。
【０１５１】
（付記１８） 付記１２乃至１７のいずれかに記載の半導体受光装置の製造方法において、前記コア層を形成する工程では、前記半導体基板上に、クラッド層により複数の層に分割された前記コア層を形成することを特徴とする半導体受光装置の製造方法。
【０１５２】
（付記１９） 付記１２乃至１８のいずれかに記載の半導体受光装置の製造方法において、前記受光素子を形成する工程では、光導波路により互いに光結合された複数の前記受光素子を形成することを特徴とする半導体受光装置の製造方法。
【０１５３】
（付記２０） 付記１９記載の半導体受光装置の製造方法において、前記受光素子を形成する工程では、前記テーパ光導波路から離れた位置にあるものほど光吸収層の長さが長くなるように複数の前記受光素子を形成することを特徴とする半導体受光装置の製造方法。
【０１５４】
（付記２１） 付記１９又は２０記載の半導体受光装置の製造方法において、前記受光素子を形成する工程では、複数の前記受光素子の光吸収層及び前記光導波路の幅が前記テーパ光導波路から離れるにつれて徐々に広くなるように、複数の前記受光素子及び前記光導波路を形成することを特徴とする半導体受光装置の製造方法。
【０１５５】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に形成された受光素子と、半導体基板上に形成され、受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、コア層の上面及び側面を覆い、受光素子側に向かって膜厚が連続的に減少し、前記受光素子側に向かって表面の高さが連続的に減少する上部クラッド層とを有するテーパ光導波路とを有するので、テーパ状のコア層と受光素子との間の光結合損失の増大を招くことなく、テーパ状のコア層と受光素子とをモノリシックに集積することができる。これにより、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【０１５６】
また、半導体基板上に形成された受光素子と、半導体基板上に形成され、受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、コア層の上面及び側面を覆い、受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路と、受光素子とテーパ光導波路との間の半導体基板上に形成され、コア層と、コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路とを有するので、テーパ光導波路の上部クラッド層のリッジ型光導波路近傍における異常成長を抑制することができる。これにより、受光素子の周辺領域のパターニングにおける不具合の発生等を抑制することができ、高い受光効率を有し、高速動作可能な半導体受光装置を歩留まりよく製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体受光装置の構造を示す斜視図である。
【図２】本発明の第１実施形態による半導体受光装置の構造を示す断面図である。
【図３】本発明の第１実施形態による半導体受光装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態による半導体受光装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の第１実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【図６】本発明の第１実施形態による半導体受光装置の製造方法においてＩｎＰクラッド層を厚く形成した場合の様子を示す断面図である。
【図７】本発明の第２実施形態による半導体受光装置の構造を示す斜視図である。
【図８】本発明の第２実施形態による半導体受光装置の構造を示す断面図である。
【図９】本発明の第２実施形態による半導体受光装置の製造方法を示す工程断面図（その１）である。
【図１０】本発明の第２実施形態による半導体受光装置の製造方法を示す工程断面図（その２）である。
【図１１】本発明の第２実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【図１２】本発明の第３実施形態による半導体受光装置の構造を示す断面図である。
【図１３】本発明の第４実施形態による半導体受光装置の構造を示す断面図である。
【図１４】本発明の第５実施形態による半導体受光装置の構造を示す断面図である。
【図１５】本発明の第６実施形態による半導体受光装置の構造を示す断面図である。
【図１６】本発明の第７実施形態による半導体受光装置の構造を示す概略図である。
【図１７】本発明の第７実施形態の変形例による半導体受光装置の構造を示す断面図である。
【図１８】本発明の変形例による半導体受光装置の構造を示す断面図である。
【図１９】従来の半導体受光装置の構造を示す断面図である。
【符号の説明】
１０…ＳＩ−ＩｎＰ基板
１２…光導波路部
１２ａ…埋め込み光導波路部
１２ｂ…リッジ型接続用光導波路部
１４…受光部
１６…ｎ型ＩｎＰ層
１８…ＩｎＧａＡｓＰコア層
２０ａ、２０ｂ…ＩｎＰクラッド層
２２…ＩｎＧａＡｓ光吸収層
３０…ｐ型半導体層
３２…ＰＩＮフォトダイオード
３６…ｎ型電極
３８…ｐ型電極
４０…ＩｎＧａＡｓ層
４２…ｐ型ＩｎＰ層
４４…ｐ型ＩｎＧａＡｓ層
４６…ｐ型ＩｎＰ層
４８…シリコン酸化膜
５０…ＩｎＧａＡｓＰ層
５２…ＩｎＰ層
５４…シリコン酸化膜
５６…シリコン酸化膜
５８…ＩｎＰクラッド層
６０…シリコン酸化膜
６２…コア層
６４…ＩｎＧａＡｓＰ層
６６…ＩｎＰ層
６８…ＩｎＧａＡｓＰ層
７０…ＩｎＧａＡｓＰ層
７２ａ、７２ｂ、７２ｃ、７２ｄ…ＩｎＧａＡｓＰ層
７４ａ、７４ｂ、７４ｃ…ＰＩＮフォトダイオード
７６ａ、７６ｂ…リッジ型光導波路
７８…信号配線
１００…ＳＩ−ＩｎＰ基板
１０２…光導波路部
１０４…受光部
１０６…ｎ型ＩｎＰ層
１０８…ＩｎＧａＡｓＰコア層
１１０…ＩｎＰクラッド層
１１２…ＩｎＧａＡｓ光吸収層
１１４…ｐ型半導体層
１１６…ＰＩＮフォトダイオード
１１８…ｎ型電極
１２０…ｐ型電極
【発明の属する技術分野】
本発明は、半導体受光装置及びその製造方法に係り、特に、受光素子と、受光素子に光を導く光導波路とを一体的に備えた半導体受光装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年のインターネットに代表される情報通信網の発展に伴い、より高速な光通信システムの必要性が高まってきている。これに伴い、光通信システムにおいて光信号の検出等に用いられる半導体光受光装置についても、４０Ｇｂｉｔ／ｓ以上の情報伝達速度で高速動作が可能であることが求められている。
【０００３】
これまで、高速動作が可能な半導体受光装置としては、光ファイバと容易に結合することができるテーパ状光導波路とフォトダイオードとを一体的に備えた本願発明者による半導体受光装置が知られている（例えば、特開平２００２−２６３７０号公報を参照）。
【０００４】
図１９はテーパ状光導波路を一体的に備えた従来の半導体受光装置の構造を示す概略図である。図１９（ａ）は従来の半導体受光装置の光の進行方向に沿った断面図、図１９（ｂ）は図１９（ａ）のＡ−Ａ′線断面図、図１９（ｃ）は図１９（ａ）のＢ−Ｂ′線断面図、図１９（ｄ）は図１９（ａ）のＣ−Ｃ′線断面図である。
【０００５】
ＳＩ（Semi-Insulating）−ＩｎＰ基板１００上に、入射する光が伝搬する光導波路部１０２と、光導波路部１０２を伝搬した光を受光する受光部１０４とが隣接して設けられている。
【０００６】
ＳＩ−ＩｎＰ基板１００上には、ｎ型ＩｎＰ層１０６が形成されている。
【０００７】
光導波路部１０２のｎ型ＩｎＰ層１０６上には、ＳＩ−ＩｎＰ基板１００端部から受光部１０４側に向かって厚さが連続的に増大しているテーパ状のＩｎＧａＡｓＰコア層１０８が形成されている。さらに、ｎ型ＩｎＰ層１０６上には、ＩｎＰクラッド層１１０が形成され、ＩｎＧａＡｓＰコア層１０８が埋め込まれている。
【０００８】
受光部１０４のｎ型ＩｎＰ層１０６上には、ドープされていないＩｎＧａＡｓ光吸収層１１２が形成されている。ＩｎＧａＡｓ光吸収層１１２上には、ｐ型半導体層１１４が形成されている。こうして、ＩｎＧａＡｓ光吸収層１１２がｐ型半導体層１１４とｎ型ＩｎＰ層１０６とに挟まれてなるＰＩＮフォトダイオード１１６が形成されている。
【０００９】
ＰＩＮフォトダイオード１１６の光導波路部１０２側端面には、ＩｎＧａＡｓＰコア層１０８の受光部１０４側端面が光結合されている。
【００１０】
ＰＩＮフォトダイオード１１６のｐ型半導体層１１４上には、ｐ型電極１１８が形成されている。受光部１０４のｎ型ＩｎＰ層１０６上には、ｎ型電極１２０が形成されている。
【００１１】
光ファイバ等の外部光導波路により半導体受光装置へと導かれた光は、埋め込み光導波路部１０２端部のＩｎＧａＡｓＰコア層１０８の一端に入射する。
【００１２】
ＩｎＧａＡｓＰコア層１０８に入射した光は、ＩｎＧａＡｓＰコア層１０８内を受光部１０４へ向けて伝搬し、ＰＩＮフォトダイオード１１６のＩｎＧａＡｓ光吸収層１１２の側面に入射する。
【００１３】
ＩｎＧａＡｓＰコア層１０８を伝搬した光が入射したＰＩＮフォトダイオード１１６は、光電変換の原理に基づき、入射した光の強度に応じた電気信号をｐ型電極１１８に出力する。
【００１４】
図１９に示す従来の半導体受光装置では、４０ＧＨｚの応答特性を得ることができ、また、本願発明者等により、偏波依存性がなく、高い受光効率を有するものも試作されている（例えば、CPT2001 Technica Digest (2001) p.105を参照）。
【００１５】
【発明が解決しようとする課題】
上記従来のテーパ状光導波路を備えた半導体受光装置の高速動作を実現するためには、受光部の容量を低減する必要がある。素子の低容量化には、素子構造をメサ型とする方法が最も有力であると考えられている。ＰＩＮフォトダイオードをメサ型構造とすることにより、ＰＩＮ接合容量を従来構造のものと比較して半減することができる。
【００１６】
しかしながら、製造工程上、メサ型受光素子とテーパ状光導波路とをモノリシック集積することは困難であった。これは、メサ型受光素子とテーパ状光導波路のパターニング及びエッチングを同時に行うことが困難であるために、テーパ状光導波路とメサ型受光素子との間の光結合損失が大きくなってしまうためである。
【００１７】
本発明の目的は、高い受光効率を有するとともに高速動作が可能であり、歩留まりよく製造しうる半導体受光装置及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的は、半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少し、前記受光素子側に向かって表面の高さが連続的に減少する上部クラッド層とを有するテーパ光導波路とを有することを特徴とする半導体受光装置により達成される。
【００１９】
また、上記目的は、半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路と、前記受光素子と前記テーパ光導波路との間の前記半導体基板上に形成され、コア層と、前記コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路とを有することを特徴とする半導体受光装置により達成される。
【００２０】
また、上記目的は、半導体基板上に、受光素子を形成する工程と、前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少し、前記受光素子側に向かって表面の高さが連続的に減少する上部クラッド層を形成する工程とを有することを特徴とする半導体受光装置の製造方法により達成される。
【００２１】
また、上記目的は、半導体基板上の第１の領域に、受光素子を形成する工程と、前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、前記コア層上に第１の上部クラッド層を形成する工程と、前記第１の上部クラッド層及び前記コア層を、一端が受光素子に接続するストライプ形状にパターニングする工程と、前記第１の領域及び前記第１の領域に隣接する第２の領域を覆う第１のマスク膜を形成する工程と、前記第１のマスク膜をマスクとして前記第１の上部クラッド層をエッチングし、前記第２の領域に前記コア層及び前記第１の上部クラッド層を有するリッジ型光導波路を形成する工程と、前記第１のマスク膜をマスクとして、前記半導体基板上及び前記コア層上に、第２の上部クラッド層を形成し、前記第２の領域に隣接する第３の領域に、前記コア層及び前記第２の上部クラッド層を有するテーパ光導波路を形成する工程とを有することを特徴とする半導体受光装置の製造方法により達成される。
【００２２】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体受光装置及びその製造方法について図１乃至図５を用いて説明する。図１は本実施形態による半導体受光装置の構造を示す斜視図、図２は本実施形態による半導体受光装置の構造を示す断面図、図３及び図４は本実施形態による半導体受光装置の製造方法を示す工程断面図、図５は本実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【００２３】
まず、本実施形態による半導体受光装置について図１及び図２を用いて説明する。図２（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図２（ｂ）は図２（ａ）のＡ−Ａ′線断面図、図２（ｃ）は図２（ａ）のＢ−Ｂ′線断面図、図２（ｄ）は図２（ａ）のＣ−Ｃ′線断面図である。
【００２４】
本実施形態による半導体受光装置では、ＳＩ−ＩｎＰ基板１０上に、入射する光が伝搬する光導波路部１２と、光導波路部１２を伝搬した光を受光する受光部１４とが隣接して設けられている。
【００２５】
ＳＩ−ＩｎＰ基板１０上には、光導波路部１２における下部クラッド層、及び受光部１４におけるＰＩＮフォトダイオードのｎ型半導体層として機能するｎ型ＩｎＰ層１６が形成されている。
【００２６】
光導波路部１２のｎ型ＩｎＰ層１６上には、ＳＩ−ＩｎＰ基板１０端部から受光部１４側に向かって厚さが連続的に増大しているテーパ状のＩｎＧａＡｓＰコア層１８が形成されている。光導波路部１２の受光部１４側近傍以外の領域では、ｎ型ＩｎＰ層１６上にＩｎＰクラッド層２０ａが形成されている。これにより、ＩｎＧａＡｓＰコア層１８が埋め込まれ、その上面及び側面がＩｎＰクラッド層２０ａにより覆われている。光導波路部１２の受光部１４側近傍では、ＩｎＧａＡｓＰコア層１８の上面にのみ選択的にＩｎＰクラッド層２０ｂが形成され、ＩｎＧａＡｓＰコア層１８の側面は露出している。
【００２７】
このように、光導波路部１２は、下部クラッド層として機能するｎ型ＩｎＰ層１６上に形成されたＩｎＧａＡｓＰコア層１８がＩｎＰクラッド層２０ａにより埋め込まれた埋め込み光導波路部１２ａと、ＩｎＧａＡｓＰコア層１８の上面にＩｎＰクラッド層２０ｂが形成され、ＩｎＧａＡｓＰコア層１８の側面が露出しているリッジ型接続用光導波路部１２ｂとから構成されている。
【００２８】
受光部１４のｎ型ＩｎＰ層１６上には、ドープされていないＩｎＧａＡｓ光吸収層２２が形成されている。ＩｎＧａＡｓ光吸収層２２上には、ｐ型ＩｎＰ層、ｐ型ＩｎＧａＡｓＰ層、及びｐ型ＩｎＰ層が順次積層されてなるｐ型半導体層３０が形成されている。こうして、ＳＩ−ＩｎＰ基板１０上に、ｎ型ＩｎＰ層１６と、ドープされていないＩｎＧａＡｓ光吸収層２２と、ｐ型半導体層３０とが順次積層されてなるメサ型のＰＩＮフォトダイオード３２が形成されている。
【００２９】
ＰＩＮフォトダイオード３２の光導波路部１２側端面には、ＩｎＧａＡｓＰコア層１８の受光部１４側端面が直接接合（バッドカップリング）により光結合されている。
【００３０】
ＰＩＮフォトダイオード３２のｐ型半導体層３０上には、ｐ型電極３６が形成されている。受光部１４のｎ型ＩｎＰ層１６上には、ｎ型電極３８が形成されている。
【００３１】
こうして、本実施形態による半導体受光装置が構成されている。
【００３２】
本実施形態による半導体受光装置は、光導波路部１２の受光部１４との接続部近傍が、リッジ型光導波路部１２ｂとなっていることに主たる特徴がある。すなわち、メサ型の受光素子であるＰＩＮフォトダイオード３２との光結合部近傍の光導波路がリッジ型となっていることに主たる特徴がある。かかる構造により、後述するように、ＩｎＧａＡｓＰコア層１８とＰＩＮフォトダイオード３２との間の光結合損失の増大を招くことなく、テーパ状のＩｎＧａＡｓＰコア層１８とＰＩＮフォトダイオード３２とをモノリシックに集積することができるので、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【００３３】
次に、本実施形態による半導体受光装置の動作について図１及び図２を用いて説明する。
【００３４】
光ファイバ等の外部光導波路により半導体受光装置へと導かれた光は、埋め込み光導波路部１２ａ端部のＩｎＧａＡｓＰコア層１８の一端から入射する。
【００３５】
ＩｎＧａＡｓＰコア層１８に入射した光は、埋め込み光導波路部１２ａのＩｎＧａＡｓＰコア層１８内を受光部１４へ向けて伝搬し、これによりモード変換される。
【００３６】
埋め込み光導波路部１２ａのＩｎＧａＡｓＰコア層１８内を伝搬する光は、引き続き、リッジ型接続用光導波路部１２ｂのＩｎＧａＡｓＰコア層１８内を伝搬する。その後、メサ型のＰＩＮフォトダイオード３２のＩｎＧａＡｓ光吸収層２２の側面に入射する。
【００３７】
リッジ型接続用光導波路部１２ｂのＩｎＧａＡｓＰコア層１８から光が入射したＰＩＮフォトダイオード３２は、光電変換の原理に基づき、入射した光の強度に応じた電気信号をｐ型電極３６に出力する。
【００３８】
次に、本実施形態による半導体受光装置の製造方法について図３乃至図５を用いて説明する。図３（ａ）乃至図３（ｆ）は図２（ａ）に対応する半導体受光装置における光の進行方向に沿った工程断面図である。図４（ａ１）、図４（ｂ１）、図４（ｃ１）、図４（ｄ１）、図４（ｅ１）、及び図４（ｆ１）はそれぞれ図３（ａ）乃至図３（ｆ）のＡ−Ａ′線断面図である。図４（ａ２）、図４（ｂ２）、図４（ｃ２）、図４（ｄ２）、図４（ｅ２）、及び図４（ｆ２）はそれぞれ図３（ａ）乃至図３（ｆ）のＢ−Ｂ′線断面図である。図４（ａ３）、図４（ｂ３）、図４（ｃ３）、図４（ｄ３）、図４（ｅ３）、及び図４（ｆ３）はそれぞれ図３（ａ）乃至図３（ｆ）のＣ−Ｃ′線断面図である。図５（ａ）乃至図５（ｃ）は本実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【００３９】
まず、ＳＩ−ＩｎＰ基板１０上に、例えばＭＯＶＰＥ法により、厚さ２μｍのｎ型ＩｎＰ層１６と、厚さ０．２μｍのＩｎＧａＡｓ層４０と、厚さ１．５μｍのｐ型ＩｎＰ層４２と、厚さ０．３μｍのｐ型ＩｎＧａＡｓ層４４と、厚さ０．０５μｍのｐ型ＩｎＰ層４６とを順次エピタキシャル成長する（図３（ａ）、図４（ａ１）、図４（ａ２）、図（ａ３）を参照）。なお、ここで形成したｐ型ＩｎＰ層４６については、ｐ型電極３８を形成する際にエッチングにより除去する。
【００４０】
次いで、このように形成したエピウェハ上に、例えばＣＶＤ法によりシリコン酸化膜を形成する。続いて、リソグラフィー及びエッチング技術を用いて、図５（ａ）に示すように、ＰＩＮフォトダイオード３２の形成予定領域及びそれを両側から挟む矩形状の領域に、シリコン酸化膜４８を形成する。
【００４１】
次いで、例えば反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法により、シリコン酸化膜４８をマスクとして、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、及びＩｎＧａＡｓ層４０をパターニングする。これにより、シリコン酸化膜４８が形成されていない領域では、ｎ型ＩｎＰ層１６が露出する。一方、シリコン酸化膜４８が形成されたＰＩＮフォトダイオード３２の形成予定領域及びそれを両側から挟む矩形状の領域には、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、ＩｎＧａＡｓ層４０が残存する（図３（ｂ）、図４（ｂ１）、図４（ｂ２）、図４（ｂ３）を参照）。
【００４２】
次いで、シリコン酸化膜４８を選択成長マスクとして、全面に、例えば有機金属気相成長（Metal Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法により、ＩｎＧａＡｓＰ層５０と、ＩｎＰ層５２とを順次形成する（図３（ｃ）、図４（ｃ１）、図４（ｃ２）、図４（ｃ３）を参照）。例えば、ＩｎＧａＡｓＰ層５０の成膜では、アルシン、ホスフィン、トリメチルインジウム、及びトリメチルガリウムを原料とし、１５０Ｔｏｒｒ、６５０℃で成長する。また、ＩｎＰ層５２の成膜では、ホスフィン及びトリメチルインジウムを原料とし、１０Ｔｏｒｒ、６５０℃で成長する。
【００４３】
ＩｎＧａＡｓＰ層５０の成膜において、シリコン酸化膜４８上に析出した原料原子は、シリコン酸化膜４８表面上を移動する。そして、原料原子は、ＰＩＮフォトダイオード３２の形成予定領域を両側から挟む矩形状の領域間の溝に到達したところで、溝の底部に露出したｎ型ＩｎＰ層１６上に堆積する。この結果、ＩｎＧａＡｓＰ層５０は、ＰＩＮフォトダイオード３２に向かって厚さが連続的に増大するテーパ状に形成される（図３（ｃ）を参照）。
【００４４】
ＩｎＧａＡｓＰ層５０及びＩｎＰ層５２を形成した後、選択成長マスクとして用いたシリコン酸化膜４８を除去する。
【００４５】
次いで、例えばＣＶＤ法により、シリコン酸化膜を全面に形成する。続いて、リソグラフィー及びエッチング技術を用いて、図５（ｂ）に示すように、ＩｎＧａＡｓＰコア層１８及びＰＩＮフォトダイオード３２の形成予定領域を含む領域を覆うストライプ状のシリコン酸化膜５４を形成する。
【００４６】
次いで，例えばＲＩＥ法により、シリコン酸化膜５４をマスクとして、ＩｎＰ層５２、ＩｎＧａＡｓＰ層５０、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、及びＩｎＧａＡｓ層４０をパターニングする。こうして、光導波路部１２において、ＩｎＧａＡｓＰ層５０がストライプ化され、ＩｎＧａＡｓＰコア層１８が形成される。同時に、受光部１４において、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、及びＩｎＧａＡｓ層４０がストライプ化され、メサ型のＰＩＮフォトダイオード３２が形成される（図３（ｄ）、図４（ｄ１）、図４（ｄ２）、図４（ｄ３）を参照）。
【００４７】
上述のように、本実施形態によれば、埋め込み光導波路部１２ａ及びリッジ型光導波路部１２ｂのＩｎＧａＡｓＰコア層１８、及びＰＩＮフォトダイオード３２のパターニング及びエッチングを同時に行うことができる。これにより、ＩｎＧａＡｓＰコア層１８とＰＩＮフォトダイオード３２との間の光結合損失の増大を招くことなく、テーパ状のＩｎＧａＡｓＰコア層１８とＰＩＮフォトダイオード３２とをモノリシックに集積することができる。これにより、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【００４８】
ＩｎＧａＡｓＰコア層１８及びＰＩＮフォトダイオード３２を形成した後、シリコン酸化膜５４を除去する。
【００４９】
次いで、例えばＣＶＤ法により、シリコン酸化膜を全面に形成する。続いて、リソグラフィー及びエッチング技術を用いて、図５（ｃ）に示すように、ＰＩＮフォトダイオード３２の両側を含む矩形の領域を覆うシリコン酸化膜５６を形成する。
【００５０】
次いで、例えばＲＩＥ法により、シリコン酸化膜５６をマスクとして、ＩｎＰ層５２をエッチングする。こうして、ＰＩＮフォトダイオード３２の両側近傍の矩形の領域に形成されているＩｎＰ層５２が残存する（図３（ｅ）、図４（ｅ１）、図４（ｅ２）、図４（ｅ３）を参照）。こうして、リッジ型接続用光導波路部１２ｂにおいて、ＩｎＧａＡｓＰコア層１８上面に、ＩｎＰクラッド層２０ｂが選択的に形成される。
【００５１】
次いで、シリコン酸化膜５６を選択成長マスクとして、例えばＭＯＶＰＥ法により、全面にＩｎＰ層を形成する。これにより、埋め込み光導波路部１２ａにおいて、ＩｎＧａＡｓＰコア層１８がＩｎＰクラッド層２０ａにより埋め込まれる（図３（ｆ）、図４（ｆ１）、図４（ｆ２）、図４（ｆ３）を参照）。
【００５２】
以後、通常の製造プロセスに従い、受光部１４のパターニング、ｐ型電極３６、ｎ型電極３８の形成等を行う。
【００５３】
こうして、本実施形態による半導体受光装置が製造される。
【００５４】
このように、本実施形態によれば、メサ型のＰＩＮフォトダイオード３２との光結合部近傍のＩｎＧａＡｓＰコア層１８上面にＩｎＰクラッド層２０ｂを形成してＰＩＮフォトダイオード３２との光結合部近傍の光導波路をリッジ型とするので、ＰＩＮフォトダイオード３２と光導波路との間の光結合損失の増大を招くことなく、メサ型の受光素子とテーパ状の光導波路とをモノリシックに集積することができる。これにより、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【００５５】
［第２実施形態］
本発明の第２実施形態による半導体受光装置及びその製造方法について図６乃至図１１を用いて説明する。図６は第１実施形態による半導体受光装置の製造方法においてＩｎＰクラッド層を厚く形成した場合の様子を示す断面図、図７は本実施形態による半導体受光装置の構造を示す斜視図、図８は本実施形態による半導体受光装置の構造を示す断面図、図９及び図１０は本実施形態による半導体受光装置の製造方法を示す工程断面図、図１１は本実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。なお、第１実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００５６】
上述した第１実施形態による半導体受光装置においては、光ファイバ等の外部光導波路との結合を容易にするため、光の入射端面近傍でのＩｎＰクラッド層２０ａを十分に厚くすることが望ましい。すなわち、光の結合損失を低減し受光感度を向上するためには、入射端面近傍でのＩｎＰクラッド層２０ａの厚さを例えば４μｍ以上にすることが望ましい。
【００５７】
しかしながら、第１実施形態による半導体受光装置の構造のまま単にＩｎＰクラッド層２０ａを厚くした場合には、以下に述べるような難点が想定される。第１実施形態による半導体受光装置の製造方法においてＩｎＰクラッド層２０ａを厚くした場合について図６を用いて説明する。
【００５８】
ＩｎＰクラッド層２０ａの厚さを例えば２μｍ以上とすると、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとを滑らかに接続することが困難となる。このため、図６に示すように、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとの接続部近傍等において、成膜の際にＩｎＰクラッド層２０ａの異常成長が生じ、不規則な凹凸が形成される。
【００５９】
図６に示すようなＩｎＰクラッド層２０ａにおける凹凸が生じた場合、その後に受光部１４をパターニングする際に用いるレジスト膜の厚さにばらつきが生じる。この結果、受光部１４を高い精度でパターニングすることが困難となることが想定される。特に、ｐ型電極３６、ｎ型電極３８等の電極のパターニング不良が発生すると、コンタクト抵抗の上昇等を招き、歩留まり低下の一因となりうる。
【００６０】
また、かかるＩｎＰクラッド層２０ａの異常成長部は形状が不規則であるため、化学エッチング等により除去することが困難であると考えられる。したがって、ＩｎＰクラッド層２０ａの異常成長そのものを抑制する必要がある。
【００６１】
本実施形態による半導体受光装置及びその製造方法は、埋め込み光導波路部１２ａにおいてＩｎＧａＡｓＰコア層１８を埋め込むクラッド層の厚さを、上述した異常成長を抑制しつつ、光の入射端面近傍で厚くすることを可能とするものである。本実施形態によれば、高い受光効率を有するともに高速動作が可能であるのみならず、光ファイバ等の外部光導波路と低光結合損失で容易に結合することができ、歩留まりよく製造することができる半導体受光装置を提供することができる。
【００６２】
まず、本実施形態による半導体受光装置について図７及び図８を用いて説明する。図８（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図８（ｂ）は図８（ａ）のＡ−Ａ′線断面図、図８（ｃ）は図８（ａ）のＢ−Ｂ′線断面図、図８（ｄ）は図８（ａ）のＣ−Ｃ′線断面図である。
【００６３】
本実施形態による半導体受光装置では、第１実施形態による場合と同様に、光導波路部１２と受光部１４とが同一基板上に形成されている。光導波路部１２は、埋め込み光導波路部１２ａと、リッジ型接続用光導波路部１２ｂとから構成されている。
【００６４】
埋め込み光導波路部１２ａにおいては、ｎ型ＩｎＰ層１６上に、ＳＩ−ＩｎＰ基板１０の光の入射端面から受光部１４側に向かって厚さが連続的に減少しているテーパ状のＩｎＰクラッド層５８が形成され、ＩｎＧａＡｓＰコア層１８が埋め込まれている。
【００６５】
ＩｎＰクラッド層５８は、リッジ型接続用光導波路部１２ｂ近傍での厚さが、例えば１．8μｍとなっており、リッジ型接続用光導波路部１２ｂのＩｎＧａＡｓＰコア層１８上面に形成されたＩｎＰクラッド層２０ｂとほぼ滑らかに接続している。
【００６６】
一方、光の入射端面近傍におけるＩｎＰクラッド層５８の厚さは、例えば４．５μｍとなっており、光ファイバ等の外部光導波路と低光損失かつ容易に結合するために十分な厚さとなっている。
【００６７】
このように、本実施形態による半導体受光装置は、ＳＩ−ＩｎＰ基板１０端部から受光部１４側に向かって厚さが連続的に減少しているテーパ状のＩｎＰクラッド層５８を有することに主たる特徴がある。
【００６８】
テーパ状のＩｎＰクラッド層５８は、後述する方法により、リッジ型接続用光導波路部１２ｂとの接続部近傍における成長速度を、光の入射端面近傍における成長速度に比べて小さくなるようにして形成されたものである。このため、リッジ型接続用光導波路部１２ｂとの接続部近傍における異常成長を抑制しつつ光の入射端面近傍でのＩｎＰクラッド層５８を十分に厚くすることができる。これにより、本実施形態による半導体受光装置を、光ファイバ等の外部光導波路と低光損失かつ容易に結合することができる。また、ＩｎＰクラッド層５８の異常成長が抑制されるので、受光部１４のパターニングにおける不具合の発生等が抑制され、高い歩留まりで本実施形態による半導体受光装置を製造することができる。
【００６９】
次に、本実施形態による半導体受光装置の製造方法について図９乃至図１１を用いて説明する。図９（ａ）乃至図９（ｃ）は図８（ａ）に対応する半導体受光装置における光の進行方向に沿った工程断面図である。図１０（ａ１）、図１０（ｂ１）、及び図１０（ｃ１）はそれぞれ図９（ａ）乃至図９（ｃ）のＡ−Ａ′線断面図である。図１０（ａ２）、図１０（ｂ２）、及び図１０（ｃ２）はそれぞれ図９（ａ）乃至図９（ｃ）のＢ−Ｂ′線断面図である。図１０（ａ３）、図１０（ｂ３）、及び図１０（ｃ３）はそれぞれ図９（ａ）乃至図９（ｃ）のＣ−Ｃ′線断面図である。図１１は本実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【００７０】
本実施形態による半導体受光装置の製造方法は、ＩｎＧａＡｓＰコア層１８を埋め込むＩｎＰクラッド層５８を、ＳＩ−ＩｎＰ基板１０端部から受光部１４側に向かってその厚さが連続的に減少するように形成することに主たる特徴がある。
【００７１】
まず、図３（ａ）乃至図３（ｄ）、図４（ａ１）乃至図４（ａ３）、図４（ｂ１）乃至図４（ｂ３）、図４（ｃ１）乃至図４図４（ｃ３）、及び図４（ｄ１）乃至図４（ｄ３）に示す第１実施形態による半導体受光装置の製造方法の場合と同様にして、ＳＩ−ＩｎＰ基板１０上に、ＩｎＧａＡｓＰコア層１８及びＰＩＮフォトダイオード３２を形成する（図９（ａ）、図１０（ａ１）、図１０（ａ２）、図１０（ａ３）を参照）。
【００７２】
次いで、例えばＣＶＤ法により、シリコン酸化膜を全面に形成する。続いて、リソグラフィー及びエッチング技術を用いて、図１１に示すように、ＰＩＮフォトダイオード３２の両側を含む矩形の領域と、ＩｎＧａＡｓＰコア層１８が形成された領域を挟む矩形の領域とを覆うシリコン酸化膜６０を形成する。
【００７３】
次いで、例えばＲＩＥ法により、シリコン酸化膜６０をマスクとして、ＩｎＰ層５２をパターニングする。こうして、ＰＩＮフォトダイオード３２の両側近傍のＩｎＧａＡｓＰ層５０上面に形成されているＩｎＰ層５２が残存する（図９（ｂ）、図１０（ｂ１）、図１０（ｂ２）、図１０（ｂ３）を参照）。こうして、リッジ型接続用光導波路部１２ｂにおいて、ＩｎＧａＡｓＰコア層１８上面に、ＩｎＰクラッド層２０ｂが形成される。
【００７４】
次いで、シリコン酸化膜６０を選択成長マスクとして、例えばＭＯＶＰＥ法により、全面にＩｎＰ層を形成する。成膜条件としては、例えば、原料ガスとしてフォスフィン及びアルシンを用い、成膜温度を６００℃とすることができる。
【００７５】
また、図１１に示す選択成長マスクとして用いるシリコン酸化膜６０の大きさは、例えば、半導体受光装置１チップの大きさを幅５００μｍ、長さ６００μｍとした場合には、次のようにすることができる。すなわち、シリコン酸化膜６０が形成されるＰＩＮフォトダイオード３２の両側を含む矩形の領域を長さ３０μｍ、幅３６０μｍとする。また、ＩｎＧａＡｓＰコア層１８が形成された領域を挟む矩形の両領域をそれぞれ長さ２６０μｍ、幅１６５μｍとし、その間の長さ２６０μｍ、幅３０μｍの領域を露出する。
【００７６】
上記ＩｎＰ層の成膜において、シリコン酸化膜６０上に析出した原料原子は、シリコン酸化膜６０表面上を移動し、シリコン酸化膜６０が形成されていない領域に堆積していく。こうして、ＩｎＰ層の成長速度に分布が生じ、矩形のシリコン酸化膜６０に挟まれたＩｎＧａＡｓＰコア層１８が形成された領域でのＩｎＰ層の成長速度は、リッジ型接続用光導波路部１２ｂとの接続部近傍に比べて光の入射端面近傍において速くなる。この結果、ＩｎＰ層は、リッジ型接続用光導波路部１２ｂとの接続部近傍に比べて、光の入射端面近傍において厚く形成される。
【００７７】
こうして、埋め込み光導波路部１２ａにおいて、ＩｎＧａＡｓＰコア層１８は、ＳＩ−ＩｎＰ基板１０の光の入射端面側から受光部１４側に向かって厚さが連続的に減少しているテーパ状のＩｎＰクラッド層５８により埋め込まれる（図９（ｃ）、図１０（ｃ１）、図１０（ｃ２）、図１０（ｃ３）を参照）。
【００７８】
以後、通常の製造プロセスに従い、受光部１４のパターニング、ｐ型電極３６、あｎ型電極３８の形成等を行う。
【００７９】
こうして、本実施形態による半導体受光装置が製造される。
【００８０】
このように、本実施形態によれば、メサ型のＰＩＮフォトダイオード３２との光結合部近傍のＩｎＧａＡｓＰコア層１８上面にＩｎＰクラッド層２０ｂを形成してＰＩＮフォトダイオード３２との光結合部近傍の光導波路をリッジ型とするので、ＰＩＮフォトダイオード３２と光導波路との間の光結合損失の増大を招くことなく、メサ型の受光素子とテーパ状の光導波路とをモノリシックに集積することができる。これにより、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【００８１】
さらに、埋め込み光導波路部１２ａにおけるＩｎＰクラッド層２０ａを光の入射端面側からＰＩＮフォトダイオード３２側に向けて連続的に減少するように形成するので、ＩｎＰクラッド層２０ａのリッジ型光導波路部１２ｂ近傍における異常成長を抑制することができる。これにより、受光部１４のパターニングにおける不具合の発生等を抑制することができ、高い受光効率を有し、高速動作可能な半導体受光装置を歩留まりよく製造することができる。
【００８２】
なお、本実施形態では、受光部１４と埋め込み光導波路部１２ａとの間に、リッジ型接続用光導波路部１２ｂを設けていたが、リッジ型接続用光導波路部１２ｂを設けない構成としてもよい。
【００８３】
［第３実施形態］
本発明の第３実施形態による半導体受光装置について図１２を用いて説明する。図１２は本実施形態による半導体受光装置の構造を示す断面図である。なお、第２実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００８４】
本実施形態による半導体受光装置は、第２実施形態による半導体受光装置のテーパ状のコア層を多層構造としたものである。以下、本実施形態による半導体受光装置の構造について図１２を用いて説明する。図１２（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図１２（ｂ）は図１２（ａ）のＡ−Ａ′線断面図、図１２（ｃ）は図１２（ａ）のＢ−Ｂ′線断面図、図１２（ｄ）は図１２（ａ）のＣ−Ｃ′線断面図である。
【００８５】
光導波路部１２のｎ型ＩｎＰ層１６上には、ＳＩ−ＩｎＰ基板１０端部から受光部１４側に向かって厚さが連続的に増大しているテーパ状のコア層６２が形成されている。
【００８６】
コア層６２は、ｎ型ＩｎＰ層１６上に順次積層されたＩｎＧａＡｓＰ層６４と、ＩｎＰ層６６と、ＩｎＧａＡｓＰ層６８とから構成されている。入射端では、例えば、ＩｎＧａＡｓＰ層６４の厚さは０．０３９μｍ、ＩｎＰ層６６の厚さは０．００２μｍ、ＩｎＧａＡｓＰ層６８の厚さは０．０３９μｍとなっている。受光部１４近傍では、例えば、ＩｎＧａＡｓＰ層６４の厚さは０．１７μｍ、ＩｎＰ層６６の厚さは０．００３μｍ、ＩｎＧａＡｓＰ層６８の厚さは０．１７μｍとなっている。
【００８７】
このように、本実施形態による半導体受光装置は、多層構造を有するテーパ状のコア層６２を有することに主たる特徴がある。多層構造の光導波路とし、その多層膜の膜厚比を半導体材料組成で変化させることで実効的な膜厚比が大きくなり、最適なモード径変換を実現することができる。多層構造の光導波路とした場合の詳細については、例えば、本願発明者の一部による特開２００２−２６３７０号公報に記載されている。
【００８８】
なお、多層構造を有するテーパ状のコア層６２は、第１及び第２実施形態においてＩｎＧａＡｓＰコア層１８をテーパ状に形成した場合と同様にして、ＩｎＧａＡｓＰ層６４、ＩｎＰ層６６、及びＩｎＧａＡｓＰ層６８のそれぞれを順次形成することにより得ることができる。
【００８９】
また、本実施形態では、コア層６２を３層構造としたが、３層構造に限定されるものではなく、２層構造としてもよいし、或いは３層以上の多層構造としてもよい。
【００９０】
また、本実施形態では、第２実施形態による半導体受光装置のテーパ状の光導波路層を多層構造のコア層６２としたが、他の実施形態による半導体受光装置のテーパ状のコア層を、多層構造を有するコア層６２としても本実施形態による場合と同様の効果が得られる。
【００９１】
［第４実施形態］
本発明の第４実施形態による半導体受光装置について図１３を用いて説明する。図１３は本実施形態による半導体受光装置の構造を示す断面図である。なお、第２実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００９２】
本実施形態による半導体受光装置は、第２実施形態による半導体受光装置において、埋め込み光導波路部１２ａの層数と、リッジ型接続用光導波路部１２ｂの層数とが異なっているものである。以下、本実施形態による半導体受光装置の構造について図１３を用いて説明する。図１３（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図１３（ｂ）は図１３（ａ）のＡ−Ａ′線断面図、図１３（ｃ）は図１３（ａ）のＢ−Ｂ′線断面図、図１３（ｄ）は図１３（ａ）のＣ−Ｃ′線断面図である。
【００９３】
図１３（ａ）及び図１３（ｃ）に示すように、リッジ型接続用光導波路部１２ｂにおいて、ＩｎＧａＡｓＰコア層１８上面に形成されたＩｎＰ層２０ｂの中に、ＩｎＧａＡｓＰ層７０が形成されている。
【００９４】
このように、本実施形態による半導体受光装置は、埋め込み光導波路部１２ａの層数と、リッジ型接続用光導波路部１２ｂの層数とが異なっていることに主たる特徴がある。
【００９５】
埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとの光結合をよりよくするためには、縦方向のモードの重なりをよくする必要がある。
【００９６】
上記のように、リッジ型接続用光導波路１２ｂにおける層数を多くする等、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとで多層膜の枚数に差を設けることにより、リッジ型接続用光導波路部１２ｂの縦方向のモードを広がり、光結合がより良好なものとなり、光損失を低減することができる。
【００９７】
なお、本実施形態では、第２実施形態による半導体受光装置において、埋め込み光導波路部１２ａの層数と、リッジ型接続用光導波路部１２ｂの層数とが異なるようにしたが、他の実施形態による半導体受光装置について、埋め込み光導波路部１２ａの層数と、リッジ型接続用光導波路部１２ｂの層数とが異なるようにしても本実施形態による場合と同様の効果を得ることができる。
【００９８】
［第５実施形態］
本発明の第５実施形態による半導体受光装置について図１４を用いて説明する。図１４は本実施形態による半導体受光装置の構造を示す断面図である。なお、第２実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【００９９】
本実施形態による半導体受光装置は、第２実施形態による半導体受光装置において、ＩｎＧａＡｓＰコア層１８の幅が、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとで異なっているものである。以下、本実施形態による半導体受光装置の構造について図１４を用いて説明する。図１４（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図１４（ｂ）は図１４（ａ）のＡ−Ａ′線断面図、図１４（ｃ）は図１４（ａ）のＢ−Ｂ′線断面図、図１４（ｄ）は図１４（ａ）のＣ−Ｃ′線断面図である。
【０１００】
図１４（ｂ）及び図１４（ｃ）に示すように、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅が、リッジ型接続用光導波路部１２ｂでの幅よりも狭くなっている。例えば、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅は６μｍであるのに対し、リッジ型接続用光導波路部１２ｂでの幅は８μｍとなっている。
【０１０１】
このように、本実施形態による半導体受光装置は、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅が、リッジ型接続用光導波路部１２ｂでの幅よりも狭くなっていることに主たる特徴がある。このように、ＩｎＧａＡｓＰコア層１８の幅に差を設けることにより、埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとの光結合における光損失を低減することができる。
【０１０２】
上述した埋め込み光導波路部１２ａとリッジ型接続用光導波路部１２ｂとで幅の異なるＩｎＧａＡｓＰコア層１８は、第２実施形態による半導体受光装置の製造方法において、ＩｎＧａＡｓＰ層５０のストライプ化にマスクとして用いるシリコン酸化膜５４を所定の異なる幅の部分を有するパターンとすることにより形成することができる。
【０１０３】
なお、光損失を低減する効果を十分に得るためには、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅を、リッジ型接続用光導波路部１２ｂでの幅よりも０．５μｍ以上狭くすることが望ましい。
【０１０４】
また、本実施形態では、第２実施形態による半導体受光装置において、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅を、リッジ型接続用光導波路部１２ｂでの幅よりも狭くしたが、他の実施形態による半導体受光装置についても、埋め込み光導波路部１２ａでのＩｎＧａＡｓＰコア層１８の幅を、リッジ型接続用光導波路部１２ｂでの幅よりも狭くすることにより同様の効果を得ることができる。
【０１０５】
［第６実施形態］
本発明の第６実施形態による半導体受光装置について図１５を用いて説明する。図１５は本実施形態による半導体受光装置の構造を示す断面図である。なお、第１実施形態による半導体受光装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【０１０６】
本実施形態による半導体受光装置は、第１実施形態による半導体受光装置において、ｎ型ＩｎＰ層１６及びリッジ型接続用光導波路部１２ｂにおけるＩｎＧａＡｓＰコア層１８上面に形成されたＩｎＰ層２０ｂのそれぞれの中に、ＩｎＧａＡｓＰ層が挿入されているものである。以下、本実施形態による半導体受光装置の構造について図１５を用いて説明する。図１５（ａ）は本実施形態による半導体受光装置の光の進行方向に沿った断面図、図１５（ｂ）は図１５（ａ）のＡ−Ａ′線断面図、図１５（ｃ）は図１５（ａ）のＢ−Ｂ′線断面図、図１５（ｄ）は図１５（ａ）のＣ−Ｃ′線断面図である。
【０１０７】
埋め込み光導波路部１２ａのＩｎＧａＡｓＰコア層１８下のｎ型ＩｎＰ層１６の中には、ＩｎＧａＡｓＰコア層１８とほぼ同じ幅のＩｎＧａＡｓＰ層７２ａが挿入されている。
【０１０８】
リッジ型接続用光導波路部１８におけるｎ型ＩｎＰ層１６の中にも、ＩｎＧａＡｓ層からなるＩｎＧａＡｓＰ層７２ｂが挿入されている。また、リッジ型光導波路部１２ｂにおけるＩｎＧａＡｓＰコア層１８上面に形成されたＩｎＰクラッド層２０ｂの中にも、ＩｎＧａＡｓＰコア層１８とほぼ同じ幅のＩｎＧａＡｓＰ層からなるＩｎＧａＡｓＰ層７２ｃが挿入されている。
【０１０９】
また、受光部１４におけるｎ型ＩｎＰ層１６の中にも、ＩｎＧａＡｓ層からなるＩｎＧａＡｓＰ層７２ｄが挿入されている。
【０１１０】
なお、ｎ型ＩｎＰ層１６の中に挿入されているＩｎＧａＡｓＰ層７２ａ、７２ｂ、７２ｄは、同一のＩｎＧａＡｓＰ層からなるものである。
【０１１１】
このように、本実施形態による半導体受光装置は、リッジ型光導波路部１２ｂにおけるＩｎＰクラッド層２０ｂに、ＩｎＰクラッド層２０ｂとはエッチング特性の異なるＩｎＧａＡｓＰ層７２ｃが挿入されていることに主たる特徴がある。
【０１１２】
この場合、ＩｎＰ層５２を形成する際にＩｎＧａＡｓＰ層７２ｃを挿入し、ＩｎＧａＡｓＰ層７２ｃとＩｎＰ層５２とをパターニングすることによりＩｎＰクラッド層２０ｂを形成する。エッチング条件を適宜設定することにより、シリコン酸化膜５６をマスクとしてＩｎＰ層５２及びＩｎＧａＡｓＰ層７２ｃをエッチングする際に、ＩｎＰ５２層にはサイドエッチングが入らず、ＩｎＧａＡｓＰ層７２ｃにはサイドエッチングが入る条件で、ＩｎＰ層５２及びＩｎＧａＡｓＰ層７２ｃをエッチングすることができる。これにより、ＩｎＰクラッド層２０ｂの側面に凹凸が形成される。この凹凸により、ＩｎＰ層を再成長し、埋め込み光導波路部１２ａにおけるＩｎＰクラッド層２０ａを形成する際に、ＩｎＰクラッド層２０ｂとＩｎＰクラッド層２０ａとが滑らかに接合される。こうして、埋め込み光導波路部１２ａとリッジ型光導波路部１２ｂとの接続部の段差となる部分を滑らかに接合することができる。
【０１１３】
上述したＩｎＧａＡｓＰ層７２ａ、７２ｂ、７２ｃ、７２ｄは、第１実施形態による半導体受光装置の製造方法において、これらを挿入する所定の層の形成工程の間にＩｎＧａＡｓＰ層を形成する工程を追加することにより挿入することができる。
【０１１４】
なお、本実施形態では、第１実施形態による半導体受光装置の所定の層にＩｎＧａＡｓＰ層を挿入したが、他の実施形態による半導体受光装置についても、本実施形態による場合と同様にＩｎＧａＡｓＰ層を挿入することにより、同様の効果を得ることができる。
【０１１５】
また、本実施形態では、ＩｎＧａＡｓＰ層を挿入したが、挿入されるＩｎＰクラッド層とエッチング特性が異なるＩｎＡｌＡｓＰ等の他の４元層を挿入してもよい。
【０１１６】
［第７実施形態］
本発明の第６実施形態による半導体受光装置について図１６を用いて説明する。図１６は本実施形態による半導体受光装置の構造を示す概略図である。
【０１１７】
本実施形態による半導体受光装置は、第２実施形態による半導体受光装置において複数のＰＩＮフォトダイオードを光の進行方向に直列に配設したものである。以下、本実施形態による半導体受光装置の構造について図１６を用いて説明する。
図１６（ａ）は本実施形態による半導体受光装置の構造を示す上面図、図１６（ｂ）は図１６（ａ）のＡ−Ａ′線断面図、図１６（ｃ）は図１６（ｂ）中に点線で描かれた楕円により囲まれた部分を拡大した図である。
【０１１８】
受光部１４において、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃが光の進行方向に直列に配設されている。各ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃは、上記実施形態におけるＰＩＮフォトダイオード３２と同様に、ｎ型ＩｎＰ層１６と、ドープされていないＩｎＧａＡｓ光吸収層２２と、ｐ型半導体層３０とが順次積層されてなるメサ型のものである。
【０１１９】
ＰＩＮフォトダイオード７４ａの一端面には、第２実施形態による場合と同様に、ＩｎＧａＡｓＰコア層１８が直接接合により光結合されている。
【０１２０】
ＰＩＮフォトダイオード７４ａとＰＩＮフォトダイオード７４ｂの対向する端面同士は、その間に設けられたリッジ型光導波路７６ａにより光結合されている。ＰＩＮフォトダイオード７４ｂとＰＩＮフォトダイオード７４ｃの対向する端面同士は、その間に設けられたメサ型光導波路７６ｂにより光結合されている。
【０１２１】
ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃのそれぞれの上面には、信号配線７８がエアーブリッジにより接続されている。
【０１２２】
本実施形態による半導体受光装置は、複数のＰＩＮフォトダイオードが光の進行方向に直列に配設されていることに主たる特徴がある。受光部１４においてＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃを光の進行方向に直列に配設する構成とすることにより、一つのＰＩＮフォトダイオード３２を用いる場合に比べて受光部１４における素子容量を低減することが可能となる。
【０１２３】
ＩｎＧａＡｓＰコア層１８を伝搬した光は、光導波路７６ａ、７６ｂにより互いに光結合されたＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃのそれぞれに入射する。各ＰＩＮダイオード７４ａ、７４ｂ、７４ｃは、入射光強度に応じた電気信号を信号配線７８に出力する。
【０１２４】
上述したＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃは、第２実施形態による半導体受光装置の製造方法において、ｐ型ＩｎＰ層４６、ｐ型ＩｎＧａＡｓ層４４、ｐ型ＩｎＰ層４２、及びＩｎＧａＡｓ層４０のエッチングマスクとして用いるシリコン酸化膜４８を、直列に並んだＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの形成予定領域を覆うパターンとすることにより形成することができる。
【０１２５】
なお、光の進行方向に直列に配設されたＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの間の受光感度の差を小さくするために、これらを図１７（ａ）又は図１７（ｂ）に示す構造としてもよい。図１７（ａ）は本実施形態の変形例（その１）による半導体受光装置の図１６（ｃ）に対応する断面図、図１７（ｂ）は本実施形態の変形例（その２）による半導体受光装置のＰＩＮフォトダイオードの上面図である。
【０１２６】
例えば、図１７（ａ）に示すように、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの光の進行方向の素子長を、光導波路部１２から離れた位置にあるものほど徐々に長くしてもよい。これにより、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの間の受光感度の差を小さくすることができる。
【０１２７】
また、図１７（ｂ）に示すように、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの幅を、光導波路部１２から離れていくほど徐々に広くしてもよい。例えば、ＩｎＧａＡｓＰコア層１８の幅を３μｍとした場合には、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの幅を、それぞれ順に３μｍ、５μｍ、１０μｍ程度とする。リッジ型光導波路７６ａ、７６ｂの幅も、異なる幅を有するＰＩＮフォトダイオード間を光結合することができるように徐々に広くする。このようにＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの幅を徐々に広くすることにより、ＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃの間の受光感度の差を小さくすることができる。
【０１２８】
また、本実施形態では、３個のＰＩＮフォトダイオードを光の進行方向に直列に配設したが、配設するＰＩＮフォトダイオードの数は３個に限定されるものではない。
【０１２９】
また、本実施形態では、第２実施形態による半導体受光装置の受光部１４に複数のＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃを設けたが、他の実施形態による半導体受光装置についても、本実施形態による場合と同様に複数のＰＩＮフォトダイオード７４ａ、７４ｂ、７４ｃを設けることにより、同様の効果を得ることができる。
【０１３０】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【０１３１】
例えば、本発明による半導体受光装置を構成する材料は、上記実施形態に記載の材料系に限定されるものではなく、受光する光の波長等に基づき好適な材料系を適宜選択することができる。また、各層の厚さや幅等についても必要に応じて適宜設計変更することができる。
【０１３２】
また、上記実施形態では、シリコン酸化膜４８、５４、５６をエッチングマスクや選択成長マスクとして用いたが、エッチングマスクや選択成長マスクとして用いる膜はシリコン酸化膜に限定されるものではない。
【０１３３】
また、上記実施形態では、例えば図８（ａ）に示すように受光部１４断面の接合面が表面に現れていない構造としたが、受光部１４断面の接合面が表面に現れている構造としてもよい。図１８は、本発明による半導体受光装置において、受光部１４断面の接合面が表面に現れる構造の一例を示す断面図である。
【０１３４】
（付記１） 半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路とを有することを特徴とする半導体受光装置。
【０１３５】
（付記２） 半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆う上部クラッド層とを有するテーパ光導波路と、前記受光素子と前記テーパ光導波路との間の前記半導体基板上に形成され、コア層と、前記コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路とを有することを特徴とする半導体受光装置。
【０１３６】
（付記３） 半導体基板上に形成された受光素子と、前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路と、前記受光素子と前記テーパ光導波路との間の前記半導体基板上に形成され、コア層と、前記コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路とを有することを特徴とする半導体受光装置。
【０１３７】
（付記４） 付記２又は３記載の半導体受光装置において、前記リッジ型光導波路の前記コア層の幅が、前記テーパ光導波路の前記コア層の幅よりも広くなっていることを特徴とする半導体受光装置。
【０１３８】
（付記５） 付記２乃至４のいずれかに記載の半導体受光装置において、前記テーパ光導波路を構成する層の数と前記リッジ型光導波路を構成する層の数とが異なっていることを特徴とする半導体受光装置。
【０１３９】
（付記６） 付記２乃至５のいずれかに記載の半導体受光装置において、前記リッジ型光導波路の前記上部クラッド層に挿入され、前記リッジ型光導波路の前記上部クラッド層とエッチング特性が異なる層を更に有することを特徴とする半導体受光装置。
【０１４０】
（付記７） 付記１乃至６のいずれかに記載の半導体受光装置において、前記受光素子は、前記テーパ光導波路の前記コア層又は前記リッジ型光導波路の前記コア層と直に結合されていることを特徴とする半導体受光装置。
【０１４１】
（付記８） 付記１乃至７のいずれかに記載の半導体受光装置において、前記テーパ光導波路の前記コア層及び／又は前記リッジ型光導波路の前記コア層は、クラッド層により複数の層に分割されていることを特徴とする半導体受光装置。
【０１４２】
（付記９） 付記１乃至８のいずれかに記載の半導体受光装置において、光導波路により互いに光結合された複数の前記受光素子を有することを特徴とする半導体受光装置。
【０１４３】
（付記１０） 付記９記載の半導体受光装置において、複数の前記受光素子は、前記テーパ光導波路から離れた位置にあるものほど光吸収層の長さが長くなっていることを特徴とする半導体受光装置。
【０１４４】
（付記１１） 付記９又は１０記載の半導体受光装置において、複数の前記受光素子及び前記光導波路の幅が、前記テーパ光導波路から離れるにつれて徐々に広くなっていることを特徴とする半導体受光装置。
【０１４５】
（付記１２） 半導体基板上に、受光素子を形成する工程と、前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層を形成する工程とを有することを特徴とする半導体受光装置の製造方法。
【０１４６】
（付記１３） 半導体基板上の第１の領域に、受光素子を形成する工程と、前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、前記コア層上に第１の上部クラッド層を形成する工程と、前記第１の上部クラッド層及び前記コア層を、一端が受光素子に接続するストライプ形状にパターニングする工程と、前記第１の領域及び前記第１の領域に隣接する第２の領域を覆う第１のマスク膜を形成する工程と、前記第１のマスク膜をマスクとして前記第１の上部クラッド層をエッチングし、前記第２の領域に前記コア層及び前記第１の上部クラッド層を有するリッジ型光導波路を形成する工程と、前記第１のマスク膜をマスクとして、前記半導体基板上及び前記コア層上に、第２の上部クラッド層を形成し、前記第２の領域に隣接する第３の領域に、前記コア層及び前記第２の上部クラッド層を有するテーパ光導波路を形成する工程とを有することを特徴とする半導体受光装置の製造方法。
【０１４７】
（付記１４） 付記１３記載の半導体受光装置の製造方法において、前記テーパ光導波路を形成する工程では、第２のマスク膜を用いて、前記第２の上部クラッド層の成長速度に分布をもたせることにより、前記受光素子側に向かって膜厚が連続的に減少するように前記第２の上部クラッド層を形成することを特徴とする半導体受光装置の製造方法。
【０１４８】
（付記１５） 付記１３又は１４記載の半導体受光装置の製造方法において、前記第１の上部クラッド層及び前記コア層をパターニングする工程では、前記コア層の前記第２の領域における幅が前記第３の領域における幅よりも広くなるように、前記コア層をパターニングすることを特徴とする半導体受光装置の製造方法。
【０１４９】
（付記１６） 付記１３乃至１５のいずれかに記載の半導体受光装置の製造方法において、前記テーパ光導波路を形成する工程及び／又は前記リッジ型光導波路を形成する工程では、前記テーパ光導波路を構成する層の数と前記リッジ型光導波路を構成する層の数とが異なるようにすることを特徴とする半導体受光装置の製造方法。
【０１５０】
（付記１７） 付記１３乃至１６のいずれかに記載の半導体受光装置の製造方法において、前記第１の上部クラッド層を形成する工程では、前記第１の上部クラッド層の中に前記第１の上部クラッド層とエッチング特性が異なる層を挿入することを特徴とする半導体受光装置の製造方法。
【０１５１】
（付記１８） 付記１２乃至１７のいずれかに記載の半導体受光装置の製造方法において、前記コア層を形成する工程では、前記半導体基板上に、クラッド層により複数の層に分割された前記コア層を形成することを特徴とする半導体受光装置の製造方法。
【０１５２】
（付記１９） 付記１２乃至１８のいずれかに記載の半導体受光装置の製造方法において、前記受光素子を形成する工程では、光導波路により互いに光結合された複数の前記受光素子を形成することを特徴とする半導体受光装置の製造方法。
【０１５３】
（付記２０） 付記１９記載の半導体受光装置の製造方法において、前記受光素子を形成する工程では、前記テーパ光導波路から離れた位置にあるものほど光吸収層の長さが長くなるように複数の前記受光素子を形成することを特徴とする半導体受光装置の製造方法。
【０１５４】
（付記２１） 付記１９又は２０記載の半導体受光装置の製造方法において、前記受光素子を形成する工程では、複数の前記受光素子の光吸収層及び前記光導波路の幅が前記テーパ光導波路から離れるにつれて徐々に広くなるように、複数の前記受光素子及び前記光導波路を形成することを特徴とする半導体受光装置の製造方法。
【０１５５】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に形成された受光素子と、半導体基板上に形成され、受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、コア層の上面及び側面を覆い、受光素子側に向かって膜厚が連続的に減少し、前記受光素子側に向かって表面の高さが連続的に減少する上部クラッド層とを有するテーパ光導波路とを有するので、テーパ状のコア層と受光素子との間の光結合損失の増大を招くことなく、テーパ状のコア層と受光素子とをモノリシックに集積することができる。これにより、高い受光効率を有し、高速動作可能な半導体受光装置を実現することができる。
【０１５６】
また、半導体基板上に形成された受光素子と、半導体基板上に形成され、受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、コア層の上面及び側面を覆い、受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路と、受光素子とテーパ光導波路との間の半導体基板上に形成され、コア層と、コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路とを有するので、テーパ光導波路の上部クラッド層のリッジ型光導波路近傍における異常成長を抑制することができる。これにより、受光素子の周辺領域のパターニングにおける不具合の発生等を抑制することができ、高い受光効率を有し、高速動作可能な半導体受光装置を歩留まりよく製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体受光装置の構造を示す斜視図である。
【図２】本発明の第１実施形態による半導体受光装置の構造を示す断面図である。
【図３】本発明の第１実施形態による半導体受光装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態による半導体受光装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の第１実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【図６】本発明の第１実施形態による半導体受光装置の製造方法においてＩｎＰクラッド層を厚く形成した場合の様子を示す断面図である。
【図７】本発明の第２実施形態による半導体受光装置の構造を示す斜視図である。
【図８】本発明の第２実施形態による半導体受光装置の構造を示す断面図である。
【図９】本発明の第２実施形態による半導体受光装置の製造方法を示す工程断面図（その１）である。
【図１０】本発明の第２実施形態による半導体受光装置の製造方法を示す工程断面図（その２）である。
【図１１】本発明の第２実施形態による半導体受光装置の製造方法において用いるマスクを示す上面図である。
【図１２】本発明の第３実施形態による半導体受光装置の構造を示す断面図である。
【図１３】本発明の第４実施形態による半導体受光装置の構造を示す断面図である。
【図１４】本発明の第５実施形態による半導体受光装置の構造を示す断面図である。
【図１５】本発明の第６実施形態による半導体受光装置の構造を示す断面図である。
【図１６】本発明の第７実施形態による半導体受光装置の構造を示す概略図である。
【図１７】本発明の第７実施形態の変形例による半導体受光装置の構造を示す断面図である。
【図１８】本発明の変形例による半導体受光装置の構造を示す断面図である。
【図１９】従来の半導体受光装置の構造を示す断面図である。
【符号の説明】
１０…ＳＩ−ＩｎＰ基板
１２…光導波路部
１２ａ…埋め込み光導波路部
１２ｂ…リッジ型接続用光導波路部
１４…受光部
１６…ｎ型ＩｎＰ層
１８…ＩｎＧａＡｓＰコア層
２０ａ、２０ｂ…ＩｎＰクラッド層
２２…ＩｎＧａＡｓ光吸収層
３０…ｐ型半導体層
３２…ＰＩＮフォトダイオード
３６…ｎ型電極
３８…ｐ型電極
４０…ＩｎＧａＡｓ層
４２…ｐ型ＩｎＰ層
４４…ｐ型ＩｎＧａＡｓ層
４６…ｐ型ＩｎＰ層
４８…シリコン酸化膜
５０…ＩｎＧａＡｓＰ層
５２…ＩｎＰ層
５４…シリコン酸化膜
５６…シリコン酸化膜
５８…ＩｎＰクラッド層
６０…シリコン酸化膜
６２…コア層
６４…ＩｎＧａＡｓＰ層
６６…ＩｎＰ層
６８…ＩｎＧａＡｓＰ層
７０…ＩｎＧａＡｓＰ層
７２ａ、７２ｂ、７２ｃ、７２ｄ…ＩｎＧａＡｓＰ層
７４ａ、７４ｂ、７４ｃ…ＰＩＮフォトダイオード
７６ａ、７６ｂ…リッジ型光導波路
７８…信号配線
１００…ＳＩ−ＩｎＰ基板
１０２…光導波路部
１０４…受光部
１０６…ｎ型ＩｎＰ層
１０８…ＩｎＧａＡｓＰコア層
１１０…ＩｎＰクラッド層
１１２…ＩｎＧａＡｓ光吸収層
１１４…ｐ型半導体層
１１６…ＰＩＮフォトダイオード
１１８…ｎ型電極
１２０…ｐ型電極
Claims (10)
- 半導体基板上に形成された受光素子と、
前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少し、前記受光素子側に向かって表面の高さが連続的に減少する上部クラッド層とを有するテーパ光導波路と
を有することを特徴とする半導体受光装置。 - 半導体基板上に形成された受光素子と、
前記半導体基板上に形成され、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層と、前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少する上部クラッド層とを有するテーパ光導波路と、
前記受光素子と前記テーパ光導波路との間の前記半導体基板上に形成され、コア層と、前記コア層の上面上のみを選択的に覆う上部クラッド層とを有するリッジ型光導波路と
を有することを特徴とする半導体受光装置。 - 請求項２記載の半導体受光装置において、
前記リッジ型光導波路の前記コア層の幅が、前記テーパ光導波路の前記コア層の幅よりも広くなっている
ことを特徴とする半導体受光装置。 - 請求項１乃至３のいずれか１項に記載の半導体受光装置において、
前記テーパ光導波路の前記コア層及び／又は前記リッジ型光導波路の前記コア層は、クラッド層により複数の層に分割されている
ことを特徴とする半導体受光装置。 - 請求項１乃至４のいずれか１項に記載の半導体受光装置において、
光導波路により互いに光結合された複数の前記受光素子を有する
ことを特徴とする半導体受光装置。 - 半導体基板上に、受光素子を形成する工程と、
前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、
前記コア層の上面及び側面を覆い、前記受光素子側に向かって膜厚が連続的に減少し、前記受光素子側に向かって表面の高さが連続的に減少する上部クラッド層を形成する工程と
を有することを特徴とする半導体受光装置の製造方法。 - 半導体基板上の第１の領域に、受光素子を形成する工程と、
前記半導体基板上に、前記受光素子側に向かって膜厚が連続的に増加するテーパ状のコア層を形成する工程と、
前記コア層上に第１の上部クラッド層を形成する工程と、
前記第１の上部クラッド層及び前記コア層を、一端が受光素子に接続するストライプ形状にパターニングする工程と、
前記第１の領域及び前記第１の領域に隣接する第２の領域を覆う第１のマスク膜を形成する工程と、
前記第１のマスク膜をマスクとして前記第１の上部クラッド層をエッチングし、前記第２の領域に前記コア層及び前記第１の上部クラッド層を有するリッジ型光導波路を形成する工程と、
前記第１のマスク膜をマスクとして、前記半導体基板上及び前記コア層上に、第２の上部クラッド層を形成し、前記第２の領域に隣接する第３の領域に、前記コア層及び前記第２の上部クラッド層を有するテーパ光導波路を形成する工程と
を有することを特徴とする半導体受光装置の製造方法。 - 請求項７記載の半導体受光装置の製造方法において、
前記テーパ光導波路を形成する工程では、第２のマスク膜を用いて、前記第２の上部クラッド層の成長速度に分布をもたせることにより、前記受光素子側に向かって膜厚が連続的に減少するように前記第２のクラッド層を形成する
ことを特徴とする半導体受光装置の製造方法。 - 請求項７又は８記載の半導体受光装置の製造方法において、
前記第１の上部クラッド層及び前記コア層をパターニングする工程では、前記コア層の前記第２の領域における幅が前記第３の領域における幅よりも広くなるように、前記コア層をパターニングする
ことを特徴とする半導体受光装置の製造方法。 - 請求項６乃至９のいずれか１項に記載の半導体受光装置の製造方法において、
前記コア層を形成する工程では、前記半導体基板上に、クラッド層により複数の層に分割された前記コア層を形成する
ことを特徴とする半導体受光装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214408A JP3920164B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体受光装置及びその製造方法 |
| US10/624,553 US6943422B2 (en) | 2002-07-23 | 2003-07-23 | Semiconductor photodetecting device and method for fabricating the same |
| US11/180,689 US7507600B2 (en) | 2002-07-23 | 2005-07-14 | Semiconductor photodetecting device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214408A JP3920164B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体受光装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004054135A JP2004054135A (ja) | 2004-02-19 |
| JP3920164B2 true JP3920164B2 (ja) | 2007-05-30 |
Family
ID=31936739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002214408A Expired - Lifetime JP3920164B2 (ja) | 2002-07-23 | 2002-07-23 | 半導体受光装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6943422B2 (ja) |
| JP (1) | JP3920164B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60135242D1 (de) * | 2000-10-27 | 2008-09-18 | Pirelli & C Spa | Hybride planare vergrabene / steg-wellenleiter |
| JP4200463B2 (ja) * | 2006-07-07 | 2008-12-24 | Ｔｄｋ株式会社 | 受光素子及びそれを用いた光ヘッド並びにそれを用いた光記録再生装置 |
| FR2908569B1 (fr) * | 2006-11-10 | 2009-01-23 | Thales Sa | Dispositif pour confiner l'onde optique de commande dans la zone active d'un dispositif electronique a commande optique |
| JP5416003B2 (ja) * | 2010-03-19 | 2014-02-12 | 古河電気工業株式会社 | 半導体光導波路素子、半導体光導波路アレイ素子、およびその製造方法 |
| JP5742344B2 (ja) * | 2011-03-20 | 2015-07-01 | 富士通株式会社 | 受光素子、光受信器及び光受信モジュール |
| JP5747592B2 (ja) * | 2011-03-22 | 2015-07-15 | 富士通株式会社 | 受光装置 |
| JP5867129B2 (ja) * | 2012-02-08 | 2016-02-24 | 富士通株式会社 | 光半導体素子及び光半導体素子の製造方法 |
| US10585239B2 (en) | 2018-03-02 | 2020-03-10 | Sumitomo Electric Device Innovations, Inc. | Photodiode device monolithically integrating waveguide element with photodiode element type of optical waveguide |
| US10666353B1 (en) * | 2018-11-20 | 2020-05-26 | Juniper Networks, Inc. | Normal incidence photodetector with self-test functionality |
| JP2022120466A (ja) * | 2021-02-05 | 2022-08-18 | 住友電気工業株式会社 | 受光デバイス及び受光デバイスの製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272679A (ja) * | 1988-09-07 | 1990-03-12 | Fujitsu Ltd | 光導波路付き半導体受光素子 |
| US5572014A (en) * | 1994-07-14 | 1996-11-05 | The Regents Of The University Of California | Highly efficient, ultrafast optical-to-electrical converter and method of operating the same |
| FR2725040A1 (fr) * | 1994-09-23 | 1996-03-29 | Bruno Adrien | Dispositif optoelectronique integrant un recepteur multilongueur d'onde perfectionne |
| JPH09139520A (ja) * | 1995-11-14 | 1997-05-27 | Furukawa Electric Co Ltd:The | 導波路型受光素子及びその製造方法 |
| JPH09153638A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 導波路型半導体受光装置およびその製造方法 |
| DE19613701A1 (de) * | 1996-03-29 | 1997-10-02 | Hertz Inst Heinrich | Integriert optischer Feldweitentransformator |
| DE19626130A1 (de) * | 1996-06-28 | 1998-01-08 | Sel Alcatel Ag | Optisches Halbleiterbauelement mit tiefem Rippenwellenleiter |
| US6353250B1 (en) * | 1997-11-07 | 2002-03-05 | Nippon Telegraph And Telephone Corporation | Semiconductor photo-detector, semiconductor photo-detection device, and production methods thereof |
| JP4284634B2 (ja) * | 1999-10-29 | 2009-06-24 | 富士通株式会社 | 半導体受光装置 |
| US6528776B1 (en) * | 1999-11-19 | 2003-03-04 | New Focus, Inc. | Electro optic converter having a passive waveguide and exhibiting impedance mismatch |
| JP2002026370A (ja) * | 2000-07-06 | 2002-01-25 | Fujitsu Ltd | 半導体受光装置 |
| US6498873B1 (en) * | 2000-08-31 | 2002-12-24 | Agere Systems Inc. | Photo detector assembly |
| JP2002107681A (ja) * | 2000-09-29 | 2002-04-10 | Fujitsu Quantum Devices Ltd | 光半導体装置 |
| JP2003163363A (ja) * | 2001-11-29 | 2003-06-06 | Fujitsu Ltd | 半導体受光装置 |
| JP4460473B2 (ja) * | 2005-02-23 | 2010-05-12 | シャープ株式会社 | 半導体レーザ装置の製造方法 |
-
2002
- 2002-07-23 JP JP2002214408A patent/JP3920164B2/ja not_active Expired - Lifetime
-
2003
- 2003-07-23 US US10/624,553 patent/US6943422B2/en not_active Expired - Lifetime
-
2005
- 2005-07-14 US US11/180,689 patent/US7507600B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20040145025A1 (en) | 2004-07-29 |
| JP2004054135A (ja) | 2004-02-19 |
| US20050272180A1 (en) | 2005-12-08 |
| US6943422B2 (en) | 2005-09-13 |
| US7507600B2 (en) | 2009-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7507600B2 (en) | Semiconductor photodetecting device and method for fabricating the same | |
| US5701379A (en) | Waveguide type semiconductor photodetecting device and fabrication process therefor | |
| US5805755A (en) | Self-aligned transition from ridge to buried heterostructure waveguide, especially for multi-wavelength laser array integration | |
| JP2765545B2 (ja) | 光波長弁別回路およびその製造方法 | |
| JP2982619B2 (ja) | 半導体光導波路集積型受光素子 | |
| KR20140060547A (ko) | 집적 도파관 커플러 | |
| JPS61168957A (ja) | 二方向光通信装置とその製法 | |
| US8682121B2 (en) | Optical wavelength filter with wavelength characteristic variation minimized | |
| JP3943615B2 (ja) | 光回路素子およびそれを用いた集積型光回路装置 | |
| JP6820671B2 (ja) | 光回路デバイスとこれを用いた光トランシーバ | |
| US6661960B2 (en) | Semiconductor waveguide photodetector | |
| US5863809A (en) | Manufacture of planar photonic integrated circuits | |
| EP1637907B1 (en) | Method and apparatus for a low parasitic capacitance butt-joined passive waveguide connected to an active structure | |
| US9023677B2 (en) | Method for producing spot size converter | |
| JP6213222B2 (ja) | 光半導体装置及びその製造方法 | |
| JPH04283704A (ja) | 半導体光導波路 | |
| JPH07142699A (ja) | 半導体光集積素子及びその製造方法 | |
| JP2671843B2 (ja) | 半導体光集積素子とその製造方法 | |
| JPH1140898A (ja) | 半導体光デバイス、該半導体光デバイスの製造方法、および該半導体光デバイスの実装構造 | |
| WO2023119364A1 (ja) | 光デバイス | |
| JP2833615B2 (ja) | 光半導体集積素子 | |
| KR102442202B1 (ko) | 다채널 광원의 제조 방법 | |
| JP3212840B2 (ja) | 半導体光波長弁別回路の製造方法 | |
| JP2020174140A (ja) | 半導体集積光デバイス、半導体集積光デバイスを作製する方法 | |
| KR19990043106A (ko) | 반도체 레이저와 광검출기가 단일칩에 집적된파장 분할 다중화소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3920164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |