JP2671843B2 - 半導体光集積素子とその製造方法 - Google Patents
半導体光集積素子とその製造方法Info
- Publication number
- JP2671843B2 JP2671843B2 JP32502194A JP32502194A JP2671843B2 JP 2671843 B2 JP2671843 B2 JP 2671843B2 JP 32502194 A JP32502194 A JP 32502194A JP 32502194 A JP32502194 A JP 32502194A JP 2671843 B2 JP2671843 B2 JP 2671843B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- integrated device
- layer
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体光集積素子、特
に、同一半導体基板上に半導体レーザと半導体受光素子
を集積化した半導体光集積素子に関する。
に、同一半導体基板上に半導体レーザと半導体受光素子
を集積化した半導体光集積素子に関する。
【０００２】
【従来の技術】将来のビデオ−オン−ディマンド（ＶＯ
Ｄ）システムなどのマルチメデイアシステムに欠くこと
のできない技術として、双方向光通信技術が注目されて
いる。この通信技術は、従来の一方通行型の光通信と異
なり、一つの光端末が送信，受信両方の機能を合わせ持
つ特徴を有する。このような光端末に用いる送受信光デ
バイスとして、従来はレーザダイオード（以下ＬＤ），
フォトダイオード（以下ＰＤ）等を石英系導波路／チッ
プに組み込んだモジュールなどが用いられており、研究
開発が進められている。
Ｄ）システムなどのマルチメデイアシステムに欠くこと
のできない技術として、双方向光通信技術が注目されて
いる。この通信技術は、従来の一方通行型の光通信と異
なり、一つの光端末が送信，受信両方の機能を合わせ持
つ特徴を有する。このような光端末に用いる送受信光デ
バイスとして、従来はレーザダイオード（以下ＬＤ），
フォトダイオード（以下ＰＤ）等を石英系導波路／チッ
プに組み込んだモジュールなどが用いられており、研究
開発が進められている。
【０００３】しかし、このようなモジュールでは、多数
の光部品を組み合わせるため、それぞれの光接続点にお
いてアライメントが必要であり、モジュール組立コスト
が上昇し、また、モジュールサイズの小型化が難しいと
いう問題点がある。そこで、最近ではＬＤ，ＰＤ，半導
体導波路などを同一の半導体基板上に集積化することに
より、モジュール組立工数，コストの低減と、サイズ小
型化の試みがなされ始めている。
の光部品を組み合わせるため、それぞれの光接続点にお
いてアライメントが必要であり、モジュール組立コスト
が上昇し、また、モジュールサイズの小型化が難しいと
いう問題点がある。そこで、最近ではＬＤ，ＰＤ，半導
体導波路などを同一の半導体基板上に集積化することに
より、モジュール組立工数，コストの低減と、サイズ小
型化の試みがなされ始めている。
【０００４】このような半導体光集積素子の一例が、
“Ｉｎｔｅｇｒａｔｅｄ Ｐｈｏｔｏｎｉｃｓ Ｒｅｓ
ｅａｒｃｈ，Ｆｅｂ．，１９９４，ＰＤ１”に報告され
ており、これを図１４，図１５に示す。図１４は素子全
体の平面図を、図１５はＬＤ，ＰＤ部分の断面図を示し
ている。この集積素子では、１．５５μｍ帯のＬＤ５１
と、１．３μｍ帯のＰＤ５２と、ＷＤＭカップラー５３
とを同一の半導体基板であるｎ−ＩｎＰ基板５４上に集
積化しており、１．５５μｍ帯の信号光を送信し、１．
３μｍ帯の信号光を受信する機能を持つ。
“Ｉｎｔｅｇｒａｔｅｄ Ｐｈｏｔｏｎｉｃｓ Ｒｅｓ
ｅａｒｃｈ，Ｆｅｂ．，１９９４，ＰＤ１”に報告され
ており、これを図１４，図１５に示す。図１４は素子全
体の平面図を、図１５はＬＤ，ＰＤ部分の断面図を示し
ている。この集積素子では、１．５５μｍ帯のＬＤ５１
と、１．３μｍ帯のＰＤ５２と、ＷＤＭカップラー５３
とを同一の半導体基板であるｎ−ＩｎＰ基板５４上に集
積化しており、１．５５μｍ帯の信号光を送信し、１．
３μｍ帯の信号光を受信する機能を持つ。
【０００５】
【発明が解決しようとする課題】図１４，図１５に示し
た例では、ＬＤ５１のＩｎＧａＡｓＰ活性層５５の発す
る光の一部は導波路に沿って導波せずに、基板裏面のｎ
電極５６での反射などを介してＰＤ５２のＩｎＧａＡｓ
光吸収層５７へ入射する。したがって、送信信号の一部
が同一の光端末の受信系に現れるという、いわゆる漏話
の問題が生じる。
た例では、ＬＤ５１のＩｎＧａＡｓＰ活性層５５の発す
る光の一部は導波路に沿って導波せずに、基板裏面のｎ
電極５６での反射などを介してＰＤ５２のＩｎＧａＡｓ
光吸収層５７へ入射する。したがって、送信信号の一部
が同一の光端末の受信系に現れるという、いわゆる漏話
の問題が生じる。
【０００６】本発明の目的は、同一半導体基板上に半導
体レーザと半導体受光素子を集積化した半導体光集積素
子において、漏話の少ない高性能な素子を提供すること
にある。
体レーザと半導体受光素子を集積化した半導体光集積素
子において、漏話の少ない高性能な素子を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明の半導体光集積素
子は、同一半導体基板上に少なくとも半導体レーザおよ
び半導体受光素子を集積する半導体光集積素子におい
て、前記半導体基板上に半導体レーザの光を吸収する半
導体遮光層、バッファ層が順次積層され、前記バッファ
層上に半導体レーザ及び半導体受光素子が形成されてい
ることを特徴とする。また同一半導体基板上に少なくと
も半導体レーザおよび半導体受光素子を集積化する半導
体光集積素子において、（００１）面を有する半導体基
板上の半導体レーザと半導体受光素子に挟まれた一領域
にストライプ方向が［１１０］方向で、メサ側面と前記
基板とのなす角が約５５度の半導体メサ構造を有するこ
とを特徴とする。さらに同一半導体基板上に少なくとも
半導体レーザおよび半導体受光素子を集積する半導体光
集積素子において、（００１）面を有する半導体基板上
に半導体レーザの光を吸収する半導体遮光層が積層さ
れ、この基板上に半導体レーザ及び半導体受光素子が形
成され、前記半導体レーザと半導体受光素子に挟まれた
一領域にストライプ方向が［１１０］方向で、メサ側面
と前記基板とのなす角が約５５度の半導体メサ構造を有
することを特徴とする。また前記半導体遮光層と半導体
レーザの間にはバッファ層が設けられていることを特徴
とする。
子は、同一半導体基板上に少なくとも半導体レーザおよ
び半導体受光素子を集積する半導体光集積素子におい
て、前記半導体基板上に半導体レーザの光を吸収する半
導体遮光層、バッファ層が順次積層され、前記バッファ
層上に半導体レーザ及び半導体受光素子が形成されてい
ることを特徴とする。また同一半導体基板上に少なくと
も半導体レーザおよび半導体受光素子を集積化する半導
体光集積素子において、（００１）面を有する半導体基
板上の半導体レーザと半導体受光素子に挟まれた一領域
にストライプ方向が［１１０］方向で、メサ側面と前記
基板とのなす角が約５５度の半導体メサ構造を有するこ
とを特徴とする。さらに同一半導体基板上に少なくとも
半導体レーザおよび半導体受光素子を集積する半導体光
集積素子において、（００１）面を有する半導体基板上
に半導体レーザの光を吸収する半導体遮光層が積層さ
れ、この基板上に半導体レーザ及び半導体受光素子が形
成され、前記半導体レーザと半導体受光素子に挟まれた
一領域にストライプ方向が［１１０］方向で、メサ側面
と前記基板とのなす角が約５５度の半導体メサ構造を有
することを特徴とする。また前記半導体遮光層と半導体
レーザの間にはバッファ層が設けられていることを特徴
とする。
【０００８】
【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。
して詳細に説明する。
【０００９】図１は、本発明による半導体光集積素子の
第１の実施例の作製工程を示す図である。図１，図４，
図６，図８は各工程における素子の断面模式図（ＬＤ
部，ＰＤ部における導波方向に垂直な断面）を示し、図
２，図３，図７，図９は基板表面側から見た平面図を示
し、図５はＬＤ部および隣接する領域の導波方向に沿っ
た断面図を示している。
第１の実施例の作製工程を示す図である。図１，図４，
図６，図８は各工程における素子の断面模式図（ＬＤ
部，ＰＤ部における導波方向に垂直な断面）を示し、図
２，図３，図７，図９は基板表面側から見た平面図を示
し、図５はＬＤ部および隣接する領域の導波方向に沿っ
た断面図を示している。
【００１０】まず、図１に示すように、（００１）面を
有するｎ型ＩｎＰ基板１上にＩｎＧａＡｓ遮光層２を２
μｍ，ｎ- −ＩｎＰバッファ層３を２μｍと、順次積層
する。
有するｎ型ＩｎＰ基板１上にＩｎＧａＡｓ遮光層２を２
μｍ，ｎ- −ＩｎＰバッファ層３を２μｍと、順次積層
する。
【００１１】次に、図２に示すように、ｎ- −ＩｎＰバ
ッファ層３上のＬＤ部９に干渉露光とエッチングにより
グレーティング４を形成する。
ッファ層３上のＬＤ部９に干渉露光とエッチングにより
グレーティング４を形成する。
【００１２】次に、図３に示すように、ＳｉＯ2 膜５を
熱ＣＶＤ法により基板上に形成し、通常のフォトレジス
ト工程，エッチング工程により選択成長マスクパターン
を形成する。Ｓ字導波路部７を除いて、ストライプ方向
は［１１０］である。このパターンのマスク幅は、図３
に示したようにＰＤ部８で最も広く、ＬＤ部９では次に
広く、ＷＤＭカップラー部６，Ｓ字導波路部７ではこれ
より狭くなっている。
熱ＣＶＤ法により基板上に形成し、通常のフォトレジス
ト工程，エッチング工程により選択成長マスクパターン
を形成する。Ｓ字導波路部７を除いて、ストライプ方向
は［１１０］である。このパターンのマスク幅は、図３
に示したようにＰＤ部８で最も広く、ＬＤ部９では次に
広く、ＷＤＭカップラー部６，Ｓ字導波路部７ではこれ
より狭くなっている。
【００１３】次に、図４，図５に示すように、この基板
上にｎ+ −ＩｎＧａＡｓＰガイド層１０（１×１０18ｃ
ｍ-3）と、ｎ+ −ＩｎＰバッファ層１１（１×１０18ｃ
ｍ-3）と、ＭＱＷ（ＩｎＧａＡｓＰウエル／ＩｎＧａＡ
ｓＰバリア）コア層１２Ａ，１２Ｂ，１２Ｃ（２×１０
15ｃｍ-3）と、ｐ+ −ＩｎＧａＡｓＰ上部ＳＣＨ層１３
（１×１０18ｃｍ-3）と、ｐ+ −ＩｎＰクラッド層１４
（１×１０18ｃｍ-3）とを、ＳｉＯ2 膜５を選択成長マ
スクとして有機金属気相成長法により形成する。このと
き、ＭＱＷコア層１２Ａ，１２Ｂ，１２Ｃそれぞれのバ
ンドギャップ波長はそれぞれ異なるものが得られ、ＰＤ
部８におけるＭＱＷコア層１２Ａでは１．５５μｍを、
ＬＤ部９におけるＭＱＷコア層１２Ｂでは１．３μｍ
を、およびＷＤＭカップラー部６とＳ字導波路部７にお
けるＭＱＷコア層１２Ｃでは１．１５μｍとなる（参考
文献；特開平４−２４３２１６号公報）。
上にｎ+ −ＩｎＧａＡｓＰガイド層１０（１×１０18ｃ
ｍ-3）と、ｎ+ −ＩｎＰバッファ層１１（１×１０18ｃ
ｍ-3）と、ＭＱＷ（ＩｎＧａＡｓＰウエル／ＩｎＧａＡ
ｓＰバリア）コア層１２Ａ，１２Ｂ，１２Ｃ（２×１０
15ｃｍ-3）と、ｐ+ −ＩｎＧａＡｓＰ上部ＳＣＨ層１３
（１×１０18ｃｍ-3）と、ｐ+ −ＩｎＰクラッド層１４
（１×１０18ｃｍ-3）とを、ＳｉＯ2 膜５を選択成長マ
スクとして有機金属気相成長法により形成する。このと
き、ＭＱＷコア層１２Ａ，１２Ｂ，１２Ｃそれぞれのバ
ンドギャップ波長はそれぞれ異なるものが得られ、ＰＤ
部８におけるＭＱＷコア層１２Ａでは１．５５μｍを、
ＬＤ部９におけるＭＱＷコア層１２Ｂでは１．３μｍ
を、およびＷＤＭカップラー部６とＳ字導波路部７にお
けるＭＱＷコア層１２Ｃでは１．１５μｍとなる（参考
文献；特開平４−２４３２１６号公報）。
【００１４】すなわち、この素子では波長１．５５μｍ
の信号光を受信し、波長１．３μｍの信号光を出射する
が、いずれの波長に対してもＷＤＭカップラー部６とＳ
字導波路部７ではＭＱＷコア層１２Ｃは十分低損失なコ
ア層として、また、ＭＱＷコア層１２ＡはＰＤ部８にお
いて１．５５μｍの入射信号光に対して十分高感度な光
吸収層として、ＭＱＷコア層１２ＢはＬＤ部９において
は１．３μｍ光に対して十分な利得を持つ活性層として
働く。ここで、ＭＱＷコア層１２Ａ，１２Ｂ，１２Ｃそ
れぞれのバンドギャップ波長の差を生ずるのは、ＳｉＯ
2 膜５のマスク幅のみに依存しており、これらＭＱＷコ
ア層は同時にかつ連結して形成される。
の信号光を受信し、波長１．３μｍの信号光を出射する
が、いずれの波長に対してもＷＤＭカップラー部６とＳ
字導波路部７ではＭＱＷコア層１２Ｃは十分低損失なコ
ア層として、また、ＭＱＷコア層１２ＡはＰＤ部８にお
いて１．５５μｍの入射信号光に対して十分高感度な光
吸収層として、ＭＱＷコア層１２ＢはＬＤ部９において
は１．３μｍ光に対して十分な利得を持つ活性層として
働く。ここで、ＭＱＷコア層１２Ａ，１２Ｂ，１２Ｃそ
れぞれのバンドギャップ波長の差を生ずるのは、ＳｉＯ
2 膜５のマスク幅のみに依存しており、これらＭＱＷコ
ア層は同時にかつ連結して形成される。
【００１５】次に、図６，図７に示すように、ＳｉＯ2
膜で新たに形成した選択成長マスクを用いてＰＤ部８
と、ＬＤ部９をｐ+ ＩｎＰ埋め込み層１５（１×１０18
ｃｍ-3）で、ＷＤＭカップラー部６とＳ字導波路部７を
ｎ- −ＩｎＰ埋め込み層１６（２×１０15ｃｍ-3）で埋
め込む。
膜で新たに形成した選択成長マスクを用いてＰＤ部８
と、ＬＤ部９をｐ+ ＩｎＰ埋め込み層１５（１×１０18
ｃｍ-3）で、ＷＤＭカップラー部６とＳ字導波路部７を
ｎ- −ＩｎＰ埋め込み層１６（２×１０15ｃｍ-3）で埋
め込む。
【００１６】その後、図８，図９に示すように絶縁膜と
してのＳｉＮ膜１７と、ｐ電極としてのＴｉ／Ａｕ膜１
８と、ｎ電極としてのＡｕＧｅＮｉ／ＡｕＮｉ膜１９と
を形成し、それぞれ熱処理を施して素子を完成する。
してのＳｉＮ膜１７と、ｐ電極としてのＴｉ／Ａｕ膜１
８と、ｎ電極としてのＡｕＧｅＮｉ／ＡｕＮｉ膜１９と
を形成し、それぞれ熱処理を施して素子を完成する。
【００１７】以上説明した本発明の第１の実施例では、
図１０に示したようにＬＤ部９から発し基板裏面に向か
った非導波光は、ＬＤ部９の下部に形成されたＩｎＧａ
Ａｓ遮光層２により吸収されるので、図１５に示した従
来例のような基板裏面での反射を介した漏話の問題が生
じない。またこのとき、本実施例ではＩｎＧａＡｓ遮光
層２の上にｎ- −ＩｎＰバッファ層３を設けているの
で、導波路に沿って導波する光はＩｎＧａＡｓ遮光層２
によって吸収損失を受けることはない。また遮光層は半
導体レーザまたは半導体受光素子、あるいはこれら両方
の下部にあればよい。
図１０に示したようにＬＤ部９から発し基板裏面に向か
った非導波光は、ＬＤ部９の下部に形成されたＩｎＧａ
Ａｓ遮光層２により吸収されるので、図１５に示した従
来例のような基板裏面での反射を介した漏話の問題が生
じない。またこのとき、本実施例ではＩｎＧａＡｓ遮光
層２の上にｎ- −ＩｎＰバッファ層３を設けているの
で、導波路に沿って導波する光はＩｎＧａＡｓ遮光層２
によって吸収損失を受けることはない。また遮光層は半
導体レーザまたは半導体受光素子、あるいはこれら両方
の下部にあればよい。
【００１８】次に、本発明の第２の実施例について、図
１１を用いて説明する。本実施例では、第１の実施例に
おいて図６，図７で示したｐ+ −ＩｎＰ埋め込み層１５
と、ｎ- −ＩｎＰ埋め込み層１６とを形成する工程にお
いて、これら工程と同時に図１１に示したようなＩｎＰ
遮光メサ２０Ａを選択成長により形成する。このＩｎＰ
遮光メサ２０Ａは、ＰＤ部８，ＬＤ部９とに挟まれた領
域で、かつＰＤ部８になるべく近い位置に形成する。メ
サ２０Ａのストライプ方向は［１１０］である。他の素
子作製工程は、第１の実施例と同様である。
１１を用いて説明する。本実施例では、第１の実施例に
おいて図６，図７で示したｐ+ −ＩｎＰ埋め込み層１５
と、ｎ- −ＩｎＰ埋め込み層１６とを形成する工程にお
いて、これら工程と同時に図１１に示したようなＩｎＰ
遮光メサ２０Ａを選択成長により形成する。このＩｎＰ
遮光メサ２０Ａは、ＰＤ部８，ＬＤ部９とに挟まれた領
域で、かつＰＤ部８になるべく近い位置に形成する。メ
サ２０Ａのストライプ方向は［１１０］である。他の素
子作製工程は、第１の実施例と同様である。
【００１９】この第２の実施例では、ＰＤ部８とＬＤ部
９とに挟まれた領域上に遮光メサ２０Ａを形成し、この
メサはストライプ方向は［１１０］で選択成長により形
成するので、メサ側壁と基板とのなす角は約５５度とな
ること、また、ＩｎＰの１．３μｍ光に対する屈折率は
約３．２であることから、図１２に示したようなモデル
で考えれば、メサのＬＤ側の側壁での反射，屈折、ＰＤ
側壁での全反射によりＬＤからＰＤへ向かった非導波光
は遮光され、漏話の問題を防ぐことができる。図１０に
は、遮光層１２により吸収される様子を示している。
９とに挟まれた領域上に遮光メサ２０Ａを形成し、この
メサはストライプ方向は［１１０］で選択成長により形
成するので、メサ側壁と基板とのなす角は約５５度とな
ること、また、ＩｎＰの１．３μｍ光に対する屈折率は
約３．２であることから、図１２に示したようなモデル
で考えれば、メサのＬＤ側の側壁での反射，屈折、ＰＤ
側壁での全反射によりＬＤからＰＤへ向かった非導波光
は遮光され、漏話の問題を防ぐことができる。図１０に
は、遮光層１２により吸収される様子を示している。
【００２０】次に、本発明の第３の実施例について、図
１３を用いて説明する。本実施例では、第１の実施例に
おけるＩｎＧａＡｓ遮光層２と、ｎ- −ＩｎＰバッファ
層３と、第２の実施例における遮光メサとを併せ持つ。
ただし本実施例における遮光メサ２０Ｂは、ＰＤ部８と
同一の結晶層構造を有する。また、第１あるいは第２の
実施例におけるｐ+ −ＩｎＧａＡｓＰ上部ＳＣＨ層１
３，ｐ+ −ＩｎＰクラッド層１４の代わりに、それぞれ
ｎ- −ＩｎＧａＡｓＰ上部ＳＣＨ層２１（１×１０16ｃ
ｍ-3）と、ｎ- −ＩｎＰクラッド層２２（２×１０15ｃ
ｍ-3）とを成長する。さらに、第１あるいは第２の実施
例では図６，図７で示した工程においてＰＤ部８，ＬＤ
部９をｐ+ −ＩｎＰ埋め込み層１５で、ＷＤＭカップラ
ー部６とＳ字導波路部７をｎ- −ＩｎＰ埋め込み層１６
で埋め込んだが、本実施例では図１３に示したように全
てｎ- −ＩｎＰ埋め込み層１６で埋め込む。そして、Ｓ
ｉＮ膜１７をマスクとしてＰＤ部８，ＬＤ部９にのみｎ
- −ＩｎＧａＡｓＰ上部ＳＣＨ層２１中にｐｎ接合が形
成されるようＺｎの熱拡散を施し、ｐ+ 領域２３を形成
する。他の素子作製工程は、第１あるいは第２の実施例
と同様である。
１３を用いて説明する。本実施例では、第１の実施例に
おけるＩｎＧａＡｓ遮光層２と、ｎ- −ＩｎＰバッファ
層３と、第２の実施例における遮光メサとを併せ持つ。
ただし本実施例における遮光メサ２０Ｂは、ＰＤ部８と
同一の結晶層構造を有する。また、第１あるいは第２の
実施例におけるｐ+ −ＩｎＧａＡｓＰ上部ＳＣＨ層１
３，ｐ+ −ＩｎＰクラッド層１４の代わりに、それぞれ
ｎ- −ＩｎＧａＡｓＰ上部ＳＣＨ層２１（１×１０16ｃ
ｍ-3）と、ｎ- −ＩｎＰクラッド層２２（２×１０15ｃ
ｍ-3）とを成長する。さらに、第１あるいは第２の実施
例では図６，図７で示した工程においてＰＤ部８，ＬＤ
部９をｐ+ −ＩｎＰ埋め込み層１５で、ＷＤＭカップラ
ー部６とＳ字導波路部７をｎ- −ＩｎＰ埋め込み層１６
で埋め込んだが、本実施例では図１３に示したように全
てｎ- −ＩｎＰ埋め込み層１６で埋め込む。そして、Ｓ
ｉＮ膜１７をマスクとしてＰＤ部８，ＬＤ部９にのみｎ
- −ＩｎＧａＡｓＰ上部ＳＣＨ層２１中にｐｎ接合が形
成されるようＺｎの熱拡散を施し、ｐ+ 領域２３を形成
する。他の素子作製工程は、第１あるいは第２の実施例
と同様である。
【００２１】本発明の第３の実施例では、ＩｎＧａＡｓ
遮光層２と、遮光メサ２０Ｂとを併せ持つので漏話はさ
らに抑制される。しかも、本実施例における遮光メサ２
０ＢはＰＤ部８と同一の結晶層構造を持つので、ＭＱＷ
コア層１２Ａにおける光吸収も遮光効果に寄与する。ま
た、成長する結晶層はすべてｎ型とし、ＰＤ部８とＬＤ
部９にのみ選択熱拡散によりｐｎ接合を形成しているの
で、ＷＤＭカップラー６，Ｓ字導波路部７ではｐ型半導
体層により価電子帯間吸収損失，寄生容量が生じない。
遮光層２と、遮光メサ２０Ｂとを併せ持つので漏話はさ
らに抑制される。しかも、本実施例における遮光メサ２
０ＢはＰＤ部８と同一の結晶層構造を持つので、ＭＱＷ
コア層１２Ａにおける光吸収も遮光効果に寄与する。ま
た、成長する結晶層はすべてｎ型とし、ＰＤ部８とＬＤ
部９にのみ選択熱拡散によりｐｎ接合を形成しているの
で、ＷＤＭカップラー６，Ｓ字導波路部７ではｐ型半導
体層により価電子帯間吸収損失，寄生容量が生じない。
【００２２】
【発明の効果】本発明によれば、同一半導体基板上に半
導体レーザと半導体受光素子を集積化した半導体光集積
素子において、漏話の少ない高性能な素子を提供するこ
とが可能となった。
導体レーザと半導体受光素子を集積化した半導体光集積
素子において、漏話の少ない高性能な素子を提供するこ
とが可能となった。
【図１】本発明の第１の実施例を説明する断面模式図で
ある。
ある。
【図２】本発明の第１の実施例を説明する平面図であ
る。
る。
【図３】本発明の第１の実施例を説明する平面図であ
る。
る。
【図４】本発明の第１の実施例を説明する断面模式図で
ある。
ある。
【図５】本発明の第１の実施例を説明する断面図であ
る。
る。
【図６】本発明の第１の実施例を説明する断面模式図で
ある。
ある。
【図７】本発明の第１の実施例を説明する平面図であ
る。
る。
【図８】本発明の第１の実施例を説明する断面模式図で
ある。
ある。
【図９】本発明の第１の実施例を説明する平面図であ
る。
る。
【図１０】本発明の効果を説明する図である。
【図１１】本発明の第２の実施例を説明する断面模式図
である。
である。
【図１２】本発明の効果を説明する図である。
【図１３】本発明の第３の実施例を説明する断面模式図
である。
である。
【図１４】従来の技術の一例を示す平面図である。
【図１５】図１４の断面図である。
１ ｎ型ＩｎＰ基板 ２ ＩｎＧａＡｓ遮光層 ３ ｎ- −ＩｎＰバッファ層 ４ グレーティング ５ ＳｉＯ2 膜 ６ ＷＤＭカップラー部 ７ Ｓ字導波路部 ８ ＰＤ部 ９ ＬＤ部 １０ ｎ+ −ＩｎＧａＡｓＰガイド層 １１ ｎ+ −ＩｎＰバッファ層 １２Ａ，１２Ｂ，１２Ｃ ＭＱＷコア層 １３ ｐ+ −ＩｎＧａＡｓＰ上部ＳＣＨ層 １４ ｐ+ −ＩｎＰクラッド層 １５ ｐ+ −ＩｎＰ埋め込み層 １６ ｎ- −ＩｎＰ埋め込み層 １７ ＳｉＮ膜 １８ Ｔｉ／Ａｕ膜 １９ ＡｕＧｅＮｉ／ＡｕＮｉ層 ２０Ａ ＩｎＰ遮光メサ ２０Ｂ 遮光メサ ２１ ｎ- −ＩｎＧａＡｓＰ上部ＳＣＨ層 ２２ ｎ- −ＩｎＰクラッド層 ２３ ｐ+ 領域
フロントページの続き (56)参考文献 特開 平６−224406（ＪＰ，Ａ) 特開 平４−162782（ＪＰ，Ａ) 特開 昭63−102379（ＪＰ，Ａ) 特開 昭62−4385（ＪＰ，Ａ) 実開 昭59−151459（ＪＰ，Ｕ)
Claims (7)
- 【請求項１】 同一半導体基板上に少なくとも半導体レ
ーザおよび半導体受光素子を集積する半導体光集積素子
において、前記半導体基板上に形成された半導体レーザ
の光を吸収する半導体遮光層、バッファ層が順次積層さ
れ、前記バッファ層上に半導体レーザ及び半導体受光素
子が形成されていることを特徴とする半導体光集積素
子。 - 【請求項２】 同一半導体基板上に少なくとも半導体レ
ーザおよび半導体受光素子を集積化する半導体光集積素
子において、（００１）面を有する半導体基板上の半導
体レーザと半導体受光素子に挟まれた一領域にストライ
プ方向が［１１０］方向で、メサ側面と前記基板とのな
す角が約５５度の半導体メサ構造を有することを特徴と
する半導体光集積素子。 - 【請求項３】 同一半導体基板上に少なくとも半導体レ
ーザおよび半導体受光素子を集積する半導体光集積素子
において、（００１）面を有する半導体基板上に半導体
レーザの光を吸収する半導体遮光層が積層され、この基
板上に半導体レーザ及び半導体受光素子が形成され、前
記半導体レーザと半導体受光素子に挟まれた一領域にス
トライプ方向が［１１０］方向で、メサ側面と前記基板
とのなす角が約５５度の半導体メサ構造を有することを
特徴とする半導体光集積素子。 - 【請求項４】 前記半導体遮光層と半導体レーザの間に
はバッファ層が設けられていることを特徴とする請求項
３記載の半導体光集積素子。 - 【請求項５】 同一半導体基板上に少なくとも半導体レ
ーザおよび半導体受光素子を集積する半導体光集積素子
の製造方法において、（００１）面を有する半導体基板
上に半導体レーザと半導体受光素子を形成し、両者に挟
まれた一領域に開口部のストライプ方向が［１１０］の
パターンマスクを設け、エピタキシャル成長により前記
開口部に半導体メサ構造を形成することを特徴とする半
導体光集積素子の製造方法。 - 【請求項６】 同一半導体基板上に少なくとも半導体レ
ーザおよび半導体受光素子を集積する半導体光集積素子
の製造方法において、（００１）面を有する半導体基板
上に半導体レーザの光を吸収する半導体遮光層を積層
し、この基板上に半導体レーザと半導体受光素子を形成
し、両者に挟まれた一領域に開口部のストライプ方向が
［１１０］のパターンマスクを設け、エピタキシャル成
長により前記開口部に半導体メサ構造を形成することを
特徴とする半導体光集積素子の製造方法。 - 【請求項７】 前記半導体遮光層の成長後、バッファ層
を成長することを特徴とする請求項６記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32502194A JP2671843B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体光集積素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32502194A JP2671843B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体光集積素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181350A JPH08181350A (ja) | 1996-07-12 |
| JP2671843B2 true JP2671843B2 (ja) | 1997-11-05 |
Family
ID=18172260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32502194A Expired - Lifetime JP2671843B2 (ja) | 1994-12-27 | 1994-12-27 | 半導体光集積素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671843B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5228922B2 (ja) | 2007-01-18 | 2013-07-03 | 日本電気株式会社 | 半導体受光素子 |
| JP5278429B2 (ja) * | 2008-05-28 | 2013-09-04 | 日本電気株式会社 | 半導体受光素子及びその製造方法 |
| WO2009144883A1 (ja) * | 2008-05-28 | 2009-12-03 | 日本電気株式会社 | 半導体受光素子及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59151459U (ja) * | 1983-03-28 | 1984-10-11 | オムロン株式会社 | 発光受光素子 |
| JPS624385A (ja) * | 1985-07-01 | 1987-01-10 | Nec Corp | 光検出器集積化半導体レ−ザアレイ装置 |
| DE3633181C2 (de) * | 1986-09-30 | 1998-12-10 | Siemens Ag | Reflexlichtschranke |
| JPH04162782A (ja) * | 1990-10-26 | 1992-06-08 | Shimadzu Corp | 端面発光ダイオード |
-
1994
- 1994-12-27 JP JP32502194A patent/JP2671843B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181350A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701379A (en) | Waveguide type semiconductor photodetecting device and fabrication process therefor | |
| JP2982619B2 (ja) | 半導体光導波路集積型受光素子 | |
| JP3221916B2 (ja) | 集積型光学ガイドと、光検出器とを備えたオプトエレクトロニックデバイス | |
| JP2684605B2 (ja) | 双方向性光通信または信号伝送のための集積光デバイス | |
| JP3544352B2 (ja) | 半導体受光素子 | |
| JPH0636457B2 (ja) | 半導体レ−ザを組み込むモノリシツク集積光学デバイスの製造方法およびこの方法によつて得られたデバイス | |
| JP2009522805A (ja) | 集積フォトニックデバイス用のモニタ光検出器 | |
| US5054871A (en) | Semiconductor waveguide and impedance-matched detector | |
| JPH0927658A (ja) | 半導体光集積回路およびその製造方法 | |
| JP3284994B2 (ja) | 半導体光集積素子及びその製造方法 | |
| US6020620A (en) | Semiconductor light-receiving device with inclined multilayer structure | |
| JP2671843B2 (ja) | 半導体光集積素子とその製造方法 | |
| JPH0766502A (ja) | 光半導体装置及びその形成方法 | |
| JP2002203982A (ja) | 半導体受光装置およびその製造方法 | |
| JP5655643B2 (ja) | 半導体光集積回路装置及びその製造方法 | |
| US5811838A (en) | Electro-absorption type semiconductor optical modulator | |
| JP2965139B2 (ja) | 導波路型半導体受光素子 | |
| JP2970575B2 (ja) | 導波路型半導体受光素子 | |
| KR100265858B1 (ko) | 반도체 레이저와 광검출기가 단일칩에 집적된 파장 분할 다중화 소자 | |
| JP2833615B2 (ja) | 光半導体集積素子 | |
| JPH04268770A (ja) | 半導体導波路型受光素子 | |
| JP3331828B2 (ja) | 光送受信モジュ−ル | |
| JPH0272679A (ja) | 光導波路付き半導体受光素子 | |
| JP3381661B2 (ja) | 導波路型半導体受光素子及びその製造方法 | |
| JP2743935B2 (ja) | 導波路型半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970610 |