JP3284994B2 - 半導体光集積素子及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザ、光
変調器及び光増幅器等の光機能素子、並びに分岐／合流
やスポットサイズ変換等の機能を有する受動光導波路
（以下、ＰＷＧとも呼ぶ）が同一の半導体チップ上に集
積形成された半導体光集積素子及びその製造方法に関す
る。

【０００２】

【従来の技術】従来、光機能素子とＰＷＧを有する光集
積素子としては、個々の要素素子を光ファイバや石英系
光導波路を用いてハイブリッド集積した素子が使用され
てきた。しかし、光機能素子とＰＷＧを同一の半導体チ
ップ上に集積形成された半導体光集積素子が開発され、
この半導体光集積素子は、小型化できるうえ、半導体素
子と石英系光導波路等との接続点が少なくて済むため挿
入損失が低減でき、実装に関わるコストも低減できると
いった特徴を有しており、近年、研究開発が盛んに行わ
れている。そして、この研究開発テーマの一つとして、
半導体光集積素子の高性能化を目的とするＰＷＧの導波
損失の低減が挙げられている。

【０００３】先ず、ＰＷＧの導波損失の低減について説
明する。この半導体光集積素子において、光機能部は、
通常、半導体基板上にストライプ状に形成された半導体
活性層あるいは光吸収層（以下、活性層と総称する）の
周囲が半導体クラッド層で埋め込まれた構造となってお
り、一方、ＰＷＧは同じく基板上に形成された半導体コ
ア層の周囲あるいは上部のみにクラッド層が形成された
光導波路構造となっている。また、光機能部の活性層上
部のクラッド層は、活性層への電流注入あるいは電圧印
加が可能な構成とするために導電型とする必要があり、
例えばｎ型半導体基板を用いる際にはｐ型のクラッド層
が用いられる。

【０００４】ここで、半導体光集積素子の低コスト化、
高歩留まり化を目的として、ＰＷＧ部のクラッド層を、
光機能部のクラッド層と同一のｐ型半導体で形成するこ
とにより製造工程を簡略化しようとしても、ｐ型クラッ
ド層における価電子帯間吸収によって、ＰＷＧの伝搬損
失は２０〜３０ｄＢ／ｃｍと非常に大きくなり、光集積
素子の挿入損失が増大してしまうという欠点があった。
この欠点に対し、ＰＷＧ部のクラッド層にはｐ型導電性
の材質を用いず、光機能部におけるｐ型クラッド層とは
別々の結晶成長工程で形成する方法が報告されており、
ＰＷＧ部をアンドープ、若しくは高抵抗の材料からなる
クラッド層で埋め込むことにより、２〜３ｄＢ／ｃｍの
導波損失の光導波路が形成されている。

【０００５】さらにまた、光機能部での電流狭窄効果を
高めるために、ＰＷＧ部のクラッド層にＦｅドープの高
抵抗半導体層を用い、高抵抗クラッド層形成時に同時に
活性層の両脇を埋め込んで電流ブロック構造を形成する
製造方法が報告されている（K. Y. Liou et Al., IEEE
PHOTONICS TECHNOLOGY LETTERS, Vol. 2, ｐ.878-88
0）。

【０００６】なお、半導体光集積素子の製造方法として
は、受動導波路における光伝搬損失を低減することによ
り素子特性の向上を図った例が報告されており、例え
ば、ELECTRONICS LETTERS vol.32の2265ページから2266
ページに記載のK. Haｍaｍotoet.Al.による１×４半導
体光増幅器ゲート型モノリシックマトリクス光スイッチ
が挙げられる。

【０００７】次に、上記モノリシックマトリクス光スイ
ッチの半導体光集積素子について、図面を参照して説明
する。図１８は、従来例の半導体光集積素子の模式拡大
平面図を示してある。同図において、１０は半導体光集
積素子であり、窓部１０１、ＰＷＧ部１０２、光増幅器
部１０３から構成してある。半導体光集積素子１０は、
一入力四出力の分岐／半導体光増幅器ゲート型マトリク
ス光スイッチであり、（１００）面方位を有するＩｎＰ
基板１０６の光増幅器部１０３上に、＜０１１＞方位に
ストライプ状に形成された４つの光増幅器１０５と、Ｐ
ＷＧ部１０２上に、これらを結ぶＹ分岐型のＰＷＧ１０
４を設けた構造としてある。

【０００８】ここで、半導体光集積素子１０の入力側か
らＰＷＧ１０４に入射した光は、二段のＹ分岐によって
四分割され、光増幅器１０５に達する。そして、半導体
光集積素子１０は、四つのうち任意の光増幅器１０５に
電流を流すことによりゲートがオンとなり、光が出力側
から出射されることにより光スイッチとして機能する。

【０００９】図１９は、図１８における要部の模式拡大
断面図を示しており、（ａ）はＰＷＧの断面図（ａ−
ａ’断面）を、（ｂ）は光増幅器の断面図（ｂ−ｂ’断
面）を、（ｃ）は光増幅器部とＰＷＧ部の境界付近にお
ける導波路方向の断面図（ｃ−ｃ’断面）を示してあ
る。同図（ａ）に示すようにＰＷＧ１０４においては、
ＩｎＰ基板上１０６にストライプ状に形成されたコア層
１１３がアンドープＩｎＰクラッド１１２で埋め込まれ
ており、さらに、ｐ型ＩｎＰクラッド１１１、ｐ型Ｉｎ
ＧａＡｓコンタクト層１１０及びＳｉＯ₂マスク１０９
が積層されている。

【００１０】一方、同図（ｂ）に示すように光増幅器１
０５では、同様にＩｎＰ基板上１０６にストライプ状に
形成された活性層１１４がｐ型ＩｎＰクラッド１１１で
埋め込まれており、さらに、ｐ型ＩｎＧａＡｓコンタク
ト層１１０、ＳｉＯ₂マスク１０９及びＴｉ／Ａｕ電極
１０８が形成されている。ここで、Ｔｉ／Ａｕ電極１０
８は、ｐ型ＩｎＧａＡｓコンタクト層１１０に接続して
ある。

【００１１】半導体光集積素子１０は、選択成長技術を
用いて、光増幅器部１０３の活性層１１４とＰＷＧ部１
０２のコア層１１３を一括して形成している。この選択
成長技術は、有機金属気相成長法（ＭＯＶＰＥ）におい
て、ＩｎＰ等の半導体基板上に導波路成長領域となる開
口部を挟んだ一対のストライプ状誘電体薄膜マスクを形
成し、ＩｎＧａＡｓＰ等の結晶を選択的に成長させた際
に、前記誘電体マスク幅もしくは前記成長領域幅を変え
ることのみで成長層のバンドギャップエネルギーを制御
することが可能であることを利用し、光機能部の活性層
とＰＷＧ部のコア層を一度の結晶成長工程で一括して形
成できるという特徴を有する技術であり、各種半導体光
集積素子の製造に利用されている。

【００１２】ここで、具体的には、半導体光集積素子１
０は、光増幅器部１０３及びＰＷＧ部１０２のマスク幅
をそれぞれ３０μｍ及び６μｍとし、成長層のバンドギ
ャップ波長がそれぞれ１．５５μｍ及び１．４０μｍで
ある活性層１１４及びコア層１１３を一括形成してい
る。

【００１３】以上のようにして形成された活性層１１４
及びＰＷＧ１１３は、二回の結晶成長工程により別々に
埋め込まれる。はじめに、光増幅器１０５を覆うよう
に、ＰＷＧ１０４のみを選択的に埋め込むためのＳｉＯ
₂マスクを形成したうえで、ＰＷＧ部１０２のコア層１
１３をアンドープＩｎＰクラッド１１２で埋め込む。次
に、光増幅器部１０３のＳｉＯ₂マスクを除去した後、
光増幅器１０５に形成されたＳｉＯ₂マスクを除去し、
光増幅器１０５の活性層1４を埋め込むように、ｐ型Ｉ
ｎＰクラッド１１１及びｐ型ＩｎＧａＡｓコンタクト層
１１０を形成する。

【００１４】このように、半導体光集積素子１０は、光
増幅器部１０３において、活性層１１４をｐ型ＩｎＰク
ラッド１１１で埋め込み、表面に電極を形成することに
より電流流入が可能となり、さらに、ＰＷＧ部１０２に
おいては、コア層１１３を光の損失が少ないアンドープ
クラッド１１２で埋め込むことにより、光伝搬損失が２
ｄＢ／ｃｍといった低損失なＰＷＧ１０４を形成してい
る。その結果、素子全体での伝搬損失が１ｄＢに低減さ
れ、光増幅器１０５への注入電流６０ｍＡでファイバ間
利得０ｄＢの無挿入損失ゲート動作が実現されている。

【００１５】しかし、上述した二度の埋め込み成長工程
による半導体光集積素子１０の製造においては、光増幅
器１０５等の光機能部とＰＷＧ部１０２における埋め込
み成長境界の不連続が問題となることが多かった。具体
的には、半導体光集積素子１０において、信号光の反射
や素子の信頼性の低下等が生じ、素子特性が大きく損な
われるといった現象が発生していた。なお、この現象の
原因は、ＰＷＧ１０４と光増幅器１０５との接続部、具
体的には、活性層１１４とコア層１１３の境界付近にお
いて、同図（ｃ）に示すように、形成されたアンドープ
ＩｎＰクラッド１１２の側部がｐ型ＩｎＰクラッド１１
１で完全に埋め込まれずに、空隙部８０２が形成される
とことに起因することが判明している。

【００１６】次に、この空隙部８０２について、図面を
参照して説明する。図２０は、従来例の埋め込み成長工
程における半導体光集積素子の模式拡大図であり、
（ａ）は平面図を、（ｂ）は誘電体マスクを示してあ
る。同図（ａ）に示すように、通常、半導体レーザ、光
増幅器、半導体光変調器等の光機能部９０１の活性層１
１４は、（１００）方位面を有する基板上において＜０
１１＞方位にストライプ状に形成される。なお、ここで
は光機能部９０１に電流狭窄構造を形成しない場合につ
いて示してある。このため、同図（ｂ）に示すように、
コア層１１３を選択的に埋め込むために活性層１１４の
上部に形成される誘電体マスク９１２が導波路上で途切
れる部分における側縁部９１３は、導波路形成方位であ
る＜０１１＞方位に対して基板面内で垂直になるよう形
成される。

【００１７】ここで、半導体光集積素子１０は、光機能
部９０１の活性層１１４とＰＷＧ部１０２のコア層１１
３が形成された後に、二回の埋め込み成長工程でアンド
ープＩｎＰクラッド１１２及びｐ型ＩｎＰクラッド１１
１で各々独立に埋め込む製造工程へと進むことになる
が、この埋め込み成長工程で、側縁部９１３付近に空隙
部８０２が発生する。

【００１８】この空隙部８０２の発生過程を、図面を参
照して説明する。図２１は、図２０における各埋め込み
成長工程における、ＰＷＧ部の断面図（ａ−ａ’断
面）、ＰＷＧ部と光機能部の接続部における導波路方向
の断面図（ｃ−ｃ’断面）及び光機能部の断面図（ｂ−
ｂ’断面）を示してある。ここで、同図においては各断
面図を、列方向には各断面毎に、行方向には各工程毎に
示してある。

【００１９】同図において、工程（１）はＰＷＧ部１０
２埋め込みマスク形成工程であり、活性層１１４上部に
誘電体マスク９１２を形成する。ここで、活性層１１４
全体が確実にｐ型ドープＩｎＰクラッド１１１で埋め込
まれるよう、誘電体マスク９１２の側縁部９１３は、コ
ア層１１３側にはみ出している。次に、工程（２）はＰ
ＷＧ部１０２埋め込み成長工程であり、ＰＷＧ部１０２
をアンドープＩｎＰクラッド１１２で選択的に埋め込
む。このとき、前述したように活性層１１４とコア層１
１３の境界における誘電体マスク９１２の側縁部９１３
が＜０１１＞方位に垂直であるため、アンドープＩｎＰ
クラッド１１２側部に｛１１１｝Ａ面８０１及び｛１１
１｝Ｂ面１１５が形成される。

【００２０】この現象は、古くからＧａＡｓの選択成長
等でも報告されている（K. Kamon et Al., J. CRYSTAL
GROWTH, Vol. 73, ｐ. 73-76）。この｛１１１｝Ａ面８
０１におけるＩｎＰの成長速度は比較的高いため、１μ
ｍ以上の比較的厚い層厚が必要なクラッド層の成長にお
いては、活性層１１４を覆う誘電体マスク９０２上にア
ンドープＩｎＰクラッド１１２が大きくせり出すように
成長される。

【００２１】さらに、工程（３）は光機能部９０１マス
ク除去工程であり、活性層１１４上部の誘電体マスク９
１２を除去する。ここで、誘電体マスク９１２がコア層
１１３にはみ出した部分に、空隙部８０２が形成され
る。次に、工程（４）は光機能部９０１埋め込み成長工
程であり、少なくとも光機能部９０１の活性層１１４を
埋め込むようにｐ型ＩｎＰクラッド１１１及びｐ型Ｉｎ
ＧａＡｓコンタクト層１１０を成長させる。ところが、
ＰＷＧ部１０２を埋め込む際に、アンドープＩｎＰクラ
ッド１１２が側部に｛１１１｝Ｂ面１１５を形成し、か
つ誘電体マスク９０２上へせり出しているので、空隙部
８０２内にｐ型ＩｎＰクラッド１１１の埋め込み成長が
行われずに成長が終了することにより、活性層１１４と
コア層１１３の境界に半導体層で埋め込まれない空隙部
８０２が形成されることがある。

【００２２】そして、空隙部８０２が形成された場合、
信号光の反射や素子の信頼性の低下等が生じ、その結果
として素子特性が大きく損なわれることが大きな問題と
なる。また、埋め込み後の活性層１１４とコア層１１３
の境界部分は、ＩｎＰクラッド１１１が大きく盛り上が
る形状となる。そして、このように埋め込み成長後の表
面に大きな段差が生じる場合、その後のプロセス工程に
おいて、電極コンタクト窓形成時の不良や電極の段切れ
等が生じやすく、素子特性への影響が懸念される。ま
た、このような大きな段差は、基板面を上にして半導体
光集積素子１０をプラットフォーム上に実装する際にも
問題となる。

【００２３】次に、光機能部に電流狭窄構造を形成する
従来技術であって、光機能部のコア層の両脇への高抵抗
ＩｎＰ層の形成とＰＷＧ部のコア層の上部クラッドの形
成を同一の結晶成長行程でおこなう光集積素子の製造方
法について、図面を参照して説明する。なお、この場
合、ＰＷＧ部のコア層はアンドープＩｎＰではなく高抵
抗ＩｎＰ層で埋め込まれるが、上部クラッド層が高抵抗
ＩｎＰ層である場合においてもＰＷＧ部の導波損失は十
分に低減される。

【００２４】図２２は、従来例の電流狭窄構造を有する
半導体光集積素子の埋め込み成長工程における埋め込み
境界付近の模式拡大図であり、（ａ）は平面図を、
（ｂ）は誘電体マスクを示してある。同図（ｂ）におい
て、光機能部９０１において、活性層１１４の両脇を高
抵抗ＩｎＰクラッド４０４で埋め込むために、誘電体マ
スク９０２は活性層１１４の上部のみに形成されてい
る。しかし、誘電体マスク９１２ａが導波路上で途切れ
る部分における側縁部９１３ａは、導波路形成方位であ
る＜０１１＞方位に対して基板面内で垂直になるよう形
成されることには変わりがない。他の構造については、
図２０における従来例と同様である。

【００２５】そして、光機能部９０１の電流狭窄を行う
従来の技術を用いて製造された半導体光集積素子１０の
要部の断面について、図面を参照して説明する。図２３
は、図２２の導波路構造における埋め込み境界の要部の
模式拡大断面図であり、（ａ）は光機能部の断面図（ａ
−ａ’断面）を、（ｂ）はＰＷＧ部と光機能部の接続部
における導波路方向の断面図（ｂ−ｂ’断面）を示して
ある。同図（ａ）において、光機能部９０１の断面は電
流狭窄構造を有している。

【００２６】また、図２２に示すように、側縁部９１３
ａは電流狭窄構造を用いることにより小さくなるが、導
波路形成方位である＜０１１＞方位に対して基板面内で
垂直になるよう形成されているので、結果的に空隙部８
０２の発生を防止することはできない。したがって、図
２３（ｂ）に示すように、高抵抗ＩｎＰクラッド３０４
の側部に形成される｛１１１｝Ｂ面１１５及び誘電体マ
スク９０２上へのせり出しによって、ｐ型ＩｎＰクラッ
ド１１１層の埋め込み成長後の活性層１１４とコア層１
１３の境界に半導体層で埋め込まれない空隙部８０２が
形成されることが懸念され、同様の問題が生じることに
なる。なお、以上述べた事は、光機能部９０１の電流狭
窄構造がｐｎｐｎ接合により形成される場合でも同様に
問題となる。

【００２７】

【発明が解決しようとする課題】そこで、本発明は、上
記の問題を解決すべくなされたものであり、半導体レー
ザ等の光機能部と受動光導波路（ＰＷＧ）部を同一基板
上に集積した半導体光集積素子において、ＰＷＧの導波
損失が低く、光機能部との接続部において空隙等による
過剰損失のない、良好な特性を有する半導体光集積素子
及び安定してその製造を行なう技術を提供することを目
的とする。

【００２８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１記載の半導体光集積素子は、少な
くとも光機能部及び受動光導波路部からなる半導体光集
積素子であって、表面が（１００）面、又は（１００）
面に対して微小な傾斜角を有する面方位で構成された半
導体基板上に形成された、少なくとも活性層を有する光
機能部と、少なくともコア層を有する受動光導波路部か
らなるとともに、前記活性層と前記コア層が光学的に接
続されており、かつ前記活性層と前記コア層の上部に、
不純物濃度が異なる第一及び第二のクラッド層が各々形
成された構造となっている光集積素子において、前記活
性層とコア層の接続部近傍における前記第一及び第二の
クラッド層の境界部において前記活性層もしくはコア層
が＜０１１＞方位に対して基板面内で有限の角度を有し
て形成されており、かつ前記第一及び第二のクラッド層
の接合部が、マスクを用いた領域選択成長によって形成
された｛１１１｝Ｂ面により形成されている構成として
ある。

【００２９】これにより、半導体光集積素子は、クラッ
ド層の接続部において空隙等の不連続の生じない良好な
埋め込み構造となり、光機能部の活性層と受動光導波路
部のコア層との境界における空隙の存在に起因する信号
光の反射による素子特性の劣化を防止することができ
る。また、半導体光集積素子の表面平坦性が改善され、
電極窓及び電極における段切れ不良を防止することがで
きる。

【００３０】また、本発明の請求項２記載の半導体光集
積素子は、少なくとも光機能部及び受動光導波路部から
なる半導体光集積素子であって、表面が（１００）面、
又は（１００）面に対して微小な傾斜角を有する面方位
で構成された半導体基板上全面に形成されたコア層と、
前記光機能部のみに形成された活性層を有し、前記活性
層と前記受動光導波路部における前記コア層が光学的に
接続されており、かつ前記活性層と前記受動光導波路部
における前記コア層の上部に、不純物濃度が異なる第一
及び第二のクラッド層が各々形成された構造となってい
る光集積素子において、前記活性層とコア層の接続部近
傍における前記第一及び第二のクラッド層の境界部にお
いて前記活性層もしくはコア層が＜０１１＞方位に対し
て基板面内で有限の角度を有して形成されており、かつ
前記第一及び第二のクラッド層の接合部が、マスクを用
いた領域選択成長によって形成された｛１１１｝Ｂ面に
より形成されている構成としてある。

【００３１】これにより、半導体光集積素子は、半導体
基板上全面に形成されたコア層と前記光機能部のみに形
成された活性層との境界における空隙の存在に起因する
信号光の反射による素子特性の劣化を防止することがで
きる。また、半導体光集積素子の表面平坦性が改善さ
れ、電極窓及び電極における段切れ不良を防止すること
ができる。

【００３２】請求項３記載の発明は、請求項１記載の半
導体光集積素子において、前記活性層と前記コア層が同
一の結晶成長工程により形成されている構成としてあ
る。これにより、半導体光集積素子は、光機能部の活性
層と受動光導波路部のコア層が同一の結晶成長工程によ
り形成されている構造であっても、これらの境界におけ
る空隙の存在に起因する信号光の反射による素子特性の
劣化を防止することができる。

【００３３】請求項４記載の発明は、請求項１または２
記載の半導体光集積素子において、前記光機能部におい
ては前記活性層が選択的に形成されて光導波路を構成し
ており、かつ前記受動光導波路部においては前記コア層
がメサエッチングにより光導波路として形成されている
構成としてある。これにより、半導体光集積素子は、光
機能部の活性層が選択的に形成されて光導波路を構成
し、受動光導波路部のコア層がメサエッチングにより光
導波路として形成されている構造であっても、これらの
境界における空隙の存在に起因する信号光の反射による
素子特性の劣化を防止することができる。

【００３４】請求項５記載の発明は、請求項１または２
記載の半導体光集積素子において、前記光機能部におい
て前記活性層の側部が前記第二のクラッド層により埋め
込まれており、かつ前記活性層の上部には前記第一のク
ラッド層が形成されている構成としてある。これによ
り、半導体光集積素子は、光機能部の活性層の側部が前
記第二のクラッド層により埋め込まれており、かつ前記
活性層の上部には前記第一のクラッド層が形成されてい
る構造であっても、活性層とコア層との境界における空
隙の存在に起因する信号光の反射による素子特性の劣化
を防止することができる。

【００３５】請求項６記載の発明は、請求項１〜５のい
ずれか一項記載の半導体光集積素子において、前記光機
能部の活性層、及び前記受動光導波路部のコア層のう
ち、少なくとも一方が量子井戸構造である構成としてあ
る。これにより、半導体光集積素子は、光機能部の活性
層、及び受動光導波路部のコア層のうち、少なくとも一
方が量子井戸構造であっても、活性層とコア層との境界
における空隙の存在に起因する信号光の反射による素子
特性の劣化を防止することができる。

【００３６】請求項７記載の発明は、請求項１〜６のい
ずれか一項記載の半導体光集積素子において、前記光機
能部が異なる発振波長を有する半導体レーザアレイで構
成されており、かつ前記受動光導波路部が合波器として
構成されている構成としてある。これにより、半導体光
集積素子は、光機能部が異なる発振波長を有する半導体
レーザアレイで構成されており、かつ受動光導波路部が
合波器として構成されている構造であっても、活性層と
コア層との境界における空隙の存在に起因する信号光の
反射による素子特性の劣化を防止することができる。

【００３７】請求項８記載の発明は、請求項１〜６のい
ずれか一項記載の半導体光集積素子において、前記光機
能部が半導体光アンプで構成されており、かつ前記受動
光導波路部がスポットサイズ変換器として構成されてい
る構成としてある。これにより、半導体光集積素子は、
光機能部が半導体光アンプで構成されており、かつ受動
光導波路部がスポットサイズ変換器として構成されてい
る構造であっても、活性層とコア層との境界における空
隙の存在に起因する信号光の反射による素子特性の劣化
を防止することができる。

【００３８】請求項９記載の発明は、請求項１〜６のい
ずれか一項記載の半導体光集積素子において、前記光機
能部が半導体光アンプアレイで構成されており、かつ前
記受動光導波路部が合波器として構成されている構成と
してある。これにより、半導体光集積素子は、光機能部
が半導体光アンプアレイで構成されており、かつ受動光
導波路部が合波器として構成されている構造であって
も、活性層とコア層との境界における空隙の存在に起因
する信号光の反射による素子特性の劣化を防止すること
ができる。

【００３９】請求項１０記載の発明は、請求項１〜６の
いずれか一項記載の半導体光集積素子において、前記光
機能部が半導体レーザ、可飽和吸収体、分布反射器及び
光変調器で構成されている構成としてある。これによ
り、半導体光集積素子は、光機能部が半導体レーザ、可
飽和吸収体、分布反射器及び光変調器で構成されている
構造であっても、活性層とコア層との境界における空隙
の存在に起因する信号光の反射による素子特性の劣化を
防止することができる。

【００４０】請求項１１記載の発明は、請求項１〜６の
いずれか一項記載の半導体光集積素子において、前記光
機能部が半導体レーザ及び光受光器で構成されており、
かつ前記受動光導波路部が合分波器として構成されてい
る構成としてある。これにより、半導体光集積素子は、
光機能部が半導体レーザ及び光受光器で構成されてお
り、かつ受動光導波路部が合分波器として構成されてい
る構造であっても、活性層とコア層との境界における空
隙の存在に起因する信号光の反射による素子特性の劣化
を防止することができる。

【００４１】上記目的を達成するために、本発明の請求
項１２記載の半導体光集積素子の製造方法は、表面が
（１００）面、又は（１００）面に対して微小な傾斜角
を有する面方位で構成された半導体基板上の光機能部に
少なくとも活性層を、受動光導波路部に少なくともコア
層を形成した後、前記活性層及び前記コア層の上部に、
不純物濃度の異なる第一及び第二のクラッド層を別々の
結晶成長工程で形成する工程を含む光集積素子の製造方
法において、少なくとも前記活性層上部に成長阻止マス
クを形成する工程と、該成長阻止マスクが形成されてい
ない前記受動光導波路部の前記コア層の上部に前記第二
のクラッド層を結晶成長する工程と、前記成長阻止マス
クをエッチングにより除去する工程と、少なくとも前記
光機能部の前記活性層上部に前記第一のクラッド層を結
晶成長する工程を含むとともに、前記第一及び第二のク
ラッド層の境界部において、前記活性層もしくはコア層
をストライプ方位が＜０１１＞方位に対して基板面内で
有限の角度を有するように形成するとともに、前記成長
阻止マスクを側縁部が＜０１１＞方位に対してほぼ平行
になるように形成し、前記第一及び第二のクラッド層の
接合部を｛１１１｝Ｂ面により形成する方法としてあ
る。

【００４２】これにより、面方位が（１００）である半
導体基板上に、光機能部の活性層とＰＷＧ部のコア層を
形成した後、光機能部の表面に成長阻止マスクを形成し
てＰＷＧ部コア層上部に低損失クラッド層を選択的に形
成し、光機能部の活性層を導電型クラッド層で埋め込む
工程において、クラッド層の接続部において空隙等の不
連続の生じない、良好な埋め込み構造光集積素子を製造
することをができる。そして、半導体光集積素子におい
ては、活性層とＰＷＧ部のコア層の境界における空隙の
存在に起因する信号光の反射による素子特性の劣化を防
止することができる。また、表面平坦性が改善されたた
め、埋め込み成長境界付近のＩｎＰクラッド層の隆起に
起因する電極窓及び電極形成の工程における段切れを防
止することができる。したがって、本発明による製造方
法を用いることにより、半導体光集積素子の製造歩留ま
りを大幅に改善することができる。

【００４３】請求項１３記載の発明は、請求項１２記載
の半導体光集積素子の製造方法において、前記半導体基
板上に一対の成長阻止マスクを形成し、有機金属気相成
長法を用いることにより、マスク空隙部にバンドギャッ
プエネルギーの異なる前記活性層及び前記コア層を一回
の結晶成長工程により選択的に形成する工程を含む構成
としてある。これにより、半導体基板上に一対の成長阻
止マスクを形成し、有機金属気相成長法を用いることに
より、マスク空隙部にバンドギャップエネルギーの異な
る活性層及びコア層を一回の結晶成長工程により選択的
に形成する工程を含んでいても、素子特性の劣化を防止
することができ、電極窓及び電極形成の工程における段
切れを防止することができ、半導体光集積素子の製造歩
留まりを大幅に改善することができる。

【００４４】請求項１４記載の発明は、請求項１２記載
の半導体光集積素子の製造方法において、前記活性層及
び前記コア層の一方を半導体基板上に形成された一対の
成長阻止マスクの空隙部に選択的に形成するとともに、
他方をこの半導体層の結晶成長及びエッチング工程によ
り形成する工程を含む構成としてある。これにより、活
性層及びコア層の一方を半導体基板上に形成された一対
の成長阻止マスクの空隙部に選択的に形成するととも
に、他方をこの半導体層の結晶成長及びエッチング工程
により形成する工程を含んでいても、素子特性の劣化を
防止することができ、電極窓及び電極形成の工程におけ
る段切れを防止することができ、半導体光集積素子の製
造歩留まりを大幅に改善することができる。

【００４５】請求項１５記載の発明は、請求項１２記載
の半導体光集積素子の製造方法において、前記半導体基
板全面に少なくとも前記活性層を形成する工程と、前記
光機能部の表面に誘電体マスクを形成する工程と、前記
誘電体マスクの形成されていない領域における前記活性
層をメサエッチングにより除去する工程と、該エッチン
グされた基板上の前記受動光導波路部に結晶成長により
少なくともコア層を形成する工程と、導波路パターン上
に形成した誘電体マスクを用いて前記活性層ならびにコ
ア層をエッチングすることにより導波路構造を形成する
工程を含む構成としてある。これにより、上記工程を含
んでいても、半導体光集積素子の素子特性の劣化を防止
することができ、電極窓及び電極形成の工程における段
切れを防止することができ、半導体光集積素子の製造歩
留まりを大幅に改善することができる。

【００４６】請求項１６記載の発明は、請求項１２記載
の半導体光集積素子の製造方法において、前記半導体基
板全面に少なくとも前記コア層を形成する工程と、前記
受動光導波路部の表面に成長阻止マスクを形成する工程
と、前記成長阻止マスクの形成されていない領域におけ
る前記コア層をエッチングにより除去する工程と、この
エッチングされた基板上の前記光機能部に結晶成長によ
り少なくとも活性層を形成する工程と、第一及び第二の
クラッド層の形成後に、導波路パターン状に形成した誘
電体マスクを用いて前記活性層及び前記コア層をメサエ
ッチングすることにより導波路構造を形成する工程を含
む構成としてある。これにより、上記工程を含んでいて
も、半導体光集積素子の素子特性の劣化を防止すること
ができ、電極窓及び電極形成の工程における段切れを防
止することができ、半導体光集積素子の製造歩留まりを
大幅に改善することができる。

【００４７】請求項１７記載の発明は、請求項１２記載
の半導体光集積素子の製造方法において、前記半導体基
板全面に少なくとも前記コア層を形成する工程と、前記
光機能部に少なくとも活性層を形成する工程と、前記光
機能部を覆うように成長阻止マスクを形成する工程と、
前記受動光導波路部上に前記第二のクラッド層を選択的
に形成する工程と、前記成長阻止マスクを除去した後、
少なくとも前記光機能部上に前記第一のクラッド層を形
成する工程と、メサエッチングにより少なくとも前記受
動光導波路部の導波路構造を形成する工程を含み、前記
光機能部と前記受動光導波路部との境界において、前記
活性層もしくはコア層の方向が＜０１１＞方位に対して
基板面内で有限の角度を有するように形成するととも
に、前記成長阻止マスクの端部が＜０１１＞方位に対し
てほぼ平行になるように形成する構成としてある。これ
により、上記工程を含んでいても、半導体光集積素子の
素子特性の劣化を防止することができ、電極窓及び電極
形成の工程における段切れを防止することができ、半導
体光集積素子の製造歩留まりを大幅に改善することがで
きる。

【００４８】請求項１８記載の発明は、請求項１２〜１
７のいずれか一項記載の半導体光集積素子の製造方法に
おいて、前記第一もしくは第二のクラッド層がＡｌを含
む半導体層を含む多層構造であり、成長後に前記Ａｌを
含む半導体層の少なくとも一部を酸化する工程を含む構
成としてある。これにより、第一もしくは第二のクラッ
ド層がＡｌを含む半導体層を含む多層構造であり、成長
後にＡｌを含む半導体層の少なくとも一部を酸化する工
程を含んでいても、素子特性の劣化を防止することがで
き、電極窓及び電極形成の工程における段切れを防止す
ることができ、半導体光集積素子の製造歩留まりを大幅
に改善することができる。

【００４９】請求項１９記載の発明は、請求項１２〜１
７のいずれか一項記載の半導体光集積素子の製造方法に
おいて、前記受動光導波路上部における第二のクラッド
層の形成時に、前記活性層の上部に形成させた成長阻止
マスクを用いて、前記活性層両脇にも前記第二のクラッ
ド層が同時に形成される工程を含む構成としてある。こ
れにより、受動光導波路上部における第二のクラッド層
の形成時に、活性層の上部に形成させた成長阻止マスク
を用いて、活性層両脇にも第二のクラッド層が同時に形
成される工程を含んでいても、素子特性の劣化を防止す
ることができ、電極窓及び電極形成の工程における段切
れを防止することができ、半導体光集積素子の製造歩留
まりを大幅に改善することができる。

【００５０】請求項２０記載の発明は、請求項１９記載
の半導体光集積素子の製造方法において、前記第二のク
ラッド層が高抵抗型導電形態の半導体である構成として
ある。これにより、第二のクラッド層が高抵抗型導電形
態の半導体であっても、素子特性の劣化を防止すること
ができ、電極窓及び電極形成の工程における段切れを防
止することができ、半導体光集積素子の製造歩留まりを
大幅に改善することができる。

【００５１】請求項２１記載の発明は、請求項１９記載
の半導体光集積素子の製造方法において、前記第二のク
ラッド層が真性半導体である構成としてある。これによ
り、第二のクラッド層が真性半導体であっても、素子特
性の劣化を防止することができ、電極窓及び電極形成の
工程における段切れを防止することができ、半導体光集
積素子の製造歩留まりを大幅に改善することができる。

【００５２】請求項２２記載の発明は、請求項１９記載
の半導体光集積素子の製造方法において、前記第一もし
くは第二のクラッド層がＡｌを含む半導体層を含む多層
構造であり、成長後に少なくとも前記光機能部における
前記Ａｌを含む半導体層を酸化する工程を含む構成とし
てある。これにより、第一もしくは第二のクラッド層が
Ａｌを含む半導体層を含む多層構造であり、成長後に少
なくとも光機能部におけるＡｌを含む半導体層を酸化す
る工程を含んでいても、素子特性の劣化を防止すること
ができ、電極窓及び電極形成の工程における段切れを防
止することができ、半導体光集積素子の製造歩留まりを
大幅に改善することができる。

【００５３】上記目的を達成するために、本発明の請求
項２３記載の光通信用モジュールは、請求項１及び２に
記載の半導体光集積素子と、この半導体光集積素子から
の出力光を外部に導波するための導波手段と、この導波
手段に前記半導体光集積素子からの出力光を集光するた
めの集光手段と、上記半導体光集積素子を駆動するため
の駆動手段とを具備する構成としてある。これにより、
光通信用中継モジュールは、高速光信号の光経路切り替
えにおいてＯＮ／ＯＦＦ比の高い優れた光スイッチング
特性を実現でき、小型化及び消費電力の低減を行なうこ
とができる。

【００５４】また、本発明の請求項２４記載の光通信用
モジュールは、請求項１及び２に記載の半導体光集積素
子と、この半導体光集積素子に入力光を導波させるため
の導波手段と、この導波手段から前記半導体光集積素子
へ入力光を集光するための集光手段と、前記半導体光素
子からの出力光を外部に導波するための導波手段と、こ
の導波手段に上記半導体光集積素子からの出力光を集光
するための集光手段と、上記半導体光集積素子を駆動す
るための駆動手段とを具備する構成としてある。これに
より、光通信用中継モジュールは、高速光信号の光経路
切り替えにおいてＯＮ／ＯＦＦ比の高い優れた光スイッ
チング特性を実現でき、小型化及び消費電力の低減を行
なうことができる。

【００５５】上記目的を達成するために、本発明の請求
項２５記載の光通信システムは、請求項１及び２に記載
の半導体光集積素子を有する通信手段と、この通信手段
からの出力光を受信するための受信手段とを具備する構
成としてある。これにより、光通信システムは、消費電
力を低減できるとともに、低クロストークでスケーラビ
リティに優れた光クロスコネクトシステムを容易に実現
できる。

【００５６】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。本発明における半導体
光集積素子及びその製造方法の第一実施形態について、
図面を参照して説明する。図１は、Ｙ分岐／光増幅器ゲ
ート型一入力四出力のモノリシックマトリクス光スイッ
チにおける素子構造の模式拡大平面図を示してある。同
図において、１は半導体光集積素子であり、四つの光増
幅器１０５とこれらを結ぶＹ分岐型のＰＷＧ１０４から
構成してある。ここで、本実施形態では、素子の入出力
端における信号光の反射を低減するため、入出力導波路
を素子端面に対して垂直な＜０１１＞方位から７°斜め
に傾けて形成してある（図面上では認識しやすいように
傾きを大きくしてある）。

【００５７】また、図２は、図１における要部の模式拡
大断面図を示しており、（ａ）はＰＷＧの断面図（ａ−
ａ’断面）を、（ｂ）は光増幅器の断面図（ｂ−ｂ’断
面）を示してある。ここで、ＰＷＧ１０４の断面及び光
増幅器１０５の断面は、図１９（ａ）、（ｂ）に示した
断面と同じである。

【００５８】また、図３は、図１における光増幅器部と
ＰＷＧ部の境界付近における導波路方向の模式拡大断面
図（ｃ−ｃ’断面）を示してある。ここで、ＰＷＧ１０
４ではコア層１１３がアンドープＩｎＰクラッド１１２
で埋め込まれ、一方、光増幅器１０５では活性層１１４
がｐ型ＩｎＰクラッド１１１で埋め込まれている。ま
た、各クラッド１１１，１１２の接合部が、マスクを用
いた領域選択成長によって形成された｛１１１｝Ｂ面１
１５により形成されている。つまり、図１９（ｃ）に示
すように、空隙部８０２が発生していない。その他の構
造は、図１８及び図１９に示した従来例の半導体光集積
素子１０と同様である。

【００５９】次に、本発明の半導体光集積素子１の製造
方法について、図面を参照して以下に説明する。図４
は、本発明の第一実施形態の素子製造工程におけるマス
クの模式拡大図であり、（ａ）は導波路構造形成用マス
クを、（ｂ）はＰＷＧ部埋め込み用マスクを示してあ
る。先ず、同図（ａ）において、（１００）面方位を有
するｎ型ＩｎＰ基板１０６上に、熱ＣＶＤ法により第一
の誘電体マスク材質であるＳｉＯ₂からなるマスク膜を
１００ｎｍ成膜した後、ＳｉＯ₂マスク１０９ａを形成
した。

【００６０】ここで、マスクを形成するときに、光増幅
器部１０３におけるＳｉＯ₂マスク１０９ａの幅は３０
μｍとし、素子の出射端付近では４μｍまで徐々に狭く
することによりスポットサイズ変換構造を形成する形状
としてある。一方、ＰＷＧ部１０２におけるマスク幅は
６μｍとしてあり、導波路形成領域２０１となるマスク
開口幅は１．０μｍであり、素子全体にわたり一定とし
てある。

【００６１】以上のように形成した第一の誘電体マスク
１０９ａを用いて、ｎ型ＩｎＰ下部クラッド層を５０ｎ
ｍ、波長組成１．５５μｍの無歪ＩｎＧａＡｓＰ層を３
００ｎｍ、ＩｎＰ上部クラッド層を１００ｎｍ、ＭＯＶ
ＰＥ選択成長により形成する。ここで、上記の層厚は、
光増幅器部１０３における値である。なお、ＭＯＶＰＥ
選択成長によるバンドギャップエネルギー制御の原理に
伴い、このＩｎＧａＡｓＰ層が光増幅器部１０３におい
ては活性層１１４に、ＰＷＧ部１０２においては信号光
に対して透明なコア層１１３として機能する。

【００６２】次に、基板全体に第二の誘電体マスク材質
であるＳｉＯ₂膜を２００ｎｍ堆積した後、ＰＷＧ部１
０２を選択的に埋め込むために、図４（ｂ）に示すＳｉ
Ｏ₂マスク１０９ｂを形成する。ここで、ＳｉＯ₂マスク
１０９ｂは光増幅器部１０３における活性層全体を覆
い、なおかつコア層１１３との交差部においてマスク側
縁部が＜０１１＞方位になる形状としてある。その結
果、埋め込み成長境界２０２において、ＳｉＯ₂マスク
１０９ｂは＜０１１＞方位に対して基板面内で角度をも
つよう形成されたコア層１１３と斜めに交差する形状と
することができる。

【００６３】この第二の誘電体マスクを用いて、ＰＷＧ
部１０２を厚さ２μｍのアンドープＩｎＰクラッド１１
２で埋め込んだ。埋め込み成長後のアンドープＩｎＰク
ラッド１１２は、ＰＷＧ１０４との交差部において側面
が｛１１１｝Ｂ面１１５で構成され、ＳｉＯ₂マスク１
０９ｂ上への顕著な横方向成長は見られなかった。

【００６４】次に、光増幅器部１０３に形成されたＳｉ
Ｏ₂マスク１０９ｂを除去した後、基板全面をドーピン
グ濃度５．０×１０１⁷／ｃｍ³のｐ−ＩｎＰクラッド１
１１（層厚２μｍ）及びドーピング濃度１．０×１０１
⁹／ｃｍ³のｐ型ＩｎＧａＡｓコンタクト層１１０（層厚
１００ｎｍ）で埋め込んである。そして、図３に示すよ
うに、埋め込み成長の後、第三の誘電体ＳｉＯ₂マスク
１０９を全面に形成し、光増幅器部１０３におけるメサ
形成のためのパターニングを施し、反応性イオンビーム
エッチング（ＲＩＢＥ）により活性層を含むように深さ
３μｍ、幅６μｍのメサを形成した。

【００６５】その後、コンタクト窓形成行程、ｐ−Ｉｎ
ＧａＡｓコンタクト層１１０上部へのＴｉ／Ａｕ電極１
０８のパターニング工程、基板研磨工程、裏面電極形成
工程、劈開による素子端面形成工程、無反射被覆（ＡＲ
コート１０７）形成工程等を経て、半導体光集積素子１
は製造される。

【００６６】上記のような方法で製造される半導体光集
積素子の第一実施形態の作用について、特に、光機能部
と受動導波路部境界部において良好な埋め込み成長界面
が形成される作用について、図面を参照して以下に説明
する。図５は、第一実施形態の埋め込み成長工程におけ
る半導体光集積素子の模式拡大図であり、（ａ）は平面
図を、（ｂ）は誘電体マスクを示してある。同図（ｂ）
にて、少なくとも活性層１１４とコア層１１３の境界付
近、すなわちアンドープＩｎＰクラッド１１２が形成さ
れる境界付近において、導波路ストライプの方向を従来
の＜０１１＞方位から傾けた構成としてある。また、コ
ア層１１３を選択的に埋め込む際に活性層１１４上に形
成する誘電体マスク９０２が導波路と交差する部分の側
縁部９０３は、＜０１１＞方位に対してほぼ平行になる
よう形成することを特徴としている。なお、誘電体マス
ク９１２の側縁部９１３は、活性層１１４全体が確実に
ｐ型ドープＩｎＰクラッド１１１で埋め込まれるよう、
コア層１１３側にはみ出している。

【００６７】図６は、図５における各埋め込み成長工程
における、ＰＷＧ部の断面図（ａ−ａ’断面）、ＰＷＧ
部と光機能部の接続部の導波路方向における断面図（ｃ
−ｃ’断面）及び光機能部の断面図（ｂ−ｂ’断面）を
示してある。ここで、同図においては各断面図を、列方
向には各断面毎に、行方向には各工程毎に示してある。
また、ここでは、光機能部に電流ブロック構造を形成し
ない場合について示してある。

【００６８】同図において、工程（１）では活性層１１
４上部及び一部のコア層１１３に誘電体マスク９０２を
形成する。次に、工程（２）では、誘電体マスク９０２
を用いてＰＷＧ部１０２をアンドープＩｎＰクラッド１
１２で選択的に埋め込む。ここで、誘電体マスク９０２
の側縁部９０３が＜０１１＞方位に形成されているた
め、導波路方向断面図（ｃ−ｃ’断面）に示すように、
埋め込み境界面が｛１１１｝Ｂ面１１５となる。つま
り、このストライプ方位での選択成長においては、｛１
１１｝Ｂ面１１５への成長速度は（１００）面上のそれ
と比較し充分に遅いため、通常の埋め込み成長条件を用
いても、従来技術において生じた誘電体マスク９０２上
へのアンドープＩｎＰクラッド１１２の横方向成長が、
抑制された埋め込み形状が実現できる。

【００６９】次に、工程（３）では活性層１１４上部の
誘電体マスク９０２を除去する。ここで、誘電体マスク
９０２がコア層１１３にはみ出した部分に、空隙部が生
じないとともに、境界部の盛り上がりも抑制できる。し
たがって、工程（４）にて、少なくとも光機能部９０１
の活性層１１４を埋め込むようにｐ型ＩｎＰクラッド１
１１及びｐ型ＩｎＧａＡｓコンタクト層１１０を成長さ
せるときに、この埋め込んだ後の形状は、境界部での空
隙やＩｎＰクラッド１１１、１１２の盛り上がりのない
良好な形状となる。したがって、ＩｎＰクラッド１１
１、１１２の隆起に起因する電極窓形成不良及び電極の
段切れ、並びにパッシブ実装を行なうときの実装不良等
の問題を解決することができる。また、活性層１１４と
コア層１１３の境界における空隙の存在に起因する信号
光の反射や素子の信頼性低下等の素子特性への悪影響を
著しく改善することができる。

【００７０】以上説明したように、第一実施形態の半導
体光集積素子及びその製造方法を用いることにより、半
導体光集積素子１では、ＰＷＧ部１０２のアンドープＩ
ｎＰクラッド１１２と光増幅器部１０３のｐ型ＩｎＰク
ラッド１１１の埋め込み成長境界を｛１１１｝Ｂ面１１
５で形成することができ、良好な埋め込み形状を得るこ
とができる。したがって、埋め込み成長境界２０２にお
けるＩｎＰクラッド１１１、１１２の局所的な隆起を生
じることはなく、さらに、光導波層の直上に空隙を発生
させずに、半導体光集積素子１を製造することができ
る。

【００７１】そして、その効果として、半導体光集積素
子１においては、活性層１１４とＰＷＧ部のコア層１１
３の境界における空隙の存在に起因する信号光の反射に
よる素子特性の劣化を防止することができる。また、表
面平坦性が改善されたため、埋め込み成長境界２０２付
近のＩｎＰクラッド層の隆起に起因する電極窓及び電極
形成の工程における段切れを防止することができる。以
上の効果により、本発明による製造方法を用いることに
より、半導体光集積素子の製造歩留まりを大幅に改善す
ることができる。

【００７２】以下、本発明の第二実施形態について、図
面を参照して説明する。図７は、第二実施形態における
スポットサイズ変換部付き半導体光増幅器の模式図であ
り、（ａ）は素子構造の拡大平面図を、（ｂ）は素子長
手方向の構造の拡大断面図（ａ−ａ’断面）を示してあ
る。同図（ａ）において、１ａは半導体光集積素子であ
り、窓部１０１、スポットサイズ変換（以下、ＳＳＣと
総称する）部３０１、光増幅器部１０３から構成してあ
り、光増幅器部１０３は両端にＳＳＣ部３０１を有する
構造としてある。

【００７３】ここで、活性層１１４ストライプ方位が＜
０１１＞方位に対して基板面内で約７°傾いた斜め端面
形状とし（図面上では認識しやすいように傾きを大きく
してある）、素子の入出力端における信号光の反射低減
を図っている。なお、図示していないが、好ましくは、
入出力導波路の光軸をずらし、高い消光比が得られる構
造としても良い。

【００７４】図８は、第二実施形態におけるスポットサ
イズ変換部付き半導体光増幅器のマスクの模式拡大図で
あり、（ａ）は活性層形成用マスクを、（ｂ）はＰＷＧ
部埋め込み用マスクを示してある。同図（ａ）におい
て、１０９ｃは、活性層１１４を選択成長で形成する際
に用いる誘電体マスクであり、両端部の幅を狭くしてあ
る。また、同図（ｂ）において、１０９ｄは、ＰＷＧ部
１０２を選択的に埋め込む際に用いる誘電体マスクであ
り、ＳＳＣ部３０１において、埋め込み成長境界２０２
を形成してある。

【００７５】以下に、半導体光集積素子１ａの具体的な
製造方法について、図面を参照して説明する。はじめ
に、ｎ-ＩｎＰ基板１０６上に第一のマスク材質である
ＳｉＯ₂膜を１００ｎｍ成膜したのち、図８（ａ）に示
すようにストライプ方位が＜０１１＞方位から７°傾く
ようにＳｉＯ₂マスク１０９ｃを形成する。ここで、光
増幅器部１０３におけるマスク幅は３０μｍとし、ＳＳ
Ｃ部３０１では素子の入出射端に向かい４μｍまで徐々
に狭くなる形状としてある。なお、導波路形成領域２０
１のマスク開口幅は素子各部にわたり０．７μｍで一定
としてある。

【００７６】そして、このように形成したＳｉＯ₂マス
ク１０９ｃを用いて、波長組成１．５５μｍの無歪Ｉｎ
ＧａＡｓＰからなり、光増幅器部１０３における層厚が
３００ｎｍとなる活性層１１４を成長圧力７６０Ｔｏｒ
ｒのＭＯＶＰＥ選択成長により形成する。

【００７７】次に、ＩｎＰ基板１０６全体に第二の誘電
体マスク材質であるＳｉＯ₂膜を堆積した後、ＳＳＣ部
３０１を選択的に埋め込むため、図８（ｂ）に示すよう
に、ＳｉＯ₂マスク１０９ｄを形成する。ここで、第二
のＳｉＯ₂マスク１０９ｄは、光増幅器部１０３の活性
層１１４全体を覆い、なおかつマスク側縁部９０３ａが
＜０１１＞方位になる形状とした。つまり、第二のＳｉ
Ｏ₂マスク側縁部９０３ａは、埋め込み成長界面２０２
において活性層ストライプと基板面内で斜めに交差する
形状とする。そして、この第二の誘電体マスク１０９ｄ
を用いて、ＳＳＣ部３０１を２μｍ厚のアンドープＩｎ
Ｐクラッド１１２で埋め込む。すると、図７（ｂ）に示
すように、埋め込み成長後のアンドープＩｎＰクラッド
１１２の側部は、｛１１１｝Ｂ面１１５で構成される。

【００７８】次に、第二の誘電体によるＳｉＯ₂膜１０
９ｄを除去した後、全体をドーピング濃度５．０×１０
１⁷／ｃｍ³のｐ型ＩｎＰクラッド１１１（層厚２μｍ）
及びドーピング濃度１．０×１０１⁹／ｃｍ³のｐ型Ｉｎ
ＧａＡｓコンタクト層１１０（層厚１００ｎｍ）で埋め
込む。そして、埋め込み成長の後、第三の誘電体マスク
材質であるＳｉＯ₂マスク１０９を全面に形成し、メサ
形成のためのパターニングを施し、ＲＩＢＥにより活性
層の両脇に深さ３μｍ、間隔６μｍの二本のドライエッ
チング溝３０２を設けることにより導波路メサ形状を形
成する。

【００７９】その後、コンタクト窓形成行程、ｐ型Ｉｎ
ＧａＡｓコンタクト層１１０上部へのＴｉ／Ａｕ電極１
０８のパターニング工程、基板研磨工程、裏面電極形成
工程、劈開による素子端面形成工程、無反射被覆（ＡＲ
コート１０７）形成工程等を経て、素子の製造を完了す
る。

【００８０】上記のような方法で製造される半導体光集
積素子１ａの素子特性について、以下に説明する。半導
体光集積素子１ａの利得特性としては、１０ｍＡの電流
を注入し、波長λ＝１．５５μｍ、強度−２０ｄＢｍの
信号光を、ファイバを通して入力したところ、挿入損失
無し（ファイバ間利得０ｄＢ）で出力側ファイバから信
号光が出力されるという結果が得られた。なお、比較の
ために、活性層１１４全体がｐ型ＩｎＰクラッド１１１
で埋め込まれた従来の半導体光集積素子の利得特性を測
定したところ、ファイバ間利得０ｄＢとなる注入電流は
３０ｍＡであった。つまり、第二実施形態の半導体光集
積素子製造方法により動作電流を２０ｍＡ低減すること
ができた。

【００８１】この利得特性の改善効果は、光スポットが
入出射端に向けて拡大するＳＳＣ部３０１において、低
損失であるアンドープＩｎＰクラッド１１２としたこと
に起因する。さらに、第二実施形態における製造方法を
用いることによって、従来の製造方法により埋め込み構
造を製造した場合に発生する埋め込み成長境界における
ＩｎＰクラッド１１１、１１２の局所的な隆起、及び光
導波層の直上における空隙を発生させずに製造すること
ができる。

【００８２】つまり、図７（ｂ）に示すように、ＳＳＣ
部３０１のアンドープＩｎＰクラッド１１２と光増幅器
部１０３のアンドープＩｎＰクラッド１１２の埋め込み
成長境界２０２が、｛１１１｝Ｂ面１１５で形成される
ため、埋め込み成長境界に２０２おけるＩｎＰクラッド
１１１、１１２の局所的な隆起や光導波層の直上におけ
る空隙のない良好な埋め込み形状を得ることができる。

【００８３】以上説明したように、第二実施形態の半導
体光集積素子及びその製造方法を用いることにより、良
好な埋め込み形状を得ることができ、活性層１１４と受
動光導波路部１０２の境界における空隙の存在に起因す
る信号光の反射による素子特性の劣化を防止することが
できる。また、表面平坦性が改善されるため、埋め込み
成長境界付近のＩｎＰクラッド層の隆起に起因する電極
窓及び電極を形成するときの段切れを防止することがで
き、半導体光集積素子の製造歩留まりを大幅に改善する
ことができる。さらに、表面平坦性が改善されることに
より、石英系光導波路へ本素子を実装したときの実装精
度の向上も図られる。

【００８４】以下、本発明の第三実施形態として、光機
能部の両脇に高抵抗半導体層等による電流狭窄構造を導
入する場合について、図面を参照して説明する。ここ
で、半導体光集積素子としては、図１に示すＹ分岐／光
増幅器ゲート型一入力四出力のモノリシックマトリクス
光スイッチに、電流狭窄構造を用いてある。図９は、電
流狭窄構造を用いた埋め込み成長工程における半導体光
集積素子の模式拡大図であり、（ａ）は平面図を、
（ｂ）は誘電体マスクを示してある。同図において、１
ｃは半導体光集積素子であり、少なくともＰＷＧ部１０
２においては、そのストライプ方位が＜０１１＞方位に
対してＩｎＰ基板１０６面内で傾いたストライプ方位を
持つように形成され、なおかつ埋め込み成長の境界が＜
０１１＞方位にほぼ平行となるように活性層１１４上部
の誘電体マスク９０２を形成してある。したがって、埋
め込み成長境界は＜０１１＞ストライプ方位に対してほ
ぼ平行になる。その他の方法については、第一実施形態
と同様である。

【００８５】また、図１０は、図９における要部の模式
拡大断面図を示しており、（ａ）は活性層の断面図（ａ
−ａ’断面）を、（ｂ）は光増幅器部とＰＷＧ部の境界
付近における導波路方向の断面図（ｂ−ｂ’断面）を示
してある。同図（ｂ）に示すように、導波路ストライプ
方位の断面形状については、高抵抗ＩｎＰクラッド４０
４の境界面が、成長速度の遅い｛１１１｝Ｂ面１１５と
なり、誘電体マスク９０２上への横方向成長が抑制され
る結果、ＩｎＰの盛り上がりや空隙のない良好な埋め込
み形状が実現できる。したがって、第一実施形態と同様
の効果を得ることができる。

【００８６】以上に述べたように、本発明の素子製造方
法によれば、電流狭窄構造を用いた半導体光集積素子１
ｃにおいても、低損失ＰＷＧが得られるうえ、素子特性
の劣化を防止することができ、またさらに、半導体光集
積素子１ｃの製造歩留まりを大幅に改善することができ
る。なお、以上述べた製作方法は、光機能部９０１の電
流狭窄構造がｐｎｐｎ接合により形成される場合にも同
様に適用可能である。

【００８７】以下、本発明の第四実施形態について、図
面を参照して説明する。図１１は、集積型モード同期レ
ーザの概略模式拡大平面図を示してある。同図におい
て、１ｂは半導体光集積素子であり、光増幅器部１０
３、モード同期レーザを発振させるための過飽和吸収体
（以下、ＳＡと総称する）部４０１、ＰＷＧ部１０２、
光信号の変調によりハイブリッドモード同期動作を行う
変調器部４０２、及び発振波長を制御する分布ブラッグ
反射器（以下、ＤＢＲと総称する）部４０３から構成し
てある。ここで、ＳＡ部４０１、光増幅器部１０３、変
調器部４０２及びＤＢＲ部４０３における活性層１１４
のストライプ方位は＜０１１＞方位としてある。また、
ＰＷＧ部１０２はＳ字曲線導波路状に形成してあり、具
体的には、一例として、Ｓ字曲線導波路の曲率半径は、
導波光の散乱が十分に抑制されるよう約５ｍｍとしてあ
る。

【００８８】また、図１２は、図１１における集積型モ
ード同期レーザの要部の模式拡大断面図であり、（ａ）
は活性層の断面図を、（ｂ）はコア層の断面図を示して
ある。同図（ａ）において、活性層１１４部は両脇に高
抵抗ＩｎＰクラッド４０４による電流狭窄構造が形成さ
れ、活性層１１４の上部にはｐ型ＩｎＰクラッド１１
１、ｐ型ＩｎＧａＡｓコンタクト層１１０及びＴｉ／Ａ
ｕ電極１０８が形成されている。

【００８９】また、同図（ｂ）において、コア層１１３
の上部には高抵抗ＩｎＰクラッド４０４、ｐ型ＩｎＰク
ラッド１１１及びｐ型ＩｎＧａＡｓコンタクト層１１０
が形成されている。ここで、ＰＷＧ部１０２において、
コア層１１３は、全面が低損失な高抵抗ＩｎＰクラッド
４０４で埋め込まれた構造としてある。

【００９０】次に、半導体光集積素子１ｂの製造方法に
ついて、以下に説明する。ここで、活性層１１４及びコ
ア層１１３を選択成長により一括形成する手順及び、二
回の埋め込み成長後の電極形成等のプロセス工程は第一
実施形態及び第二実施形態と同様としてあるので、相違
点について説明する。先ず、図示してないが、ｎ−Ｉｎ
Ｐ基板１０６上のＤＢＲ部４０３表面に、電子ビーム露
光法を用いて、周期２４０ｎｍ、深さ８０ｎｍの回折格
子を形成する。

【００９１】その後、第一のマスク材質であるＳｉＯ₂
膜を基板全面に１００ｎｍ成膜し、活性層１１４とコア
層１１３を選択成長により一括して形成するためのＳｉ
Ｏ₂マスクを形成する。ここで、選択成長用パターン
は、ＳＡ部４０１、光増幅器部１０３、変調器部４０２
及びＤＢＲ部４０３における活性層１１４のストライプ
方位が＜０１１＞方位となるように形成してある。な
お、ＰＷＧ部１０２は曲線導波路状に形成してあり、具
体的には、一例として、導波路形成領域の幅は１．５μ
ｍとしてある。

【００９２】次に、第一のマスク材質によるＳｉＯ₂マ
スクを用いて、光増幅器部１０３において以下の層構造
が得られるよう、選択成長により導波路構造を形成す
る。はじめに、波長組成１．５５μｍの無歪ＩｎＧａＡ
ｓＰからなる下部ＳＣＨ層を１００ｎｍ形成する。次
に、波長組成１．５５μｍの無歪ＩｎＧａＡｓＰによる
厚さ１２ｎｍの障壁層と、波長組成１．５５μｍで０．
８％の圧縮歪を導入したＩｎＧａＡｓＰからなる厚さ６
ｎｍの井戸層からなる量子井戸構造活性層を八周期形成
する。その後、波長組成１．５５μｍの無歪ＩｎＧａＡ
ｓＰからなる上部ＳＣＨ層を１００ｎｍ、ドーピング濃
度５×１０１⁷／ｃｍ³のｐ−ＩｎＰクラッド層を２０ｎ
ｍ形成する。ここで、ＤＢＲ部４０３、ＳＡ部４０１、
変調器部４０２及びＰＷＧ部１０２における波長組成
は、それぞれ１５５０ｎｍ、１５４０ｎｍ、１４８０ｎ
ｍ、１３５０ｎｍとしてある。

【００９３】図１３は、図１１における集積型モード同
期レーザのＰＷＧ部埋め込み用マスクを示してある。同
図に示すように、ＩｎＰ基板１０６の全体に、第二の誘
電体マスク材質であるＳｉＯ₂膜を堆積した後、活性層
１１４の両脇、及びコア層１１３の上部を埋め込むため
のマスク１０９ｅを形成する。なお、選択成長により形
成された導波路構造の上面にのみＳｉＯ₂マスクを残す
手法としては、IEEE PHOTONICS TECHNOLOGY LETTERS誌,
Vol. 8, ｐｐ.179-181.に記載のY. Sakata. et Al.によ
る製造方法を用いてある。

【００９４】ここで、第二の誘電体マスク１０９ｅは第
一及び第二実施形態と同様、ＰＷＧコア層１１３と交差
する埋め込み成長境界２０２においてマスク境界の側縁
部９０３ｂが＜０１１＞方位になる形状としてある。な
お、好ましくは、ＳｉＯ₂マスク１０９ｅは、活性層に
近いＰＷＧ部１０２の両側においても形成されている
が、この部分を極力小さく形成することにより、導波損
失の増大を防ぐことができる。

【００９５】具体的には、一例として、この第二の誘電
体マスクを用いて、ＰＷＧ部１０２を２μｍ厚の高抵抗
ＩｎＰクラッド４０４で埋め込んである。そして、図示
してないが、埋め込み成長後の高抵抗ＩｎＰクラッド４
０４は、ＰＷＧ１０２との交差部である埋め込み成長境
界２０２において側面が｛１１１｝Ｂ面で構成され、誘
電体マスク上への顕著な横方向成長を防止することがで
きる。

【００９６】次に、活性層１１４上部の第二の誘電体で
あるＳｉＯ₂膜を除去した後、基板全面をドーピング濃
度５．０×１０１⁷／ｃｍ³のｐ型ＩｎＰクラッド１１１
（層厚２μｍ）及びドーピング濃度１．０×１０１⁹／
ｃｍ³のｐ型ＩｎＧａＡｓコンタクト層１１０（層厚１
００ｎｍ）で埋め込む。そして、埋め込み成長の後、第
一及び第二実施形態と同様、ＲＩＢＥによるメサ形成工
程、コンタクト窓形成工程、Ｔｉ／Ａｕ電極１０８のパ
ターニング工程、基板研磨工程、裏面電極形成工程、劈
開による素子端面形成工程、ＤＢＲ部側の素子端面への
無反射被覆（ＡＲコート１０７）形成工程等を経て、素
子の製造を完了する。

【００９７】上記のような方法で製造される半導体光集
積素子１ｂの素子特性について、以下に説明する。半導
体光集積素子１ｂの利得特性としては、半導体光増幅器
部１０３に５０ｍＡを電流注入し、ＳＡ部４０１に−１
Ｖのバイアス電圧を印可したところ、パルス幅３ｎｍ、
スペクトル幅１ｎｍのコヒーレントな光パルス列が、周
波数９．９ＧＨｚで安定して出力されるという結果が得
られた。

【００９８】また、＜０１１＞方位に垂直な埋め込み境
界を持つ従来構造において発生するモード同期周波数の
揺らぎやパルスごとに出力が変動するといった不具合が
改善され、歩留まりの極めて高い生産を行なうことがで
きる。なお、これらの効果は、埋め込み成長境界におけ
るＩｎＰクラッドの空隙による導波路内部の反射を防止
することができることに起因する。

【００９９】以上説明したように、第三実施形態の半導
体光集積素子及びその製造方法を用いることにより、集
積型モード同期レーザにおける光機能部が電流ブロック
構造を持つ場合についても、具体的には、光機能部の両
脇に高抵抗半導体層等による電流狭窄構造を導入する場
合においても、良好な埋め込み形状を得ることができ、
活性層１１４とコア層１１３の境界における空隙の存在
に起因する信号光の反射による素子特性の劣化を防止す
ることができるとともに、製造歩留まりの改善を行なう
ことができる。

【０１００】以下、本発明の第五実施形態について、図
面を参照して説明する。図１４は、半導体光増幅器と合
分波器の集積素子の模式拡大図であり、（ａ）は素子構
造の平面図を、（ｂ）はＰＷＧ部埋め込み用マスクを示
してある。同図（ａ）において、１ｄは半導体光集積素
子であり、ＭＭＩ合分波器５０１、ＰＷＧ１０４及び光
増幅器１０５から構成してあり、第一実施形態の１×４
光増幅器ゲート型モノリシックマトリクス光スイッチ
を、ＭＭＩ合分波器５０１を用いて構成した半導体光集
積素子の構造を示している。四つの光増幅器１０５は、
＜０１１＞方位にアレイ状に形成され、ＭＭＩ合分波器
５０１との間にＰＷＧ１０４が形成されている。ＭＭＩ
合分波器５０１は＜０１１＞方位から傾けて形成されて
おり、ＷＧ１０４は曲線状としてある。

【０１０１】図１５は、図１４における要部の模式拡大
断面図を示しており、（ａ）はＰＷＧの断面図（ａ−
ａ’断面）を、（ｂ）は光増幅器の断面図（ｂ−ｂ’断
面）を、（ｃ）は光増幅器部とＰＷＧ部の境界付近にお
ける導波路方向の断面図（ｃ−ｃ’断面）を示してあ
る。同図（ａ）に示すように、ＭＭＩ合分波器５０１及
びＰＷＧ１０４からなるＰＷＧ部１０２におけるＰＷＧ
１０４は、コア層に相当するｎ型ＩｎＧａＡｓＰガイド
層５０３が上下から低損失のｎ型ＩｎＰ基板１０６及び
アンドープＩｎＰクラッド１１２で挟まれ、両側はメサ
エッチングにより空気と接しており、いわゆるハイメサ
構造としてある。

【０１０２】一方、同図（ｂ）に示すように、光増幅器
部１０３において、ｎ型ＩｎＧａＡｓＰガイド層５０３
は幅広に形成され、その上部に幅狭の活性層１１４が形
成され、さらにその上部にｐ型ＩｎＰクラッド１１１が
形成されている。すなわち、コア層たるｎ型ＩｎＧａＡ
ｓＰガイド層５０３は素子全体に形成されており、活性
層１１４のみが光機能部である光増幅器部１０３に形成
された構成となっている。このように、この活性層１１
４の上に、アンドープＩｎＰクラッド１１２がＰＷＧ部
１０２のみに形成されているため、半導体光集積素子１
ｄにも本発明は適用可能である。

【０１０３】次に、半導体光集積素子素子１ｄの製造方
法を以下に説明する。はじめに、（１００）面方位を有
するｎ型ＩｎＰ基板１０６上に、１０５μｍ組成ｎ型Ｉ
ｎＧａＡｓＰガイド層５０３（層厚０．６μｍ）、ｎ型
ＩｎＰクラッド５０２（層厚５０ｎｍ）を全面に成長す
る。そして、図示してないが、熱ＣＶＤ法により第一の
誘電体マスク材質であるＳｉＯ₂膜を１００ｎｍ成膜し
た後、活性層１１４を選択的に形成するためのマスクを
形成する。

【０１０４】なお、光増幅器部１０３におけるＳｉＯ₂
マスクの幅は３０μｍとし、ＰＷＧ１０４との接続部に
向かって４μｍまで徐々に狭くすることによりスポット
サイズ変換構造を形成する形状とする。一方、ＰＷＧ部
１０２にはマスクを形成せずに、光増幅器部１０３にお
けるマスク開口幅は０．７μｍとする。

【０１０５】以上のように形成した第一の誘電体マスク
を用いて、波長組成１．５５μｍの無歪ＩｎＧａＡｓＰ
活性層１１４を３００ｎｍ、ＩｎＰ上部クラッド層を３
０ｎｍ、ＭＯＶＰＥ選択成長により形成する。

【０１０６】次に、基板全体に第二の誘電体マスク材質
であるＳｉＯ₂膜を２００ｎｍ堆積した後、図１４
（ｂ）に示すように、ＰＷＧ部１０２のみにアンドープ
ＩｎＰクラッド１１２を形成するためのＳｉＯ₂マスク
１０９ｆを形成する。ここで、ＳｉＯ₂マスク１０９ｆ
は光増幅器部１０３における活性層１１４全体を覆い、
なおかつＰＷＧ１０４となる領域との交差部である埋め
込み成長境界２０２において、マスク側縁部９０３ｃが
＜０１１＞方位になる形状とする。

【０１０７】この第二の誘電体マスク１０９ｆを用い
て、ＰＷＧ部１０２を厚さ２μｍのアンドープＩｎＰク
ラッド１１２で埋め込んである。図１５（ｃ）に示すよ
うに、埋め込み成長後のアンドープＩｎＰクラッド１１
２は、埋め込み成長境界２０２において側面が｛１１
１｝Ｂ面１１５で構成され、ＳｉＯ₂マスク１０９ｆ上
への顕著な横方向成長を防止することができる。

【０１０８】次に、光増幅器部１０３に形成されたＳｉ
Ｏ₂マスク１０９ｆを除去した後、基板全面をドーピン
グ濃度５．０×１０１⁷／ｃｍ³のｐ−ＩｎＰクラッド１
１１（層厚２μｍ）及びドーピング濃度１．０×１０１
⁹／ｃｍ³のｐ型ＩｎＧａＡｓコンタクト層１１０（層厚
１００ｎｍ）で埋め込んだ。埋め込み成長の後、第三の
誘電体マスクであるＳｉＯ₂マスク１０９を全面に形成
し、ＰＷＧ部１０２における導波路メサ形成及び光増幅
器部１０３におけるメサ形成のためのパターニングを施
し、反応性イオンエッチング（ＲＩＥ）によりＰＷＧ１
０４においては幅３μｍ、ＭＭＩ合分波器５０１におい
ては幅１０μｍ、光増幅器においては活性層１１４を挟
むように幅６μｍ、深さ５μｍのメサを形成する。

【０１０９】その後、光増幅器１０５におけるｐ−Ｉｎ
ＧａＡｓコンタクト層１１０上部へのＴｉ／Ａｕ電極１
０８のパターニング工程、基板研磨工程、裏面電極形成
工程、劈開による素子端面形成工程、無反射被覆（ＡＲ
コート１０７）形成工程等を経て、素子の製造を完了す
る。

【０１１０】以上説明したように、第五実施形態の半導
体光集積素子及びその製造方法を用いることにより、Ｐ
ＷＧ部１０２のアンドープＩｎＰクラッド１１２と光増
幅器部１０３のｐ型ＩｎＰクラッド１１１の埋め込み成
長境界が｛１１１｝Ｂ面１１５で形成される構造とな
り、埋め込み成長境界２０２におけるＩｎＰクラッド１
１２、１１１の局所的な隆起や光導波層直上に空隙のな
い良好な埋め込み形状を得ることができる。これによ
り、活性層１１４と受動光導波路部の境界における空隙
の存在に起因する信号光の反射による素子特性の劣化を
防止することができるとともに、表面平坦性が改善され
るため、電極窓及び電極形成時の段切れを防止すること
ができ、製造歩留まりの改善を行なうことができる。

【０１１１】以下、本発明の第六実施形態について、図
面を参照して説明する。図１６は、光中継モジュールの
概略構成図を示してある。同図において、６０は光通信
用中継モジュールであり、サブマウント６０４上に、第
一実施形態の１×４光増幅器ゲート型モノリシックマト
リクス光スイッチである半導体光集積素子６０２、入出
力用の光ファイバ６０１及びレンズ６０３並びに駆動回
路６０５を設けた構造としてある。

【０１１２】入力用の光ファイバ６０１は、導波路の光
軸上に配設されたレンズ６０３を介して入射光を半導体
光集積素子６０２に光結合させる構造としてある。ま
た、半導体光集積素子６０２は、駆動回路６０５により
駆動され、一入力の入射光に対して、四出力の出射光の
スイッチングを行なう。また、半導体光集積素子６０２
における出力側の導波路の光軸上に、レンズ６０３及び
光ファイバ６０１を配設してあり、出力光は光ファイバ
６０１から出力される。

【０１１３】上記のような構造を有する光通信用中継モ
ジュール６０は、優れた素子特性を有する半導体光集積
素子６０２を用いることにより、毎秒１０ギガビット程
度の高速光信号の光経路切り替えにおいて、ＯＮ／ＯＦ
Ｆ比の高い優れた光スイッチング特性を実現できる。さ
らに、光通信用中継モジュール６０を小型化し、消費電
力を低減できる。このように、本発明による半導体光集
積素子を光通信用中継モジュールに用いることによっ
て、非常に優れた性能を有する光通信用中継モジュール
を得ることができる。

【０１１４】以下、本発明の第七実施形態について、図
面を参照して説明する。図１７は、光通信システムのブ
ロック図を示してある。同図において、７０は第五実施
形態の光通信用中継モジュール６０を用いたクロスコネ
クト系光通信システムである。光通信システム７０は、
送信装置７０１、光ファイバ６０１、中継装置７０４及
び受信装置７０７から構成されている。

【０１１５】送信装置７０１は、光通信用送信モジュー
ル７０３と送信モジュール駆動系７０２から構成されて
あり、光ファイバ６０１が光通信用送信モジュール７０
３に接続されてある。そして、光通信用送信モジュール
７０３は、送信モジュール駆動系７０２に駆動されて光
信号を送信する。

【０１１６】中継装置７０４は、光通信用中継モジュー
ル６０と中継モジュール駆動系７０５から構成されてあ
り、一入力四出力としてあり各々光ファイバ６０１が接
続されてある。そして、光通信用中継モジュール６０
は、中継モジュール駆動系７０５に駆動され入射光の光
経路切り替えを行ない出射光を出力する。

【０１１７】受信装置７０７は、受光部７０から構成し
てあり、受光部７０７には光ファイバ６０１が接続され
てある。そして、受信装置７０７は、中継装置７０４か
らの光信号を受信する。

【０１１８】上記のような構造を有する光通信システム
７０は、優れた素子特性を有する半導体光集積素子６０
２を用いることにより、光通信システムとして、消費電
力を低減できるとともに、低クロストークでスケーラビ
リティに優れた光クロスコネクトシステムを容易に実現
できる。このように、本発明による半導体光集積素子を
光通信システムに用いることによって、非常に優れた性
能を有する光通信システムを得ることができる。

【０１１９】上述した実施形態においては、この発明を
特定の条件で構成した例について説明したが、この発明
は、様々な実施例を含むものである。また、具体的な寸
法を用いて説明したが、これらの寸法に限定するもので
ないことは勿論である。例えば、ＳＳＣ部付き半導体レ
ーザ、ＳＳＣ部付きＤＦＢレーザ／ＥＡ変調器集積化光
源、発振波長の異なる複数のＤＦＢレーザと光合波器、
ＥＡ変調器、光増幅器により構成された波長選択光源、
ＤＦＢレーザと受光素子を合分波器で接続した送受信素
子、複数の光増幅器とアレイ導波路格子型光合分波器
（ＡＷＧ）により構成される多波長レーザや波長セレク
タ、マッハツェンダ干渉器と光増幅器により構成される
波長変換素子等、あらゆる形態の光集積素子に対して本
発明は適用可能である。

【０１２０】なお、活性層とコア層の両方がストライプ
状に形成された時点より後の、クラッド層の形成工程に
ついて説明したが、活性層とコア層の形成方法について
は、上述した選択成長法を用いる一括形成としてもよい
し、一方の層を全面に形成した後、誘電体マスクを用い
て一部の領域を部分的にエッチングで除去し、その後に
他方の層を選択的に形成するバットジョイント構成を用
いても良い。また、コア層はＰＷＧ部だけでなく、光機
能部にも形成されていても良いし、ＰＷＧの形態によっ
ては、コア層をストライプ状に形成するのではなく、広
い範囲に形成したスラブ光導波路としても良い。

【０１２１】また、埋め込み成長の構造に関しても、電
流ブロック層としてＩｎＡｌＡｓ酸化膜等を設ける場合
等にも適用可能である。また、異なる材料系の結晶成長
による光集積素子にも適用可能であり、例えば、ＩｎＰ
基板上のＩｎＡｌＧａＡｓ、ＩｎＡｓＳｂ等の材料系や
ＧａＡｓ基板上のＧａＩｎＮＡｓ、ＡｌＧａＩｎＰ、Ａ
ｌＧａＡｓ等の材料により製造された素子についても適
用可能である。

【０１２２】

【発明の効果】以上に述べたように、本発明の素子製造
方法によれば、光機能部とＰＷＧ部に別々の半導体クラ
ッド層を形成する必要があるときに、はじめに形成する
クラッド層の端部に形成される（１１１）面からなるフ
ァセット上の成長速度が抑制され、途切れのない良好な
成長界面が形成されるように、導波路のレイアウト及び
誘電体マスクを設計することができる。そして、本発明
の素子製造方法を用いることにより、半導体光集積素子
において、良好な埋め込み形状を持つ光集積素子が容易
に製造可能となり、低損失ＰＷＧが得られるうえ、素子
特性や製造歩留まりの向上が大幅に向上する。

【０１２３】さらに、本発明は、活性層及びＰＷＧ部の
コア層を選択成長により一括して形成する場合に限定さ
れるものではなく、活性層が選択成長で形成されコア層
が全面成長とエッチングで形成された場合や、活性層、
受動導波路とも選択成長で形成されているが、それぞれ
別の成長で形成される場合、また、活性層、コア層とも
全面成長とエッチングにより形成された場合、さらに活
性層、コア層の下に共通の光ガイド層が設けられている
場合等、ＰＷＧ部と光機能部を別々のクラッド層で埋め
込む必要がある全ての導波路構造に対しも有効である。

【０１２４】さらに、本発明は光素子単体だけに留まら
ず、本発明の光素子を構成要素に持つ光通信モジュール
や光通信システムの性能を著しく向上させることが可能
であり、光通信モジュールや光通信システムのスケーラ
ビリティの向上に極めて有効である。

【図面の簡単な説明】

【図１】本発明の第一実施例であるＹ分岐／光増幅器ゲ
ート型一入力四出力のモノリシックマトリクス光スイッ
チにおける素子構造の模式拡大平面図を示してある。

【図２】図１における要部の模式拡大断面図を示してお
り、（ａ）はＰＷＧの断面図（ａ−ａ’断面）を、
（ｂ）は光増幅器の断面図（ｂ−ｂ’断面）を示してあ
る。

【図３】図１における光増幅器部とＰＷＧ部の境界付近
における導波路方向の模式拡大断面図（ｃ−ｃ’断面）
を示してある。

【図４】本発明の第一実施形態の素子製造工程における
マスクの模式拡大図であり、（ａ）は導波路構造形成用
マスクを、（ｂ）はＰＷＧ部埋め込み用マスクを示して
ある。

【図５】第一実施形態の埋め込み成長工程における半導
体光集積素子の模式拡大図であり、（ａ）は平面図を、
（ｂ）は誘電体マスクを示してある。

【図６】図５における各埋め込み成長工程における、Ｐ
ＷＧ部の断面図（ａ−ａ’断面）、ＰＷＧ部と光機能部
の接続部の導波路方向における断面図（ｃ−ｃ’断面）
及び光機能部の断面図（ｂ−ｂ’断面）を示してある。

【図７】第二実施形態におけるスポットサイズ変換部付
き半導体光増幅器の模式拡大図であり、（ａ）は素子構
造の平面図を、（ｂ）は素子長手方向の構造の断面図を
示してある。

【図８】第二実施形態におけるスポットサイズ変換部付
き半導体光増幅器のマスクの模式拡大図であり、（ａ）
は活性層形成用マスクを、（ｂ）はＰＷＧ部埋め込み用
マスクを示してある。

【図９】第三実施形態における電流狭窄構造を用いた埋
め込み成長工程における半導体光集積素子の模式拡大図
であり、（ａ）は平面図を、（ｂ）は誘電体マスクを示
してある。

【図１０】図９における要部の模式拡大断面図を示して
おり、（ａ）は活性層の断面図（ａ−ａ’断面）を、
（ｂ）は光増幅器部とＰＷＧ部の境界付近における導波
路方向の断面図（ｂ−ｂ’断面）を示してある。

【図１１】第四実施形態における集積型モード同期レー
ザの模式拡大平面図を示してある。

【図１２】図１１における集積型モード同期レーザの要
部の模式拡大断面図であり、（ａ）は活性層の断面図
を、（ｂ）はコア層の断面図を示してある。

【図１３】図１１における集積型モード同期レーザのＰ
ＷＧ部埋め込み用マスクを示してある。

【図１４】第五実施形態における半導体光増幅器と合分
波器の集積素子の模式拡大図であり、（ａ）は素子構造
の平面図を、（ｂ）はＰＷＧ部埋め込み用マスクを示し
てある。

【図１５】図１４における要部の模式拡大断面図を示し
ており、（ａ）はＰＷＧの断面図（ａ−ａ’断面）を、
（ｂ）は光増幅器の断面図（ｂ−ｂ’断面）を、（ｃ）
は光増幅器部とＰＷＧ部の境界付近における導波路方向
の断面図（ｃ−ｃ’断面）を示してある。

【図１６】第六実施形態における光中継モジュールの概
略構成図を示してある。

【図１７】第七実施形態における光通信システムのブロ
ック図を示してある。

【図１８】従来例の半導体光集積素子の模式拡大平面図
を示してある。

【図１９】図１８における要部の模式拡大断面図を示し
ており、（ａ）はＰＷＧの断面図（ａ−ａ’断面）を、
（ｂ）は光増幅器の断面図（ｂ−ｂ’断面）を、（ｃ）
は光増幅器部とＰＷＧ部の境界付近における導波路方向
の断面図（ｃ−ｃ’断面）を示してある。

【図２０】従来例の埋め込み成長工程における半導体光
集積素子の模式拡大図であり、（ａ）は平面図を、
（ｂ）は誘電体マスクを示してある。

【図２１】図２０における各埋め込み成長工程におけ
る、ＰＷＧ部の断面図（ａ−ａ’断面）、ＰＷＧ部と光
機能部の接続部における導波路方向の断面図（ｃ−ｃ’
断面）及び光機能部の断面図（ｂ−ｂ’）を示してあ
る。

【図２２】従来例の電流狭窄構造を用いた埋め込み成長
工程における半導体光集積素子の模式拡大図であり、
（ａ）は平面図を、（ｂ）は誘電体マスクを示してあ
る。

【図２３】図２２における従来例の電流狭窄構造を用い
た埋め込み成長工程における要部の模式拡大断面図であ
り、（ａ）は光機能部の断面図（ａ−ａ’断面）を、
（ｂ）はＰＷＧ部と光機能部の接続部における導波路方
向の断面図（ｂ−ｂ’断面）を示してある。

【符号の説明】

１ 半導体光集積素子 １ａ 半導体光集積素子 １ｂ 半導体光集積素子 １ｃ 半導体光集積素子 １ｄ 半導体光集積素子 １０ 半導体光集積素子 ６０ 光通信用中継モジュール ７０ 光通信システム １０１ 窓部 １０２ 受動光導波路（ＰＷＧ）部 １０３ 光増幅器部 １０４ 受動光導波路（ＰＷＧ） １０５ 光増幅器 １０６ ＩｎＰ基板 １０７ ＡＲコート １０８ Ｔｉ／Ａｕ電極 １０９ ＳｉＯ₂マスク １０９ａ ＳｉＯ₂マスク １０９ｂ ＳｉＯ₂マスク １０９ｃ ＳｉＯ₂マスク １０９ｄ ＳｉＯ₂マスク １０９ｅ ＳｉＯ₂マスク １０９ｆ ＳｉＯ₂マスク １１０ ｐ型ＩｎＧａＡｓコンタクト層 １１１ ｐ型ＩｎＰクラッド １１２ アンドープＩｎＰクラッド １１３ コア層 １１４ 活性層 １１５ ｛１１１｝Ｂ面 ２０１ 導波路形成領域 ２０２ 埋め込み成長境界 ３０１ ＳＳＣ部 ３０２ ドライエッチング溝 ３０４ 高抵抗引ＩｎＰクラッド ４０１ 過飽和吸収体（ＳＡ）部 ４０２ 変調器部 ４０３ 分布ブラッグ反射器（ＤＢＲ）部 ４０４ 高抵抗ＩｎＰクラッド ４０５ （１００）面 ５０１ ＭＭＩ合分波器 ５０２ ｎ型ＩｎＰクラッド ５０３ ｎ型ＩｎＧａＡｓＰガイド層 ６０１ 光ファイバ ６０２ 半導体光集積素子 ６０３ レンズ ６０４ サブマウント ６０５ 駆動回路 ７０１ 送信装置 ７０２ 送信モジュール駆動系 ７０３ 光通信用送信モジュール ７０４ 中継装置 ７０５ 中継モジュール駆動系 ７０６ 受光部 ７０７ 受信装置 ８０１ ｛１１１｝Ａ面 ８０２ 空隙部 ９０１ 光機能部 ９０２ 誘電体マスク ９０３ 側縁部 ９０３ａ 側縁部 ９０３ｂ 側縁部 ９０３ｃ 側縁部 ９１２ 誘電体マスク ９１２ａ 誘電体マスク ９１３ 側縁部 ９１３ａ 側縁部

フロントページの続き (56)参考文献 特開 平４−105383（ＪＰ，Ａ) 特開 平７−263655（ＪＰ，Ａ) 特開 平４−268765（ＪＰ，Ａ) 特開 平３−198392（ＪＰ，Ａ) Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅ ｒｓ，32［７］，ｐ．664−665 Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａ ｌ Ｇｒｏｗｔｈ，188，288−294 Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａ ｌ Ｇｒｏｗｔｈ，164，314−320 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01S 5/00 - 5/50 G02B 6/122 G02F 1/035

Claims (25)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも光機能部及び受動光導波路部
   からなる半導体光集積素子であって、 表面が（１００）面、又は（１００）面に対して微小な
   傾斜角を有する面方位で構成された半導体基板上に形成
   された、少なくとも活性層を有する光機能部と、少なく
   ともコア層を有する受動光導波路部からなるとともに、
   前記活性層と前記コア層が光学的に接続されており、か
   つ前記活性層と前記コア層の上部に、不純物濃度が異な
   る第一及び第二のクラッド層が各々形成された構造とな
   っている光集積素子において、 前記活性層とコア層の接続部近傍における前記第一及び
   第二のクラッド層の境界部において前記活性層もしくは
   コア層が＜０１１＞方位に対して基板面内で有限の角度
   を有して形成されており、 かつ前記第一及び第二のクラッド層の接合部が、マスク
   を用いた領域選択成長によって形成された｛１１１｝Ｂ
   面により形成されていることを特徴とする半導体光集積
   素子。
2. 【請求項２】 少なくとも光機能部及び受動光導波路部
   からなる半導体光集積素子であって、 表面が（１００）面、又は（１００）面に対して微小な
   傾斜角を有する面方位で構成された半導体基板上全面に
   形成されたコア層と、前記光機能部のみに形成された活
   性層を有し、前記活性層と前記受動光導波路部における
   前記コア層が光学的に接続されており、かつ前記活性層
   と前記受動光導波路部における前記コア層の上部に、不
   純物濃度が異なる第一及び第二のクラッド層が各々形成
   された構造となっている光集積素子において、 前記活性層とコア層の接続部近傍における前記第一及び
   第二のクラッド層の境界部において前記活性層もしくは
   コア層が＜０１１＞方位に対して基板面内で有限の角度
   を有して形成されており、 かつ前記第一及び第二のクラッド層の接合部が、マスク
   を用いた領域選択成長によって形成された｛１１１｝Ｂ
   面により形成されていることを特徴とする半導体光集積
   素子。
3. 【請求項３】 前記活性層と前記コア層が同一の結晶成
   長工程により形成されていることを特徴とする請求項１
   記載の半導体光集積素子。
4. 【請求項４】 前記光機能部においては前記活性層が選
   択的に形成されて光導波路を構成しており、かつ前記受
   動光導波路部においては前記コア層がメサエッチングに
   より光導波路として形成されていることを特徴とする請
   求項１または２記載の半導体光集積素子。
5. 【請求項５】 前記光機能部において前記活性層の側部
   が前記第二のクラッド層により埋め込まれており、かつ
   前記活性層の上部には前記第一のクラッド層が形成され
   ていることを特徴とする請求項１または２記載の半導体
   光集積素子。
6. 【請求項６】 前記光機能部の活性層、及び前記受動光
   導波路部のコア層のうち、少なくとも一方が量子井戸構
   造であることを特徴とする請求項１〜５のいずれか一項
   記載の半導体光集積素子。
7. 【請求項７】 前記光機能部が異なる発振波長を有する
   半導体レーザアレイで構成されており、かつ前記受動光
   導波路部が合波器として構成されていることを特徴とす
   る請求項１〜６のいずれか一項記載の半導体光集積素
   子。
8. 【請求項８】 前記光機能部が半導体光アンプで構成さ
   れており、かつ前記受動光導波路部がスポットサイズ変
   換器として構成されていることを特徴とする請求項１〜
   ６のいずれか一項記載の半導体光集積素子。
9. 【請求項９】 前記光機能部が半導体光アンプアレイで
   構成されており、かつ前記受動光導波路部が合波器とし
   て構成されていることを特徴とする請求項１〜６のいず
   れか一項記載の半導体光集積素子。
10. 【請求項１０】 前記光機能部が半導体レーザ、可飽和
    吸収体、分布反射器及び光変調器で構成されていること
    を特徴とする請求項１〜６のいずれか一項記載の半導体
    光集積素子。
11. 【請求項１１】 前記光機能部が半導体レーザ及び光受
    光器で構成されており、かつ前記受動光導波路部が合分
    波器として構成されていることを特徴とする請求項１〜
    ６のいずれか一項記載の半導体光集積素子。
12. 【請求項１２】 表面が（１００）面、又は（１００）
    面に対して微小な傾斜角を有する面方位で構成された半
    導体基板上の光機能部に少なくとも活性層を、受動光導
    波路部に少なくともコア層を形成した後、前記活性層及
    び前記コア層の上部に、不純物濃度の異なる第一及び第
    二のクラッド層を別々の結晶成長工程で形成する工程を
    含む光集積素子の製造方法において、 少なくとも前記活性層上部に成長阻止マスクを形成する
    工程と、 該成長阻止マスクが形成されていない前記受動光導波路
    部の前記コア層の上部に前記第二のクラッド層を結晶成
    長する工程と、 前記成長阻止マスクをエッチングにより除去する工程
    と、 少なくとも前記光機能部の前記活性層上部に前記第一の
    クラッド層を結晶成長する工程を含むとともに、前記第
    一及び第二のクラッド層の境界部において、 前記活性層もしくはコア層をストライプ方位が＜０１１
    ＞方位に対して基板面内で有限の角度を有するように形
    成するとともに、前記成長阻止マスクを側縁部が＜０１
    １＞方位に対してほぼ平行になるように形成し、前記第
    一及び第二のクラッド層の接合部を｛１１１｝Ｂ面によ
    り形成することを特徴とする半導体光集積素子の製造方
    法。
13. 【請求項１３】 前記半導体基板上に一対の成長阻止マ
    スクを形成し、有機金属気相成長法を用いることによ
    り、マスク空隙部にバンドギャップエネルギーの異なる
    前記活性層及び前記コア層を一回の結晶成長工程により
    選択的に形成する工程を含むことを特徴とする請求項１
    ２記載の半導体光集積素子の製造方法。
14. 【請求項１４】 前記活性層及び前記コア層の一方を半
    導体基板上に形成された一対の成長阻止マスクの空隙部
    に選択的に形成するとともに、他方をこの半導体層の結
    晶成長及びエッチング工程により形成する工程を含むこ
    とを特徴とする請求項１２記載の半導体光集積素子の製
    造方法。
15. 【請求項１５】 前記半導体基板全面に少なくとも前記
    活性層を形成する工程と、前記光機能部の表面に誘電体
    マスクを形成する工程と、前記誘電体マスクの形成され
    ていない領域における前記活性層をメサエッチングによ
    り除去する工程と、該エッチングされた基板上の前記受
    動光導波路部に結晶成長により少なくともコア層を形成
    する工程と、導波路パターン上に形成した誘電体マスク
    を用いて前記活性層ならびにコア層をエッチングするこ
    とにより導波路構造を形成する工程を含むことを特徴と
    する請求項１２記載の半導体光集積素子の製造方法。
16. 【請求項１６】 前記半導体基板全面に少なくとも前記
    コア層を形成する工程と、前記受動光導波路部の表面に
    成長阻止マスクを形成する工程と、前記成長阻止マスク
    の形成されていない領域における前記コア層をエッチン
    グにより除去する工程と、このエッチングされた基板上
    の前記光機能部に結晶成長により少なくとも活性層を形
    成する工程と、第一及び第二のクラッド層の形成後に、
    導波路パターン状に形成した誘電体マスクを用いて前記
    活性層及び前記コア層をメサエッチングすることにより
    導波路構造を形成する工程を含むことを特徴とする請求
    項１２記載の半導体光集積素子の製造方法。
17. 【請求項１７】 半導体基板全面に少なくとも前記コア
    層を形成する工程と、前記光機能部に少なくとも活性層
    を形成する工程と、前記光機能部を覆うように成長阻止
    マスクを形成する工程と、前記受動光導波路部上に前記
    第二のクラッド層を選択的に形成する工程と、前記成長
    阻止マスクを除去した後、少なくとも前記光機能部上に
    前記第一のクラッド層を形成する工程と、メサエッチン
    グにより少なくとも前記受動光導波路部の導波路構造を
    形成する工程を含み、前記光機能部と前記受動光導波路
    部との境界において、前記活性層もしくはコア層の方向
    が＜０１１＞方位に対して基板面内で有限の角度を有す
    るように形成するとともに、前記成長阻止マスクの端部
    が＜０１１＞方位に対してほぼ平行になるように形成す
    ることを特徴とする請求項１２記載の半導体光集積素子
    の製造方法。
18. 【請求項１８】 前記第一もしくは第二のクラッド層が
    Ａｌを含む半導体層を含む多層構造であり、成長後に前
    記Ａｌを含む半導体層の少なくとも一部を酸化する工程
    を含むことを特徴とする請求項１２〜１７のいずれか一
    項記載の半導体光集積素子の製造方法。
19. 【請求項１９】 前記受動光導波路上部における第二の
    クラッド層の形成時に、前記活性層の上部に形成させた
    成長阻止マスクを用いて、前記活性層両脇にも前記第二
    のクラッド層が同時に形成される工程を含むことを特徴
    とする請求項１２〜１７のいずれか一項記載の半導体光
    集積素子の製造方法。
20. 【請求項２０】 前記第二のクラッド層が高抵抗型導電
    形態の半導体であることを特徴とする請求項１９記載の
    半導体光集積素子の製造方法。
21. 【請求項２１】 前記第二のクラッド層が真性半導体で
    あることを特徴とする請求項１９に記載の半導体光集積
    素子の製造方法。
22. 【請求項２２】 前記第一もしくは第二のクラッド層が
    Ａｌを含む半導体層を含む多層構造であり、成長後に少
    なくとも前記光機能部における前記Ａｌを含む半導体層
    を酸化する工程を含むことを特徴とする請求項１９記載
    の半導体光集積素子の製造方法。
23. 【請求項２３】 請求項１及び２に記載の半導体光集積
    素子と、 この半導体光集積素子からの出力光を外部に導波するた
    めの導波手段と、 この導波手段に前記半導体光集積素子からの出力光を集
    光するための集光手段と、 上記半導体光集積素子を駆動するための駆動手段とを具
    備する光通信用モジュール。
24. 【請求項２４】 請求項１及び２に記載の半導体光集積
    素子と、 この半導体光集積素子に入力光を導波させるための導波
    手段と、 この導波手段から前記半導体光集積素子へ入力光を集光
    するための集光手段と、 前記半導体光素子からの出力光を外部に導波するための
    導波手段と、 この導波手段に上記半導体光集積素子からの出力光を集
    光するための集光手段と、 上記半導体光集積素子を駆動するための駆動手段とを具
    備する光通信用モジュール。
25. 【請求項２５】 請求項１及び２に記載の半導体光集積
    素子を有する通信手段と、 この通信手段からの出力光を受信するための受信手段と
    を具備する光通信システム。