JP2743935B2 - 導波路型半導体受光素子 - Google Patents
導波路型半導体受光素子Info
- Publication number
- JP2743935B2 JP2743935B2 JP6314583A JP31458394A JP2743935B2 JP 2743935 B2 JP2743935 B2 JP 2743935B2 JP 6314583 A JP6314583 A JP 6314583A JP 31458394 A JP31458394 A JP 31458394A JP 2743935 B2 JP2743935 B2 JP 2743935B2
- Authority
- JP
- Japan
- Prior art keywords
- refractive index
- layer
- waveguide
- type semiconductor
- intermediate refractive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、導波路型半導体受光素
子に関する。
子に関する。
【０００２】
【従来の技術】化合物半導体を用いた半導体受光素子
は、光通信用素子として広く用いられている。この光通
信用受光素子の一例として、ＩｎＧａＡｓ ｐｉｎフォ
トダイオードがあげられる。このＩｎＧａＡｓ ｐｉｎ
フォトダイオードをも含め、半導体受光素子全般には、
受信感度の向上や、応答特性の高速化が求められてい
る。ＩｎＧａＡｓ ｐｉｎフォトダイオードの受信感度
の改善に際して求められる光電変換効率を向上するため
には、通常、光吸収層に垂直に光が入射する場合、Ｉｎ
ＧａＡｓ光吸収層を厚くすればよい。ただし、ＩｎＧａ
Ａｓ光吸収層をある程度以上厚くすると、キャリアの走
行時間制限により応答速度の劣化が起こってくるため、
無制限に厚くすることはできない。そこで、この相反す
る関係を解決するため、入射光を光吸収層と平行な方向
から入射させる導波路型素子が注目されている。
は、光通信用素子として広く用いられている。この光通
信用受光素子の一例として、ＩｎＧａＡｓ ｐｉｎフォ
トダイオードがあげられる。このＩｎＧａＡｓ ｐｉｎ
フォトダイオードをも含め、半導体受光素子全般には、
受信感度の向上や、応答特性の高速化が求められてい
る。ＩｎＧａＡｓ ｐｉｎフォトダイオードの受信感度
の改善に際して求められる光電変換効率を向上するため
には、通常、光吸収層に垂直に光が入射する場合、Ｉｎ
ＧａＡｓ光吸収層を厚くすればよい。ただし、ＩｎＧａ
Ａｓ光吸収層をある程度以上厚くすると、キャリアの走
行時間制限により応答速度の劣化が起こってくるため、
無制限に厚くすることはできない。そこで、この相反す
る関係を解決するため、入射光を光吸収層と平行な方向
から入射させる導波路型素子が注目されている。
【０００３】従来の導波路型半導体受光素子（導波路型
ｐｉｎフォトダイオード）の断面模式図を図９に示す。
図９において、この導波路型半導体受光素子は、半絶縁
性ＩｎＰ基板３０１と、ｎ+ −ＩｎＰクラッド層３０２
と、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３０３と、ｎ-
−ＩｎＧａＡｓ光吸収層３０４と、ｐ+ −ＩｎＧａＡｓ
Ｐ中間屈折率層３０５と、ｐ+ −ＩｎＰクラッド層３０
６と、ｐ+ −ＩｎＧａＡｓコンタクト層３０７と、Ａｕ
Ｚｎ膜３１４と、Ｔｉ／Ｐｔ／Ａｕ膜３１６と、Ａｕメ
ッキ膜３１７と、ポリイミド膜３１１と、ＡｕＧｅＮｉ
膜３１５と、Ｔｉ／Ｐｔ／Ａｕ膜３１８と、Ａｕメッキ
膜３１９とを有している。
ｐｉｎフォトダイオード）の断面模式図を図９に示す。
図９において、この導波路型半導体受光素子は、半絶縁
性ＩｎＰ基板３０１と、ｎ+ −ＩｎＰクラッド層３０２
と、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３０３と、ｎ-
−ＩｎＧａＡｓ光吸収層３０４と、ｐ+ −ＩｎＧａＡｓ
Ｐ中間屈折率層３０５と、ｐ+ −ＩｎＰクラッド層３０
６と、ｐ+ −ＩｎＧａＡｓコンタクト層３０７と、Ａｕ
Ｚｎ膜３１４と、Ｔｉ／Ｐｔ／Ａｕ膜３１６と、Ａｕメ
ッキ膜３１７と、ポリイミド膜３１１と、ＡｕＧｅＮｉ
膜３１５と、Ｔｉ／Ｐｔ／Ａｕ膜３１８と、Ａｕメッキ
膜３１９とを有している。
【０００４】ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３０３
およびｐ+ −ＩｎＧａＡｓＰ中間屈折率層３０５は、層
厚方向の導波モードを２次モードまで許容し、ファイバ
との結合効率を高めるための中間屈折率の半導体層であ
る。ｎ+ −ＩｎＰクラッド層３０２およびｐ+ −ＩｎＰ
クラッド層３０６は、クラッド層として働く。さらに、
ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３０３は伝導帯不連
続緩和層として、ｐ+−ＩｎＧａＡｓＰ中間屈折率層３
０５は価電子帯不連続緩和層として、ｎ+ −ＩｎＰバッ
ファ層３０２はｎ側コンタクト層としての働きをもそれ
ぞれ兼ねている。しかし、キャリア走行時間低減のた
め、動作時にはこれらの層は空乏化させず、ｎ- −Ｉｎ
ＧａＡｓ光吸収層３０４のみを空乏化させて用いる。
およびｐ+ −ＩｎＧａＡｓＰ中間屈折率層３０５は、層
厚方向の導波モードを２次モードまで許容し、ファイバ
との結合効率を高めるための中間屈折率の半導体層であ
る。ｎ+ −ＩｎＰクラッド層３０２およびｐ+ −ＩｎＰ
クラッド層３０６は、クラッド層として働く。さらに、
ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３０３は伝導帯不連
続緩和層として、ｐ+−ＩｎＧａＡｓＰ中間屈折率層３
０５は価電子帯不連続緩和層として、ｎ+ −ＩｎＰバッ
ファ層３０２はｎ側コンタクト層としての働きをもそれ
ぞれ兼ねている。しかし、キャリア走行時間低減のた
め、動作時にはこれらの層は空乏化させず、ｎ- −Ｉｎ
ＧａＡｓ光吸収層３０４のみを空乏化させて用いる。
【０００５】
【発明が解決しようとする課題】導波路型ｐｉｎ構造に
ついて、その周波数応答特性をさらに高速化するために
は、接合容量をさらに低減することが重要となる。この
とき、接合容量を低減する目的で導波路の幅を狭くする
と、光ファイバ出力との導波路幅方向の結合効率や、結
合トレランスが低下するという相反する問題点が生じ
る。また、構造上、段差が大きく、プロセスが困難で、
歩留まりが低いという問題点がある。
ついて、その周波数応答特性をさらに高速化するために
は、接合容量をさらに低減することが重要となる。この
とき、接合容量を低減する目的で導波路の幅を狭くする
と、光ファイバ出力との導波路幅方向の結合効率や、結
合トレランスが低下するという相反する問題点が生じ
る。また、構造上、段差が大きく、プロセスが困難で、
歩留まりが低いという問題点がある。
【０００６】本発明の課題は、周波数応答特性が高速で
あることは勿論、光ファイバ出力との導波路幅方向の結
合効率や結合トレランスが高い導波路型半導体受光素子
を提供することである。
あることは勿論、光ファイバ出力との導波路幅方向の結
合効率や結合トレランスが高い導波路型半導体受光素子
を提供することである。
【０００７】本発明の他の課題は、簡素な構造であり、
高い歩留でもって容易に製造できる導波路型半導体受光
素子を提供することである。
高い歩留でもって容易に製造できる導波路型半導体受光
素子を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、屈折率
ｎ1 を持つ半絶縁性半導体基板上にて下から順に、第１
の導電型であってｎ2 ＞ｎ1 なる屈折率ｎ2 を持つ第１
の中間屈折率層と、第１または第２の導電型であってｎ
3 ＞ｎ2 なる屈折率ｎ3 を持つ光吸収層と、第２の導電
型であってｎ4 ＜ｎ3 なる屈折率ｎ4 を持つクラッド層
とを有し、前記第１の中間屈折率層は、その幅が前記光
吸収層の幅の２倍以上であることを特徴とする導波路型
半導体受光素子が得られる。
ｎ1 を持つ半絶縁性半導体基板上にて下から順に、第１
の導電型であってｎ2 ＞ｎ1 なる屈折率ｎ2 を持つ第１
の中間屈折率層と、第１または第２の導電型であってｎ
3 ＞ｎ2 なる屈折率ｎ3 を持つ光吸収層と、第２の導電
型であってｎ4 ＜ｎ3 なる屈折率ｎ4 を持つクラッド層
とを有し、前記第１の中間屈折率層は、その幅が前記光
吸収層の幅の２倍以上であることを特徴とする導波路型
半導体受光素子が得られる。
【０００９】本発明によればまた、前記光吸収層と前記
クラッド層との間に、第２の導電型であってｎ3 ＞ｎ5
＞ｎ4 なる屈折率ｎ5 を持つ第２の中間屈折率層を有
し、前記第２の中間屈折率層は、その層厚が前記第１の
中間屈折率層の層厚よりも薄い前記導波路型半導体受光
素子が得られる。
クラッド層との間に、第２の導電型であってｎ3 ＞ｎ5
＞ｎ4 なる屈折率ｎ5 を持つ第２の中間屈折率層を有
し、前記第２の中間屈折率層は、その層厚が前記第１の
中間屈折率層の層厚よりも薄い前記導波路型半導体受光
素子が得られる。
【００１０】
【実施例】以下、図面を参照して、本発明の実施例によ
る導波路型半導体受光素子を説明する。
る導波路型半導体受光素子を説明する。
【００１１】［実施例１］図１は、本発明の実施例１に
よる導波路型半導体受光素子の基本的な結晶層構造を示
す模式図である。図１において、実施例１による導波路
型半導体受光素子は、屈折率ｎ1 を持つ半絶縁性ＩｎＰ
基板１上にて下から順に、ｎ2 ＞ｎ1 なる屈折率ｎ2 を
持つ第１の中間屈折率層であるｎ+ −ＩｎＧａＡｓＰ中
間屈折率層３と、ｎ3 ＞ｎ2 なる屈折率ｎ3 を持つｎ-
−ＩｎＧａＡｓ光吸収層４と、ｎ4 ＜ｎ3 なる屈折率ｎ
4 を持つｐ+ −ＩｎＰクラッド層６とを有している。
尚、図１からは明らかではないが、後述するように、ｎ
+ −ＩｎＧａＡｓＰ中間屈折率層３は、その幅がｎ- −
ＩｎＧａＡｓ光吸収層４の幅の２倍以上である。尚、ｎ
+ −ＩｎＧａＡｓＰ中間屈折率層３の限定は、発明者等
の実験の結果、ｎ- −ＩｎＧａＡｓ光吸収層４の幅の２
倍未満であるときには、後述する効果が十分には得られ
なかったことによる。
よる導波路型半導体受光素子の基本的な結晶層構造を示
す模式図である。図１において、実施例１による導波路
型半導体受光素子は、屈折率ｎ1 を持つ半絶縁性ＩｎＰ
基板１上にて下から順に、ｎ2 ＞ｎ1 なる屈折率ｎ2 を
持つ第１の中間屈折率層であるｎ+ −ＩｎＧａＡｓＰ中
間屈折率層３と、ｎ3 ＞ｎ2 なる屈折率ｎ3 を持つｎ-
−ＩｎＧａＡｓ光吸収層４と、ｎ4 ＜ｎ3 なる屈折率ｎ
4 を持つｐ+ −ＩｎＰクラッド層６とを有している。
尚、図１からは明らかではないが、後述するように、ｎ
+ −ＩｎＧａＡｓＰ中間屈折率層３は、その幅がｎ- −
ＩｎＧａＡｓ光吸収層４の幅の２倍以上である。尚、ｎ
+ −ＩｎＧａＡｓＰ中間屈折率層３の限定は、発明者等
の実験の結果、ｎ- −ＩｎＧａＡｓ光吸収層４の幅の２
倍未満であるときには、後述する効果が十分には得られ
なかったことによる。
【００１２】図２〜図５は、本発明の実施例１による導
波路型半導体受光素子（導波路型ｐｉｎフォトダイオー
ド）の製造工程を示す図である。以下、製造工程にした
がって、実施例１による導波路型半導体受光素子を詳し
く説明する。
波路型半導体受光素子（導波路型ｐｉｎフォトダイオー
ド）の製造工程を示す図である。以下、製造工程にした
がって、実施例１による導波路型半導体受光素子を詳し
く説明する。
【００１３】まず、結晶層構造として、図１に示すよう
に、半絶縁性ＩｎＰ基板１上に下から順に、例えば気相
成長法により、ｎ+ −ＩｎＰバッファ層２を０．１μ
ｍ、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３（組成波長
１．３μｍ。この層はまた、後述のようにｎ側コンタク
ト層もかねる）を０．９μｍ、ｎ- −ＩｎＧａＡｓ光吸
収層４を０．５μｍ、ｐ+ −ＩｎＰクラッド層６を１μ
ｍ、およびｐ+ −ＩｎＧａＡｓ ｐコンタクト層７を
０．１μｍ積層する。
に、半絶縁性ＩｎＰ基板１上に下から順に、例えば気相
成長法により、ｎ+ −ＩｎＰバッファ層２を０．１μ
ｍ、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３（組成波長
１．３μｍ。この層はまた、後述のようにｎ側コンタク
ト層もかねる）を０．９μｍ、ｎ- −ＩｎＧａＡｓ光吸
収層４を０．５μｍ、ｐ+ −ＩｎＰクラッド層６を１μ
ｍ、およびｐ+ −ＩｎＧａＡｓ ｐコンタクト層７を
０．１μｍ積層する。
【００１４】次に、図２（ａ）および（ｂ）に示すよう
に、ドライエッチングにより、幅５μｍ、長さ１０μｍ
の導波路部８と、ｎ電極部９とを形成する。ここで、図
２（ａ）のエッチング領域１０のエッチングは、半絶縁
性ＩｎＰ基板１に達するまで行うことにより、後の工程
でエッチング領域１０上にｐパッド電極を形成した際の
寄生容量発生を防ぐ。また、エッチング領域１０以外の
領域では、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３をエッ
チングせずに残すことにより、ｎ+ −ＩｎＧａＡｓＰ中
間屈折率層３をｎ側コンタクト層としても用いる。尚、
図２（ｂ）は、図２（ａ）における切断線Ａ1 −Ａ1'に
よる図中破線部分の縦断面図である。
に、ドライエッチングにより、幅５μｍ、長さ１０μｍ
の導波路部８と、ｎ電極部９とを形成する。ここで、図
２（ａ）のエッチング領域１０のエッチングは、半絶縁
性ＩｎＰ基板１に達するまで行うことにより、後の工程
でエッチング領域１０上にｐパッド電極を形成した際の
寄生容量発生を防ぐ。また、エッチング領域１０以外の
領域では、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層３をエッ
チングせずに残すことにより、ｎ+ −ＩｎＧａＡｓＰ中
間屈折率層３をｎ側コンタクト層としても用いる。尚、
図２（ｂ）は、図２（ａ）における切断線Ａ1 −Ａ1'に
よる図中破線部分の縦断面図である。
【００１５】この後、図３（ａ）および（ｂ）に示すよ
うに、ポリイミド膜１１を塗布し、フォトレジスト膜を
マスクとしたエッチング（または、ポリイミド膜１１と
して感光性ポリイミドを用いた場合は露光、現像）によ
り、ｐ電極コンタクトホール１２と、ｎ電極コンタクト
ホール１３とを形成する。尚、図３（ｂ）は、図３
（ａ）における切断線Ａ2 −Ａ2'による図中破線部分の
縦断面図である。
うに、ポリイミド膜１１を塗布し、フォトレジスト膜を
マスクとしたエッチング（または、ポリイミド膜１１と
して感光性ポリイミドを用いた場合は露光、現像）によ
り、ｐ電極コンタクトホール１２と、ｎ電極コンタクト
ホール１３とを形成する。尚、図３（ｂ）は、図３
（ａ）における切断線Ａ2 −Ａ2'による図中破線部分の
縦断面図である。
【００１６】次に、図４（ａ）および（ｂ）に示すよう
に、通常のリフトオフプロセスにより、ｐ電極コンタク
トホール１２にｐコンタクト電極としてのＡｕＺｎ膜１
４を形成する。また、ｎ電極コンタクトホール１３にｎ
コンタクト電極としてのＡｕＧｅＮｉ膜１５を形成し、
それぞれ熱処理を施す。尚、図４（ｂ）は、図４（ａ）
における切断線Ａ3 −Ａ3'による図中破線部分の縦断面
図である。
に、通常のリフトオフプロセスにより、ｐ電極コンタク
トホール１２にｐコンタクト電極としてのＡｕＺｎ膜１
４を形成する。また、ｎ電極コンタクトホール１３にｎ
コンタクト電極としてのＡｕＧｅＮｉ膜１５を形成し、
それぞれ熱処理を施す。尚、図４（ｂ）は、図４（ａ）
における切断線Ａ3 −Ａ3'による図中破線部分の縦断面
図である。
【００１７】最後に、図５（ａ）および（ｂ）に示すよ
うに、ｐパッド電極としてのＴｉ／Ｐｔ／Ａｕ膜１６
と、Ａｕメッキ膜１７と、ｎパッド電極としてのＴｉ／
Ｐｔ／Ａｕ膜１８と、Ａｕメッキ膜１９とをそれぞれ形
成する。尚、図５（ｂ）は、図５（ａ）における切断線
Ａ4 −Ａ4'による図中破線部分の縦断面図である。
うに、ｐパッド電極としてのＴｉ／Ｐｔ／Ａｕ膜１６
と、Ａｕメッキ膜１７と、ｎパッド電極としてのＴｉ／
Ｐｔ／Ａｕ膜１８と、Ａｕメッキ膜１９とをそれぞれ形
成する。尚、図５（ｂ）は、図５（ａ）における切断線
Ａ4 −Ａ4'による図中破線部分の縦断面図である。
【００１８】［実施例２］次に、本発明の実施例２によ
る導波路型半導体受光素子について説明する。図６に、
実施例２による導波路型半導体受光素子の要部の断面図
を示す。尚、実施例２において、実施例１と同様部には
図５と同符号を付している。実施例２では、結晶層構造
として、ｎ- −ＩｎＧａＡｓ光吸収層４とｐ+ −ＩｎＰ
クラッド層６との間に、ｎ3 ＞ｎ5 ＞ｎ4 なる屈折率ｎ
5 を持つ第２の中間屈折率層としてのｐ+ −ＩｎＧａＡ
ｓＰ中間屈折率層５（組成波長１．３μｍ）を厚さ０．
１μｍだけ持つ。ｐ+ −ＩｎＧａＡｓＰ中間屈折率層５
の層厚０．１μは、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層
３の層厚０．９μｍよりもかなり薄い。尚、発明者等の
実験によれば、第２の中間屈折率層の層厚が第１の中間
屈折率層の層厚よりもわずかに薄い（例えば、第２の中
間屈折率層の層厚が第１の中間屈折率層の層厚の９０パ
ーセント）だけでも、十分に後述する効果が得られてい
る。また、ｍｐ+ −ＩｎＧａＡｓＰ中間屈折率層５は、
価電子帯不連続緩和層として働く。この他の構造および
製造工程は、実施例１と同じである。
る導波路型半導体受光素子について説明する。図６に、
実施例２による導波路型半導体受光素子の要部の断面図
を示す。尚、実施例２において、実施例１と同様部には
図５と同符号を付している。実施例２では、結晶層構造
として、ｎ- −ＩｎＧａＡｓ光吸収層４とｐ+ −ＩｎＰ
クラッド層６との間に、ｎ3 ＞ｎ5 ＞ｎ4 なる屈折率ｎ
5 を持つ第２の中間屈折率層としてのｐ+ −ＩｎＧａＡ
ｓＰ中間屈折率層５（組成波長１．３μｍ）を厚さ０．
１μｍだけ持つ。ｐ+ −ＩｎＧａＡｓＰ中間屈折率層５
の層厚０．１μは、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層
３の層厚０．９μｍよりもかなり薄い。尚、発明者等の
実験によれば、第２の中間屈折率層の層厚が第１の中間
屈折率層の層厚よりもわずかに薄い（例えば、第２の中
間屈折率層の層厚が第１の中間屈折率層の層厚の９０パ
ーセント）だけでも、十分に後述する効果が得られてい
る。また、ｍｐ+ −ＩｎＧａＡｓＰ中間屈折率層５は、
価電子帯不連続緩和層として働く。この他の構造および
製造工程は、実施例１と同じである。
【００１９】次に、本発明による導波路型半導体受光素
子の屈折率分布を図７を用いて考察する。図７（ａ）は
本発明の実施例２による導波路型半導体受光素子を示
し、図７（ｂ）は比較例として図９に示した従来の導波
路型半導体受光素子を示す。尚、図７（ａ）における層
厚ｄＱ１＝０とすれば実施例１についても同様のことが
いえる。
子の屈折率分布を図７を用いて考察する。図７（ａ）は
本発明の実施例２による導波路型半導体受光素子を示
し、図７（ｂ）は比較例として図９に示した従来の導波
路型半導体受光素子を示す。尚、図７（ａ）における層
厚ｄＱ１＝０とすれば実施例１についても同様のことが
いえる。
【００２０】まず、図７（ｂ）のように、比較例では、
ｎ- −ＩｎＧａＡｓ光吸収層３０４の上下にあるｎ+ −
ＩｎＧａＡｓＰ中間屈折率層３０３、ｐ+ −ＩｎＧａＡ
ｓＰ中間屈折率層３０５の各層厚ｄＱ３２（例えば、
０．５μｍ）、ｄＱ３１（例えば、０．５μｍ）は同程
度であるため、導波路部分において対称な屈折率分布
（屈折率ｎ32、ｎ35共に、３．３９）を持っている。
ｎ- −ＩｎＧａＡｓ光吸収層３０４の上下にあるｎ+ −
ＩｎＧａＡｓＰ中間屈折率層３０３、ｐ+ −ＩｎＧａＡ
ｓＰ中間屈折率層３０５の各層厚ｄＱ３２（例えば、
０．５μｍ）、ｄＱ３１（例えば、０．５μｍ）は同程
度であるため、導波路部分において対称な屈折率分布
（屈折率ｎ32、ｎ35共に、３．３９）を持っている。
【００２１】これに対し、図７（ａ）のごとく、本発明
の実施例２では、ｎ- −ＩｎＧａＡｓ光吸収層４の下お
よび上のｎ+ −ＩｎＧａＡｓＰ中間屈折率層３、ｐ+ −
ＩｎＧａＡｓＰ中間屈折率層５の各屈折率ｎ2 、ｎ5 は
いずれも３．３９であるが、ｎ+ −ＩｎＧａＡｓＰ中間
屈折率層３、ｐ+ −ＩｎＧａＡｓＰ中間屈折率層５の各
層厚ｄＱ１２（例えば、０．１μｍ）、ｄＱ１１（例え
ば、０．９μｍ）の関係はｄＱ１１＜ｄＱ１２であり、
この結果、屈折率分布は非対称である。
の実施例２では、ｎ- −ＩｎＧａＡｓ光吸収層４の下お
よび上のｎ+ −ＩｎＧａＡｓＰ中間屈折率層３、ｐ+ −
ＩｎＧａＡｓＰ中間屈折率層５の各屈折率ｎ2 、ｎ5 は
いずれも３．３９であるが、ｎ+ −ＩｎＧａＡｓＰ中間
屈折率層３、ｐ+ −ＩｎＧａＡｓＰ中間屈折率層５の各
層厚ｄＱ１２（例えば、０．１μｍ）、ｄＱ１１（例え
ば、０．９μｍ）の関係はｄＱ１１＜ｄＱ１２であり、
この結果、屈折率分布は非対称である。
【００２２】さらに、比較例では、ドライエッチングに
より導波路を形成する際に、図９に示したように導波路
以外の領域でｎ- −ＩｎＧａＡｓ層３０４の下部のｎ+
−ＩｎＧａＡｓＰ中間屈折率層３０３をエッチングで除
去しているのに対し、本発明ではエッチングせずに積極
的に残している点に特徴がある。
より導波路を形成する際に、図９に示したように導波路
以外の領域でｎ- −ＩｎＧａＡｓ層３０４の下部のｎ+
−ＩｎＧａＡｓＰ中間屈折率層３０３をエッチングで除
去しているのに対し、本発明ではエッチングせずに積極
的に残している点に特徴がある。
【００２３】このモデル化された屈折率分布について、
水平方向の電界分布を等価屈折率法により計算（垂直方
向の０次モードの等価屈折率を用いて水平方向の電界分
布を計算）した結果を、図８（ａ）および（ｂ）に示
す。図８（ａ）は本発明の実施例２による導波路型半導
体受光素子の水平方向の電界分布を示し、図８（ｂ）は
比較例として図９に示した従来の導波路型半導体受光素
子の電界分布を示す。ここでは、６次モードの計算例を
示した。図８（ａ）に示すように、本発明では、横方向
導波領域外の等価屈折率が高く、特に、高次モードにお
いて光の滲み出し幅が大きい。したがって、水平方向の
結合トレランスが高いという利点がある。
水平方向の電界分布を等価屈折率法により計算（垂直方
向の０次モードの等価屈折率を用いて水平方向の電界分
布を計算）した結果を、図８（ａ）および（ｂ）に示
す。図８（ａ）は本発明の実施例２による導波路型半導
体受光素子の水平方向の電界分布を示し、図８（ｂ）は
比較例として図９に示した従来の導波路型半導体受光素
子の電界分布を示す。ここでは、６次モードの計算例を
示した。図８（ａ）に示すように、本発明では、横方向
導波領域外の等価屈折率が高く、特に、高次モードにお
いて光の滲み出し幅が大きい。したがって、水平方向の
結合トレランスが高いという利点がある。
【００２４】また、図７（ａ）および（ｂ）にて、ｎ-
−ＩｎＧａＡｓ層４、３０４それぞれの層厚ｄＴ１０、
ｄＴ３０＝０．５μｍ（キャリアの走行時間制限による
遮断周波数が約６０ＧＨｚに相当）のとき、導波路部分
の垂直方向の電界分布が２次モードまで存在するために
最低必要な中間屈折率層の層厚は、比較例ではｄＱ３１
＝ｄＱ３２＝０．３１μｍである一方、本発明ではＩｎ
ＧａＡｓＰ層厚ｄＱ１１＝０．１０μｍのときにｄＱ１
２＝０．５０μｍである。したがって、垂直方向の電界
分布が２次モードまで存在するために最低必要なトータ
ルの中間屈折率層の層厚は、比較例ではｄＱ３１＋ｄＱ
３２＝０．６２μｍである一方、本発明ではｄＱ１１＋
ｄＱ１２＝０．６０μｍである。即ち、本発明では、比
較例と同等か、むしろこの例ではより薄い層厚でも２次
モードが存在する利点を有している。
−ＩｎＧａＡｓ層４、３０４それぞれの層厚ｄＴ１０、
ｄＴ３０＝０．５μｍ（キャリアの走行時間制限による
遮断周波数が約６０ＧＨｚに相当）のとき、導波路部分
の垂直方向の電界分布が２次モードまで存在するために
最低必要な中間屈折率層の層厚は、比較例ではｄＱ３１
＝ｄＱ３２＝０．３１μｍである一方、本発明ではＩｎ
ＧａＡｓＰ層厚ｄＱ１１＝０．１０μｍのときにｄＱ１
２＝０．５０μｍである。したがって、垂直方向の電界
分布が２次モードまで存在するために最低必要なトータ
ルの中間屈折率層の層厚は、比較例ではｄＱ３１＋ｄＱ
３２＝０．６２μｍである一方、本発明ではｄＱ１１＋
ｄＱ１２＝０．６０μｍである。即ち、本発明では、比
較例と同等か、むしろこの例ではより薄い層厚でも２次
モードが存在する利点を有している。
【００２５】以上のことをふまえて、トータルの結晶層
厚を比較例（図９）と本発明（図６）とで比較してみる
と、まず、二層の中間屈折率層の合計は、前述のよう
に、本発明と比較例とで同等である。また、ｎ- −Ｉｎ
ＧａＡｓ光吸収層４と３０４、ｐ+ −ＩｎＰ層クラッド
６と３０６、ｐ+ −ＩｎＧａＡｓコンタクト層７と３０
７のそれぞれの層厚も両者間で同等である。ここで、図
６の本発明ではｎ+ −ＩｎＧａＡｓＰ中間屈折率層３
が、図９の比較例におけるｎ側コンタクト層であるｎ+
−ＩｎＰ３０２の役割を兼ねた構造となっており、本発
明におけるｎ+ −ＩｎＰバッファ層２は結晶成長時のバ
ッファ層としてのみ用いるので、その層厚は０．１μｍ
程度と薄くできる。したがって、比較例ではシリーズ抵
抗低減の観点から１μｍ程度必要であったｎ+ −ＩｎＰ
層クラッド３０２を、本発明では大幅に薄膜化している
ことになる。よって、本発明は、トータルの結晶層厚を
比較例と比べ削減することができ、素子の段差が緩和さ
れ、プロセスが容易になり、歩留まりが向上する。この
とき、本発明では、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層
３の層厚を比較例より厚くしてあるので、これをｎ側コ
ンタクト層として用いても素子のシリーズ抵抗の上昇を
招くことはない。さらに、吸収損失の観点から本発明と
比較例とを比較してみると、本発明では吸収損失の大き
いｐ型のｐ+ −ＩｎＧａＡｓＰ中間屈折率層５を薄く
し、吸収損失の小さいｎ型のｎ+ −ＩｎＧａＡｓＰ中間
屈折率層３の層厚を厚くしているので、比較例と比べ内
部量子効率の低下が小さいという利点もある。
厚を比較例（図９）と本発明（図６）とで比較してみる
と、まず、二層の中間屈折率層の合計は、前述のよう
に、本発明と比較例とで同等である。また、ｎ- −Ｉｎ
ＧａＡｓ光吸収層４と３０４、ｐ+ −ＩｎＰ層クラッド
６と３０６、ｐ+ −ＩｎＧａＡｓコンタクト層７と３０
７のそれぞれの層厚も両者間で同等である。ここで、図
６の本発明ではｎ+ −ＩｎＧａＡｓＰ中間屈折率層３
が、図９の比較例におけるｎ側コンタクト層であるｎ+
−ＩｎＰ３０２の役割を兼ねた構造となっており、本発
明におけるｎ+ −ＩｎＰバッファ層２は結晶成長時のバ
ッファ層としてのみ用いるので、その層厚は０．１μｍ
程度と薄くできる。したがって、比較例ではシリーズ抵
抗低減の観点から１μｍ程度必要であったｎ+ −ＩｎＰ
層クラッド３０２を、本発明では大幅に薄膜化している
ことになる。よって、本発明は、トータルの結晶層厚を
比較例と比べ削減することができ、素子の段差が緩和さ
れ、プロセスが容易になり、歩留まりが向上する。この
とき、本発明では、ｎ+ −ＩｎＧａＡｓＰ中間屈折率層
３の層厚を比較例より厚くしてあるので、これをｎ側コ
ンタクト層として用いても素子のシリーズ抵抗の上昇を
招くことはない。さらに、吸収損失の観点から本発明と
比較例とを比較してみると、本発明では吸収損失の大き
いｐ型のｐ+ −ＩｎＧａＡｓＰ中間屈折率層５を薄く
し、吸収損失の小さいｎ型のｎ+ −ＩｎＧａＡｓＰ中間
屈折率層３の層厚を厚くしているので、比較例と比べ内
部量子効率の低下が小さいという利点もある。
【００２６】
【発明の効果】本発明による導波路型半導体受光素子
は、屈折率ｎ1 を持つ半絶縁性半導体基板上にて下から
順に、第１の導電型であってｎ2 ＞ｎ1 なる屈折率ｎ2
を持つ第１の中間屈折率層と、第１または第２の導電型
であってｎ3 ＞ｎ2 なる屈折率ｎ3 を持つ光吸収層と、
第２の導電型であってｎ4 ＜ｎ3 なる屈折率ｎ4 を持つ
クラッド層とを有し、第１の中間屈折率層の幅が光吸収
層の幅の２倍以上であるため、周波数応答特性が高速で
あることは勿論、光ファイバ出力との導波路幅方向の結
合効率や結合トレランスが高い。また、簡素な構造であ
り、高い歩留でもって容易に製造できる。
は、屈折率ｎ1 を持つ半絶縁性半導体基板上にて下から
順に、第１の導電型であってｎ2 ＞ｎ1 なる屈折率ｎ2
を持つ第１の中間屈折率層と、第１または第２の導電型
であってｎ3 ＞ｎ2 なる屈折率ｎ3 を持つ光吸収層と、
第２の導電型であってｎ4 ＜ｎ3 なる屈折率ｎ4 を持つ
クラッド層とを有し、第１の中間屈折率層の幅が光吸収
層の幅の２倍以上であるため、周波数応答特性が高速で
あることは勿論、光ファイバ出力との導波路幅方向の結
合効率や結合トレランスが高い。また、簡素な構造であ
り、高い歩留でもって容易に製造できる。
【図１】本発明の実施例１による導波路型半導体受光素
子の基本構造を示す模式図である。
子の基本構造を示す模式図である。
【図２】本発明の実施例１による導波路型半導体受光素
子の製造工程を説明するための図であり、（ａ）は全体
の上面図、（ｂ）は一部の縦断面図である。
子の製造工程を説明するための図であり、（ａ）は全体
の上面図、（ｂ）は一部の縦断面図である。
【図３】本発明の実施例１による導波路型半導体受光素
子の製造工程を説明するための図であり、（ａ）は全体
の上面図、（ｂ）は一部の縦断面図である。
子の製造工程を説明するための図であり、（ａ）は全体
の上面図、（ｂ）は一部の縦断面図である。
【図４】本発明の実施例１による導波路型半導体受光素
子の製造工程を説明するための図であり、（ａ）は全体
の上面図、（ｂ）は一部の縦断面図である。
子の製造工程を説明するための図であり、（ａ）は全体
の上面図、（ｂ）は一部の縦断面図である。
【図５】本発明の実施例１による導波路型半導体受光素
子の製造工程を説明するための図であり、（ａ）は全体
の上面図、（ｂ）は一部の縦断面図である。
子の製造工程を説明するための図であり、（ａ）は全体
の上面図、（ｂ）は一部の縦断面図である。
【図６】本発明の実施例２による導波路型半導体受光素
子の構造を示す図である。
子の構造を示す図である。
【図７】本発明の実施例２および比較例による各導波路
型半導体受光素子の屈折率分布を示す模式図であり、
（ａ）は実施例２の屈折率分布を示し、（ｂ）は比較例
としての従来の屈折率分布を示す。
型半導体受光素子の屈折率分布を示す模式図であり、
（ａ）は実施例２の屈折率分布を示し、（ｂ）は比較例
としての従来の屈折率分布を示す。
【図８】本発明の実施例２および比較例による各導波路
型半導体受光素子の水平方向の導波光の電界分布を示す
図であり、（ａ）は実施例２の電界分布を示し、（ｂ）
は比較例としての従来の電界分布を示す。
型半導体受光素子の水平方向の導波光の電界分布を示す
図であり、（ａ）は実施例２の電界分布を示し、（ｂ）
は比較例としての従来の電界分布を示す。
【図９】従来例による導波路型半導体受光素子の構造を
示す図である。
示す図である。
１ 半絶縁性ＩｎＰ基板 ２ ｎ+ −ＩｎＰバッファ層 ３ ｎ+ −ＩｎＧａＡｓＰ中間屈折率層 ４ ｎ- −ＩｎＧａＡｓ光吸収層 ５ ｐ+ −ＩｎＧａＡｓＰ中間屈折率層 ６ ｐ+ −ＩｎＰクラッド層 ７ ｐ- −ＩｎＧａＡｓコンタクト層 ８ 導波路部 ９ ｎ電極部 １０ エッチング領域 １１ ポリイミド膜 １２ ｐ電極コンタクトホール １３ ｎ電極コンタクトホール １４ ＡｕＺｎ膜 １５ ＡｕＧｅＮｉ膜 １６、１８ Ｔｉ／Ｐｔ／Ａｕ膜 １７、１９ Ａｕメッキ膜
Claims (1)
- 【請求項１】 屈折率ｎ1 を持つ半絶縁性半導体基板上
にて下から順に、第１の導電型であってｎ2 ＞ｎ1 なる
屈折率ｎ2 を持つ第１の中間屈折率層と、第１または第
２の導電型であってｎ3 ＞ｎ2 なる屈折率ｎ3 を持つ光
吸収層と、第２の導電型であってｎ4 ＜ｎ3 なる屈折率
ｎ4 を持つクラッド層とを有し、前記第１の中間屈折率
層は、その水平方向の幅が前記光吸収層の水平方向の幅
の２倍以上であることを特徴とする導波路型半導体受光
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314583A JP2743935B2 (ja) | 1994-12-19 | 1994-12-19 | 導波路型半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314583A JP2743935B2 (ja) | 1994-12-19 | 1994-12-19 | 導波路型半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08172213A JPH08172213A (ja) | 1996-07-02 |
| JP2743935B2 true JP2743935B2 (ja) | 1998-04-28 |
Family
ID=18055046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6314583A Expired - Lifetime JP2743935B2 (ja) | 1994-12-19 | 1994-12-19 | 導波路型半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743935B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152216A (ja) * | 2001-11-16 | 2003-05-23 | Anritsu Corp | 半導体受光素子 |
| JP4291085B2 (ja) * | 2003-08-25 | 2009-07-08 | 三菱電機株式会社 | 導波路型受光素子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183185A (ja) * | 1991-12-27 | 1993-07-23 | Fujitsu Ltd | 半導体光電変換装置 |
-
1994
- 1994-12-19 JP JP6314583A patent/JP2743935B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08172213A (ja) | 1996-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701379A (en) | Waveguide type semiconductor photodetecting device and fabrication process therefor | |
| JP3544352B2 (ja) | 半導体受光素子 | |
| JPH0636457B2 (ja) | 半導体レ−ザを組み込むモノリシツク集積光学デバイスの製造方法およびこの方法によつて得られたデバイス | |
| JP5307750B2 (ja) | 半導体受光素子 | |
| US6020620A (en) | Semiconductor light-receiving device with inclined multilayer structure | |
| JP4168437B2 (ja) | 半導体受光素子 | |
| JP4030847B2 (ja) | 半導体受光装置 | |
| JP2743935B2 (ja) | 導波路型半導体受光素子 | |
| JP2970575B2 (ja) | 導波路型半導体受光素子 | |
| JPS6132804A (ja) | 光導波路一体化受光素子およびその製造方法 | |
| JP2671843B2 (ja) | 半導体光集積素子とその製造方法 | |
| JP3381661B2 (ja) | 導波路型半導体受光素子及びその製造方法 | |
| JPH10163568A (ja) | 変調器集積半導体レーザ | |
| JPH1012912A (ja) | 導波路型半導体受光素子 | |
| JP3138199B2 (ja) | 半導体導波路型受光素子およびその製造方法 | |
| JP7468791B1 (ja) | 導波路型受光素子 | |
| JP2001053328A (ja) | 半導体受光素子 | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JP2007027463A (ja) | 半導体受光素子 | |
| JPH0272679A (ja) | 光導波路付き半導体受光素子 | |
| JP2933101B2 (ja) | 半導体導波路型受光素子 | |
| JP2638445B2 (ja) | 半導体受光素子 | |
| JP2711052B2 (ja) | 半導体導波路型光検出器 | |
| JP3247599B2 (ja) | 半導体受光素子およびその製造方法 | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980107 |