JP2638445B2 - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JP2638445B2 JP2638445B2 JP5273334A JP27333493A JP2638445B2 JP 2638445 B2 JP2638445 B2 JP 2638445B2 JP 5273334 A JP5273334 A JP 5273334A JP 27333493 A JP27333493 A JP 27333493A JP 2638445 B2 JP2638445 B2 JP 2638445B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- region
- type region
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光通信や光情報処理等に
用いられる半導体受光素子に関する。
用いられる半導体受光素子に関する。
【０００２】
【従来の技術】化合物半導体受光素子は、光通信や光情
報処理用の光感度長波長受光器として実用化され、中で
も大容量長距離光通信用の波長１．３μｍあるいは１．
５５μｍに対する半導体受光素子の材料としてＩｎＧａ
Ａｓが広く使われている。
報処理用の光感度長波長受光器として実用化され、中で
も大容量長距離光通信用の波長１．３μｍあるいは１．
５５μｍに対する半導体受光素子の材料としてＩｎＧａ
Ａｓが広く使われている。
【０００３】このＩｎＧａＡｓを使ったＰＩＮホトダイ
オードにおいて、４０Ｇｂｐｓ以上の超高速応答を実現
するするためには、（１）素子の接合容量をできるたけ
小さくすること、（２）キャリア走行時間を短縮するた
めに光吸収層を薄くすることが必要となる。
オードにおいて、４０Ｇｂｐｓ以上の超高速応答を実現
するするためには、（１）素子の接合容量をできるたけ
小さくすること、（２）キャリア走行時間を短縮するた
めに光吸収層を薄くすることが必要となる。
【０００４】しかし現在多く市販されている表面入射型
の受光素子に於いては、接合容量を小さくするために受
光径を小受光径化とすると、ファイバからの光を受光素
子に入射する際に光学結合が困難となり結合効率が低下
する。また受光素子のＩｎＧａＡｓ光吸収層を薄膜化す
ることで、キャリアの走行時間を短縮することはできる
が、量子効率の低下を招くというトレードオフの関係に
ある。従っていずれの方法に於いても光の進行方向とキ
ャリアの走行方向が同一軸上であるため、高速応答を実
現する一方、受光感度の低下の影響を受けることとな
る。
の受光素子に於いては、接合容量を小さくするために受
光径を小受光径化とすると、ファイバからの光を受光素
子に入射する際に光学結合が困難となり結合効率が低下
する。また受光素子のＩｎＧａＡｓ光吸収層を薄膜化す
ることで、キャリアの走行時間を短縮することはできる
が、量子効率の低下を招くというトレードオフの関係に
ある。従っていずれの方法に於いても光の進行方向とキ
ャリアの走行方向が同一軸上であるため、高速応答を実
現する一方、受光感度の低下の影響を受けることとな
る。
【０００５】そこで上述したトレードオフの影響を受け
ない手法として、光の入射（進行）方向と受光素子内で
生成されたキャリアの走行方向を９０度ずらせた導波路
型受光素子が検討されている。
ない手法として、光の入射（進行）方向と受光素子内で
生成されたキャリアの走行方向を９０度ずらせた導波路
型受光素子が検討されている。
【０００６】図１０は導波路型受光素子の従来例を示す
斜視図である。半絶縁性ＩｎＰ基板１Ａ上に導波路型の
受光領域としてｎ−ＩｎＧａＡｓＰクラッド層２１、ｎ
- −ＩｎＰ基板１Ａ上に導波路型の受光領域としてｎ−
ＩｎＧａＡｓＰクラッド層２２、ｐ−ＩｎＰ窓層２３、
ｐ−ＩｎＧａＡｓＰコンタクト層４Ａを順次エピタキシ
ャル成長し、ｐ側電極６Ａをｐ−ＩｎＧａＡｓＰコンタ
クト層４Ａから、ｎ側電極７Ａをｎ−ＩｎＧａＡｓＰク
ラッド層２１からそれぞれ取っている。また上述の導波
路以外の部分はポリイミド１４Ａで埋め込んで、ボンデ
ィング領域の低容量化を図っている構造となっている。
この例に於いて光は導波路の端面から入射する構造で、
入射光は上下に設けられたクラッド層２１，２２に挟ま
れたｎ-ＩｎＧａＡｓ光吸収層３Ａｎとｐ−ＩｎＧａＡ
ｓ光吸収層３Ａｐ内を伝搬しながら吸収されることとな
る。光吸収により生成されたキャリアはｐ−ＩｎＧａＡ
ｓＰクラッド層２２、ｐ−ＩｎＧａＡｓＰコンタクト層
４Ａを経てｐ側電極６Ａから外部回路に流れることとな
る。この様に光の吸収は導波路の長さ方向で行われるた
め、高い量子効率が得られ、キャリアの走行方向は素子
の垂直方向となりｎ- −ＩｎＧａＡｓ光吸収層３Ａｎの
厚さのみに依存することとなる。
斜視図である。半絶縁性ＩｎＰ基板１Ａ上に導波路型の
受光領域としてｎ−ＩｎＧａＡｓＰクラッド層２１、ｎ
- −ＩｎＰ基板１Ａ上に導波路型の受光領域としてｎ−
ＩｎＧａＡｓＰクラッド層２２、ｐ−ＩｎＰ窓層２３、
ｐ−ＩｎＧａＡｓＰコンタクト層４Ａを順次エピタキシ
ャル成長し、ｐ側電極６Ａをｐ−ＩｎＧａＡｓＰコンタ
クト層４Ａから、ｎ側電極７Ａをｎ−ＩｎＧａＡｓＰク
ラッド層２１からそれぞれ取っている。また上述の導波
路以外の部分はポリイミド１４Ａで埋め込んで、ボンデ
ィング領域の低容量化を図っている構造となっている。
この例に於いて光は導波路の端面から入射する構造で、
入射光は上下に設けられたクラッド層２１，２２に挟ま
れたｎ-ＩｎＧａＡｓ光吸収層３Ａｎとｐ−ＩｎＧａＡ
ｓ光吸収層３Ａｐ内を伝搬しながら吸収されることとな
る。光吸収により生成されたキャリアはｐ−ＩｎＧａＡ
ｓＰクラッド層２２、ｐ−ＩｎＧａＡｓＰコンタクト層
４Ａを経てｐ側電極６Ａから外部回路に流れることとな
る。この様に光の吸収は導波路の長さ方向で行われるた
め、高い量子効率が得られ、キャリアの走行方向は素子
の垂直方向となりｎ- −ＩｎＧａＡｓ光吸収層３Ａｎの
厚さのみに依存することとなる。
【０００７】ここで問題となることはキャリアの走行時
間を短くするためにｎ- −ＩｎＧａＡｓ光吸収層３Ａｎ
を薄くした場合、ファイバからの入射光の径が、ｎ- Ｉ
ｎＧａＡｓ光吸収層幅３Ａｎより十分大きい為に光の結
合効率が悪いという問題があり、逆に結合効率を高くす
るためにｎ- ＩｎＧａＡｓ光吸収層３Ａｎを厚くするこ
とでキャリアの走行時間の増加をまねく。また素子の接
合容量は導波路の表面積（幅×長さ）で決まるため吸収
長を長くすると接合容量が大きくなるという問題が生じ
る。
間を短くするためにｎ- −ＩｎＧａＡｓ光吸収層３Ａｎ
を薄くした場合、ファイバからの入射光の径が、ｎ- Ｉ
ｎＧａＡｓ光吸収層幅３Ａｎより十分大きい為に光の結
合効率が悪いという問題があり、逆に結合効率を高くす
るためにｎ- ＩｎＧａＡｓ光吸収層３Ａｎを厚くするこ
とでキャリアの走行時間の増加をまねく。また素子の接
合容量は導波路の表面積（幅×長さ）で決まるため吸収
長を長くすると接合容量が大きくなるという問題が生じ
る。
【０００８】
【発明が解決しようとする課題】上述した導波路型受光
素子の場合、キャリアの走行時間を短くするためにｎ-
−ＩｎＧａＡｓ光吸収層を薄くすると、ファイバからの
入射光の径が、ｎ- ＩｎＧａＡｓ光吸収幅より十分大き
い為に光の結合効率が悪くなり、逆に結合効率を高くす
るためにｎ- −ＩｎＧａＡｓ光吸収層を厚くするとキャ
リアの走行時間の増加をまねくという問題があり、また
素子の接合容量は導波路の表面積（幅×長さ）で決まる
ため吸収長を長くすると接合容量が大きくなるという問
題もある。
素子の場合、キャリアの走行時間を短くするためにｎ-
−ＩｎＧａＡｓ光吸収層を薄くすると、ファイバからの
入射光の径が、ｎ- ＩｎＧａＡｓ光吸収幅より十分大き
い為に光の結合効率が悪くなり、逆に結合効率を高くす
るためにｎ- −ＩｎＧａＡｓ光吸収層を厚くするとキャ
リアの走行時間の増加をまねくという問題があり、また
素子の接合容量は導波路の表面積（幅×長さ）で決まる
ため吸収長を長くすると接合容量が大きくなるという問
題もある。
【０００９】
【課題を解決するための手段】本発明の半導体受光素子
は、半絶縁性半導体基板の表面を選択的に被覆する第１
のバンドギャップを有する半導体からなり半絶縁性領域
と第１導電型領域とが前記表面と平行な方向に交互に配
置されてなるバッファ層、前記バッファ層を被覆しこれ
より小さな第２のバンドギャップを有する半導体からな
り前記バッファ層の半絶縁性領域と接触し第１導電型領
域とは接触しない第２導電型領域と前記バッファ層の第
１導電型領域と接触する第１導電型領域とからなる光吸
収層、前記光吸収層より大きな第３のバンドギャップを
有する半導体からなり前記光吸収層の第２導電型領域と
接触し第１導電型領域とは接触しない第２導電型領域と
前記光吸収層の第１導電型領域と接触する半絶縁性領域
とからなるコンタクト層、前記バッファ層の第１導電型
領域と接触する第１の電極および前記コンタクト層の第
２導電型領域と接触する第２の電極を有する光電変換領
域と、前記半絶縁性半導体基板の表面を選択的に被覆し
前記バッファ層の一端に連結して設けられ前記第２のバ
ンドギャップより大きな第４のバンドギャップを有する
第１のクラッド層、前記第１のクラッド層を被覆し前記
第４のバンドキャップより小さく前記第２のバンドギャ
ップよりも大きな第５のバンドギャップを有し前記光吸
収層の一端に連結して設けられた光透過層および前記光
透過層を被覆しこれより大きな第６のバンドギャップを
有し前記コンタクト層の一端に連結して設けられた第２
のクラッド層を含み、前記光透過層の他端が前記光吸収
層と連結する一端より厚くなっている光結合領域とを有
するというものである。
は、半絶縁性半導体基板の表面を選択的に被覆する第１
のバンドギャップを有する半導体からなり半絶縁性領域
と第１導電型領域とが前記表面と平行な方向に交互に配
置されてなるバッファ層、前記バッファ層を被覆しこれ
より小さな第２のバンドギャップを有する半導体からな
り前記バッファ層の半絶縁性領域と接触し第１導電型領
域とは接触しない第２導電型領域と前記バッファ層の第
１導電型領域と接触する第１導電型領域とからなる光吸
収層、前記光吸収層より大きな第３のバンドギャップを
有する半導体からなり前記光吸収層の第２導電型領域と
接触し第１導電型領域とは接触しない第２導電型領域と
前記光吸収層の第１導電型領域と接触する半絶縁性領域
とからなるコンタクト層、前記バッファ層の第１導電型
領域と接触する第１の電極および前記コンタクト層の第
２導電型領域と接触する第２の電極を有する光電変換領
域と、前記半絶縁性半導体基板の表面を選択的に被覆し
前記バッファ層の一端に連結して設けられ前記第２のバ
ンドギャップより大きな第４のバンドギャップを有する
第１のクラッド層、前記第１のクラッド層を被覆し前記
第４のバンドキャップより小さく前記第２のバンドギャ
ップよりも大きな第５のバンドギャップを有し前記光吸
収層の一端に連結して設けられた光透過層および前記光
透過層を被覆しこれより大きな第６のバンドギャップを
有し前記コンタクト層の一端に連結して設けられた第２
のクラッド層を含み、前記光透過層の他端が前記光吸収
層と連結する一端より厚くなっている光結合領域とを有
するというものである。
【００１０】
【実施例】図１は本発明の一実施例の斜視図である。
【００１１】この実施例は半絶縁性ＩｎＰ基板１の表面
を選択的に被覆する第１のバンドギャップ（１．３５ｅ
Ｖ）を有する半導体（屈折率３．４０のＩｎＰ）からな
り半絶縁性領域２Ｉi とｎ型領域２Ｎi とが前述の表面
と平行な方向に交互に配置されてなるバッファ層２、バ
ッファ層２を被覆しこれより小さな第２のバンドギャッ
プ（０．７５ｅＶ）を有する半導体（屈折率３．５６の
Ｉｎ0.47Ｇａ0.53Ａｓ、以下単にＩｎＧａＡｓと記す）
からなりバッファ層２の半絶縁性領域２Ｉi と接触しｎ
型領域領域２Ｎi とは接触しないＰ型領域３Ｐi とバッ
ファ層２のｎ型領域２Ｎi と接触するｎ- 型領域３Ｎｉ
とからなる光吸収層３、光吸収層３より大きな第３のバ
ンドギャップ（１．３５ｅＶ）を有する半導体（Ｉｎ
Ｐ）からなり光吸収層３のｐ型領域３Ｐi と接触しｎ-
型領域３Ｎi とは接触しないｐ型領域４Ｐi と光吸収層
３のｎ- 型領域３Ｎi と接触する半絶縁性領域４Ｉi と
からなるコンタクト層４、バッファ層２のｎ型領域に接
触する第１の電極７−ｉおよびコントクト層４のｐ型領
域４Ｐi と接触する第２の電極６を有する光電変換領域
８と、半絶縁性ＩｎＰ基板１の表面を選択的に被覆しバ
ッファ層２の一端２Ｉ1 に連結して設けられ前記第２の
バンドギャップ（０．７５ｅＶ）より大きな第４のバン
ドギャップ（１．３５ｅＶ）を有するＩｎＰよりなる第
１のクラッド層９、第１のクラッド層９を被覆し第４の
バンドギャップ（１．３５ｅＶ）より小さく第２のバン
ドギャップよりも大きな第５のバンドギャップ（０．８
０ｅＶ）、屈折率３．５４を有し光吸収層３の一端に連
結して設けられたＩｎ0.65Ｇａ0.35Ａｓ0.79Ｐ0.21( 以
下単にＩｎＧａＡｓＰと記す）よりなる光透過層１０お
よび光透過層１０を被覆しこれより大きな第６のバンド
ギャップ（１．３５ｅＶ）を有しコントクト層４の一端
に連結して設けられた第２のクラッド層１１を含み、光
透過層１０の他端が光吸収層３と連結する一端より厚く
なっている光結合領域１３とを有するというものであ
る。
を選択的に被覆する第１のバンドギャップ（１．３５ｅ
Ｖ）を有する半導体（屈折率３．４０のＩｎＰ）からな
り半絶縁性領域２Ｉi とｎ型領域２Ｎi とが前述の表面
と平行な方向に交互に配置されてなるバッファ層２、バ
ッファ層２を被覆しこれより小さな第２のバンドギャッ
プ（０．７５ｅＶ）を有する半導体（屈折率３．５６の
Ｉｎ0.47Ｇａ0.53Ａｓ、以下単にＩｎＧａＡｓと記す）
からなりバッファ層２の半絶縁性領域２Ｉi と接触しｎ
型領域領域２Ｎi とは接触しないＰ型領域３Ｐi とバッ
ファ層２のｎ型領域２Ｎi と接触するｎ- 型領域３Ｎｉ
とからなる光吸収層３、光吸収層３より大きな第３のバ
ンドギャップ（１．３５ｅＶ）を有する半導体（Ｉｎ
Ｐ）からなり光吸収層３のｐ型領域３Ｐi と接触しｎ-
型領域３Ｎi とは接触しないｐ型領域４Ｐi と光吸収層
３のｎ- 型領域３Ｎi と接触する半絶縁性領域４Ｉi と
からなるコンタクト層４、バッファ層２のｎ型領域に接
触する第１の電極７−ｉおよびコントクト層４のｐ型領
域４Ｐi と接触する第２の電極６を有する光電変換領域
８と、半絶縁性ＩｎＰ基板１の表面を選択的に被覆しバ
ッファ層２の一端２Ｉ1 に連結して設けられ前記第２の
バンドギャップ（０．７５ｅＶ）より大きな第４のバン
ドギャップ（１．３５ｅＶ）を有するＩｎＰよりなる第
１のクラッド層９、第１のクラッド層９を被覆し第４の
バンドギャップ（１．３５ｅＶ）より小さく第２のバン
ドギャップよりも大きな第５のバンドギャップ（０．８
０ｅＶ）、屈折率３．５４を有し光吸収層３の一端に連
結して設けられたＩｎ0.65Ｇａ0.35Ａｓ0.79Ｐ0.21( 以
下単にＩｎＧａＡｓＰと記す）よりなる光透過層１０お
よび光透過層１０を被覆しこれより大きな第６のバンド
ギャップ（１．３５ｅＶ）を有しコントクト層４の一端
に連結して設けられた第２のクラッド層１１を含み、光
透過層１０の他端が光吸収層３と連結する一端より厚く
なっている光結合領域１３とを有するというものであ
る。
【００１２】次にこの実施例の製造方法について説明す
る。
る。
【００１３】まず、図２に示すように半絶縁性ＩｎＰ基
板１上に光結合領域用のテーパー加工用を行うためのエ
ッチング用マスクとしてホトレジスト膜１５を形成す
る。次に半絶縁性ＩｎＰ基板１をイオンビーム加工によ
り２０°乃至３０°、好ましくは２５°の角度でテーパ
ー加工を行う。マスク除去を行った後、図３に示すよう
に、半絶縁性ＩｎＰ基板１のテーパー部分に、成長防止
マスクとしてＳｉＯ2 膜１６を成長する。次に、このテ
ーパー加工済みの半絶縁性ＩｎＰ基板１上に気相成長法
により半絶縁性ＩｎＰ層２を２μｍ成長した後、半絶縁
性ＩｎＰ層（２）上に幅１．２μｍ、間隔１μｍのＳｉ
Ｏ2 膜１７をイオン注入マスクとして形成する。次に、
ｎ型となる不純物、例えばＳｉのイオン注入を行い、７
００℃の高温処理にて活性化させｎ−ＩｎＰ領域（ｎ型
領域２Ｎ1 ，２Ｎ2 ，２Ｎ3 ）を形成する。こうして半
絶縁性領域とｎ型領域とが２Ｉ1 ，２Ｎ1 ，２Ｉ2 ，２
Ｎ2，２Ａ3 ，２Ｎ3 と交互に配置されたバッファ層２
が形成される。次に、イオン注入マスク除去後、図４に
示すように、キャリア濃度２×１０15ｃｍ-3以下、好ま
しくは１×１０15ｃｍ-3、厚さ１〜２μｍ、好ましくは
０．５μｍのＩｎＧａＡｓからなる光吸収層３を０．５
μｍ成長させ、再びイオン注入用マスクとして幅１．２
μｍ、間隔０．８μｍ、バッファ層のｎ型領域２Ｎｉの
両側上にそれぞれ０．１μｍの張り出させてＳｉＯ2 膜
１８を形成した後、ｐ型となる不純物、例えばＢｅのイ
オン注入を行ない、７００℃の高温処理にて活性化させ
て、ｐ型領域とｎ- 型領域とが３Ｐ1 ，３Ｎ1 ，３
Ｐ2 ，３Ｎ2 ，３Ｐ3 ，３Ｎ3 ，３Ｐ4 と交互に配置さ
れた光吸収層３を形成する。続いてイオン注入マスク除
去後、図５に示すように、ＩｎＰ層（４）を１μｍ成長
し、再びイオン注入用マスクとして幅１．６μｍ、間隔
０．４μｍ、光吸収層のｎ型領域３Ｎi の両側にそれぞ
れ０．２μｍ張り出させてＳｉＯ2 膜（図示しない）を
成長した後、ｐ型となる不純物、例えばＢｅのイオン注
入を行ない、７００℃の高温処理にて活性化させて、ｐ
型領域と半絶縁性領域とが４Ｐ1 ，４Ｉ1 ，４Ｐ2 ，４
Ｉ2 ，４Ｐ3 ，４Ｉ3 ，４Ｐ4 と交互に配置されたコン
タクト層４を形成する。こうして光電変換領域の本体を
形成した後、続いて光結合領域加工のために光電変換領
域本体の表面に保護膜として図６に示すようにＳｉＯ2
膜１９を成長する。テーパー部の成長防止マスク（図３
の１６）除去後、半絶縁性ＩｎＰ基板１上にＩｎＰを第
１のクラッド層９として２μｍ、続いてキャリア濃度１
×１０15〜３×１０16ｃｍ-3、好ましくは１×１０16cm
-3、厚さ１０μｍのｎ型ＩｎＧａＡｓＰ層を成長する。
次に前回と傾斜角を同じくして方向が逆になるようにイ
オンビーム加工を行い、光吸収層３と接する個所で光吸
収層と同じ、すなわち０．５μｍ厚になるところまで、
テーパー加工を行って光透過層１０を形成する。続い
て、テーパー加工部上に図７に示すように第２のクラッ
ド層１１としてＩｎＰを０．５μｍ成長した後、最後に
キャリア濃度１×１０16ｃｍ-3のｎ- ＩｎＰ埋め込み層
１２を成長する。
板１上に光結合領域用のテーパー加工用を行うためのエ
ッチング用マスクとしてホトレジスト膜１５を形成す
る。次に半絶縁性ＩｎＰ基板１をイオンビーム加工によ
り２０°乃至３０°、好ましくは２５°の角度でテーパ
ー加工を行う。マスク除去を行った後、図３に示すよう
に、半絶縁性ＩｎＰ基板１のテーパー部分に、成長防止
マスクとしてＳｉＯ2 膜１６を成長する。次に、このテ
ーパー加工済みの半絶縁性ＩｎＰ基板１上に気相成長法
により半絶縁性ＩｎＰ層２を２μｍ成長した後、半絶縁
性ＩｎＰ層（２）上に幅１．２μｍ、間隔１μｍのＳｉ
Ｏ2 膜１７をイオン注入マスクとして形成する。次に、
ｎ型となる不純物、例えばＳｉのイオン注入を行い、７
００℃の高温処理にて活性化させｎ−ＩｎＰ領域（ｎ型
領域２Ｎ1 ，２Ｎ2 ，２Ｎ3 ）を形成する。こうして半
絶縁性領域とｎ型領域とが２Ｉ1 ，２Ｎ1 ，２Ｉ2 ，２
Ｎ2，２Ａ3 ，２Ｎ3 と交互に配置されたバッファ層２
が形成される。次に、イオン注入マスク除去後、図４に
示すように、キャリア濃度２×１０15ｃｍ-3以下、好ま
しくは１×１０15ｃｍ-3、厚さ１〜２μｍ、好ましくは
０．５μｍのＩｎＧａＡｓからなる光吸収層３を０．５
μｍ成長させ、再びイオン注入用マスクとして幅１．２
μｍ、間隔０．８μｍ、バッファ層のｎ型領域２Ｎｉの
両側上にそれぞれ０．１μｍの張り出させてＳｉＯ2 膜
１８を形成した後、ｐ型となる不純物、例えばＢｅのイ
オン注入を行ない、７００℃の高温処理にて活性化させ
て、ｐ型領域とｎ- 型領域とが３Ｐ1 ，３Ｎ1 ，３
Ｐ2 ，３Ｎ2 ，３Ｐ3 ，３Ｎ3 ，３Ｐ4 と交互に配置さ
れた光吸収層３を形成する。続いてイオン注入マスク除
去後、図５に示すように、ＩｎＰ層（４）を１μｍ成長
し、再びイオン注入用マスクとして幅１．６μｍ、間隔
０．４μｍ、光吸収層のｎ型領域３Ｎi の両側にそれぞ
れ０．２μｍ張り出させてＳｉＯ2 膜（図示しない）を
成長した後、ｐ型となる不純物、例えばＢｅのイオン注
入を行ない、７００℃の高温処理にて活性化させて、ｐ
型領域と半絶縁性領域とが４Ｐ1 ，４Ｉ1 ，４Ｐ2 ，４
Ｉ2 ，４Ｐ3 ，４Ｉ3 ，４Ｐ4 と交互に配置されたコン
タクト層４を形成する。こうして光電変換領域の本体を
形成した後、続いて光結合領域加工のために光電変換領
域本体の表面に保護膜として図６に示すようにＳｉＯ2
膜１９を成長する。テーパー部の成長防止マスク（図３
の１６）除去後、半絶縁性ＩｎＰ基板１上にＩｎＰを第
１のクラッド層９として２μｍ、続いてキャリア濃度１
×１０15〜３×１０16ｃｍ-3、好ましくは１×１０16cm
-3、厚さ１０μｍのｎ型ＩｎＧａＡｓＰ層を成長する。
次に前回と傾斜角を同じくして方向が逆になるようにイ
オンビーム加工を行い、光吸収層３と接する個所で光吸
収層と同じ、すなわち０．５μｍ厚になるところまで、
テーパー加工を行って光透過層１０を形成する。続い
て、テーパー加工部上に図７に示すように第２のクラッ
ド層１１としてＩｎＰを０．５μｍ成長した後、最後に
キャリア濃度１×１０16ｃｍ-3のｎ- ＩｎＰ埋め込み層
１２を成長する。
【００１４】次に、図８に示すように、幅２０μｍのス
トライプ状領域２０残して反応性イオンビームエッチン
グを行い、ＩｎＰ層（２ａ，９ａ）を露出させる。次
に、図９に示すように、ＩｎＰ層を選択的に除去して光
電変換領域部にバッファ層２の張出し部２Ｎ1a，２
Ｎ2a，２Ｎ3aを形成し、ストライプ状領域２０の片側に
ポリイミド膜１４を設け、表面保護膜として例えばＰ−
ＣＶＤ法によるＳｉＮx ５を成長する。次にコンタクト
層４Ｐ1 ，４Ｐ2 ，４Ｐ3 ，４Ｐ4 上にコンタクト孔Ｃ
1 ，Ｃ2 ，Ｃ3 ，Ｃ4 を設け、図１に示すように線状の
ｐ側コンタクト電極（２の電極６−１，６−２，６−
３，６−４）を設け、ポリイミド１４上まで引き出した
後、ポリイミド上にボンディング用のｐ側電極（６）を
設ける。最後に張出し部２Ｎ1a，２Ｎ2a，２Ｎ3a上にｎ
側電極（第１の電極７−１，７−２，７−３）を形成す
る。
トライプ状領域２０残して反応性イオンビームエッチン
グを行い、ＩｎＰ層（２ａ，９ａ）を露出させる。次
に、図９に示すように、ＩｎＰ層を選択的に除去して光
電変換領域部にバッファ層２の張出し部２Ｎ1a，２
Ｎ2a，２Ｎ3aを形成し、ストライプ状領域２０の片側に
ポリイミド膜１４を設け、表面保護膜として例えばＰ−
ＣＶＤ法によるＳｉＮx ５を成長する。次にコンタクト
層４Ｐ1 ，４Ｐ2 ，４Ｐ3 ，４Ｐ4 上にコンタクト孔Ｃ
1 ，Ｃ2 ，Ｃ3 ，Ｃ4 を設け、図１に示すように線状の
ｐ側コンタクト電極（２の電極６−１，６−２，６−
３，６−４）を設け、ポリイミド１４上まで引き出した
後、ポリイミド上にボンディング用のｐ側電極（６）を
設ける。最後に張出し部２Ｎ1a，２Ｎ2a，２Ｎ3a上にｎ
側電極（第１の電極７−１，７−２，７−３）を形成す
る。
【００１５】本実施の導波路型の受光素子に光を入射し
たとき、光結合領域１３に於いて、上下に設けられた第
１，第２のクラッド層９，１１により入射光は集束さ
れ、光電変換領域８の光吸収層３に入る。光吸収層３は
入射光の進行方向に対しｐ型領域３Ｐi と、ｎ- 型領域
３Ｎi が交互に配置された形状となっており、逆バイア
スをかけたとき空乏層は２つのＰ型領域で挟まれたｎ-
型領域に広がる。空乏化されたｎ- 型領域３Ｎi 内で光
が吸収され生成したキャリアは印加電圧によって作られ
る電界により加速され、キャリア生成場所から近い方の
ｐ型領域へと走行し、コンタクト層を通って第２の電極
へと流れ込む。このときキャリアの光吸収層内の走行距
離は最大でｎ- 型領域３Ｎi の幅の１／２となり、本実
施例の場合０．７μｍであり走行時間の短縮が実現でき
る。また量子効率についてはこのｐ型領域とｎ- 型領域
のペアの数により、本実施例の場合３組であるため吸収
長は６μｍとなり、波長１．３μｍの光に於いて９０％
以上の量子高率が得られた。接合容量は光吸収層のｐ型
領域３Ｐi については上がコンタクト層のｐ型領域４Ｐ
i であり下は半絶縁性ＩｎＰ層（２Ｉi ) であり、一方
ｎ- 型領域３Ｎi とｐ型領域３Ｐi の界面のみとなる。
従って素子の接合容量はｐ型領域３Ｐi の断面積×ｐｎ
接合面数となり３０ｆＦ以下に低容量化することがで
き、４５ＧＨｚ以上の超高速応答を実現できる。また、
光結合領域の入射端面での光透過層の厚さを大きくして
あり、かつ屈折率導波機構を有しているので７０％以上
の結合効率が得られる。また量子効率は９０％以上にす
ることができる。
たとき、光結合領域１３に於いて、上下に設けられた第
１，第２のクラッド層９，１１により入射光は集束さ
れ、光電変換領域８の光吸収層３に入る。光吸収層３は
入射光の進行方向に対しｐ型領域３Ｐi と、ｎ- 型領域
３Ｎi が交互に配置された形状となっており、逆バイア
スをかけたとき空乏層は２つのＰ型領域で挟まれたｎ-
型領域に広がる。空乏化されたｎ- 型領域３Ｎi 内で光
が吸収され生成したキャリアは印加電圧によって作られ
る電界により加速され、キャリア生成場所から近い方の
ｐ型領域へと走行し、コンタクト層を通って第２の電極
へと流れ込む。このときキャリアの光吸収層内の走行距
離は最大でｎ- 型領域３Ｎi の幅の１／２となり、本実
施例の場合０．７μｍであり走行時間の短縮が実現でき
る。また量子効率についてはこのｐ型領域とｎ- 型領域
のペアの数により、本実施例の場合３組であるため吸収
長は６μｍとなり、波長１．３μｍの光に於いて９０％
以上の量子高率が得られた。接合容量は光吸収層のｐ型
領域３Ｐi については上がコンタクト層のｐ型領域４Ｐ
i であり下は半絶縁性ＩｎＰ層（２Ｉi ) であり、一方
ｎ- 型領域３Ｎi とｐ型領域３Ｐi の界面のみとなる。
従って素子の接合容量はｐ型領域３Ｐi の断面積×ｐｎ
接合面数となり３０ｆＦ以下に低容量化することがで
き、４５ＧＨｚ以上の超高速応答を実現できる。また、
光結合領域の入射端面での光透過層の厚さを大きくして
あり、かつ屈折率導波機構を有しているので７０％以上
の結合効率が得られる。また量子効率は９０％以上にす
ることができる。
【００１６】以上気相成長法によりエピタキシャルウエ
ハーを使用した例について説明したが液相成長法、ＣＶ
Ｄ法、ＭＯＣＶＤ法、ＡＬＥ法によるエピタキシャルウ
エハーを使用してもよいことは当業者にとって明らかで
あろう。
ハーを使用した例について説明したが液相成長法、ＣＶ
Ｄ法、ＭＯＣＶＤ法、ＡＬＥ法によるエピタキシャルウ
エハーを使用してもよいことは当業者にとって明らかで
あろう。
【００１７】また、以上の実施例においては、ＳｉＮx
膜５をストライプ状領域の上面に設けたが、その他の表
面及び入射端面に反射防止膜と表面保護を兼ねて設けて
もよく、そうすると入射端面による反射を低減させるこ
とにより量子効率をさらに３％程度向上させることがで
きる。
膜５をストライプ状領域の上面に設けたが、その他の表
面及び入射端面に反射防止膜と表面保護を兼ねて設けて
もよく、そうすると入射端面による反射を低減させるこ
とにより量子効率をさらに３％程度向上させることがで
きる。
【００１８】
【発明の効果】以上説明したように、本発明によれば光
結合領域の光入射端の面積を大きくして、光透過層の上
下にクラッド層を設けることにより入射光は集束され、
光電変換領域の光吸収層に入るので高い結合高率が得ら
れ、光吸収層は入射光の進行方向に対しｐ型領域とｎ-
型領域が交互に形成された状態となっているため、キャ
リアの最大走行距離はｎ- 型領域の幅の１／２となり、
走行時間を１／２に短縮ができ、また接合容量はｐ型領
域の断面積のｐｎ接合面数倍となり低容量化ができ、４
５ＧＨｚ以上の応答が可能である。
結合領域の光入射端の面積を大きくして、光透過層の上
下にクラッド層を設けることにより入射光は集束され、
光電変換領域の光吸収層に入るので高い結合高率が得ら
れ、光吸収層は入射光の進行方向に対しｐ型領域とｎ-
型領域が交互に形成された状態となっているため、キャ
リアの最大走行距離はｎ- 型領域の幅の１／２となり、
走行時間を１／２に短縮ができ、また接合容量はｐ型領
域の断面積のｐｎ接合面数倍となり低容量化ができ、４
５ＧＨｚ以上の応答が可能である。
【図１】本発明の一実施例を示す斜視図である。
【図２】一実施例の製造方法の説明のための斜視図であ
る。
る。
【図３】図２に対応する工程の次工程の説明のための斜
視図である。
視図である。
【図４】図３に対応する工程の次工程の説明のための斜
視図である。
視図である。
【図５】図４に対応する工程の次工程の説明のための斜
視図である。
視図である。
【図６】図５に対応する工程の次工程の説明のための斜
視図である。
視図である。
【図７】図６に対応する工程の次工程の説明のための斜
視図である。
視図である。
【図８】図７に対応する工程の次工程の説明のための斜
視図である。
視図である。
【図９】図８に対応する工程の次工程の説明のための斜
視図である。
視図である。
【図１０】従来例を示す斜視図である。
１ 半絶縁性ＩｎＰ基板 ２ バッファ層 ２Ｎ1 〜２Ｎ3 バッファ層のｎ型領域 ２Ｉ1 〜２Ｉ4 バッファ層の半絶縁性領域 ３ 光吸収層 ３Ｎ1 〜３Ｎ4 光吸収層のｎ- 型領域 ３Ｐ1 〜３Ｐ4 光吸収層のＰ型領域 ４ コントクト層 ４Ｐ1 〜４Ｐ4 コンタクト層のＰ型領域 ４Ｉ1 〜４Ｉ4 コンタクト層の半絶縁性領域 ５ ＳｉＮX 膜 ６−１〜６−４ 第２電極 ６ 第２電極のボンディングパッド ７−１〜７−３ 第１電極 ８ 光電変換領域 ９ 第１のクラッド層 １０ 光透過層 １１ 第２のクラッド層 １２ ｎ−ＩｎＰ埋め込み層 １３ 光結合領域 １４ ポリイミド １５ ホトレジスト膜 １６ ＳｉＯ2 膜 １７ ＳｉＯ2 膜 １８ ＳｉＯ2 膜 １９ ＳｉＯ2 膜 ２０ ストライプ状領域
Claims (3)
- 【請求項１】 半絶縁性半導体基板の表面を選択的に被
覆する第１のバンドギャップを有する半導体からなり半
絶縁性領域と第１導電型領域とが前記表面と平行な方向
に交互に配置されてなるバッファ層、前記バッファ層を
被覆しこれより小さな第２のバンドギャップを有する半
導体からなり前記バッファ層の半絶縁性領域と接触し第
１導電型領域とは接触しない第２導電型領域と前記バッ
ファ層の第１導電型領域と接触する第１導電型領域とか
らなる光吸収層、前記光吸収層より大きな第３のバンド
ギャップを有する半導体からなり前記光吸収層の第２導
電型領域と接触し第１導電型領域とは接触しない第２導
電型領域と前記光吸収層の第１導電型領域と接触する半
絶縁性領域とからなるコンタクト層、前記バッファ層の
第１導電型領域と接触する第１の電極および前記コンタ
クト層の第２導電型領域と接触する第２の電極を有する
光電変換領域と、 前記半絶縁性半導体基板の表面を選択的に被覆し前記バ
ッファ層の一端に連結して設けられ前記第２のバンドギ
ャップより大きな第４のバンドギャップを有する第１の
クラッド層、前記第１のクラッド層を被覆し前記第４の
バンドキャップより小さく前記第２のバンドギャップよ
りも大きな第５のバンドギャップを有し前記光吸収層の
一端に連結して設けられた光透過層および前記光透過層
を被覆しこれより大きな第６のバンドギャップを有し前
記コンタクト層の一端に連結して設けられた第２のクラ
ッド層を含み、前記光透過層の他端が前記光吸収層と連
結する一端より厚くなっている光結合領域とを有するこ
とを特徴とする半導体受光素子。 - 【請求項２】 第１のバンドギャップ、第３のバンドギ
ャップ、第４のバンドギャップおよび第６のバンドギャ
ップが同一である請求項１記載の半導体受光素子。 - 【請求項３】 半絶縁性半導体基板のバンドギャップが
第１のバンドギャッップを有している請求項１または２
記載の半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273334A JP2638445B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273334A JP2638445B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131055A JPH07131055A (ja) | 1995-05-19 |
| JP2638445B2 true JP2638445B2 (ja) | 1997-08-06 |
Family
ID=17526445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5273334A Expired - Fee Related JP2638445B2 (ja) | 1993-11-01 | 1993-11-01 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638445B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009015307A1 (de) * | 2009-03-27 | 2010-09-30 | Osram Opto Semiconductors Gmbh | Anordnung optoelektronischer Bauelemente |
-
1993
- 1993-11-01 JP JP5273334A patent/JP2638445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131055A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5910012A (en) | Waveguide type semiconductor photodetecting device method for fabricating | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US5521994A (en) | Semiconductor optical waveguide-integrated light-receiving device | |
| JP2748914B2 (ja) | 光検出用半導体装置 | |
| US6020620A (en) | Semiconductor light-receiving device with inclined multilayer structure | |
| US20070057299A1 (en) | Systems and methods having a metal-semiconductor-metal (msm) photodetector with buried oxide layer | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| JP2661341B2 (ja) | 半導体受光素子 | |
| JPH09283786A (ja) | 導波路型半導体受光素子とその製造方法 | |
| US7368750B2 (en) | Semiconductor light-receiving device | |
| JP2638445B2 (ja) | 半導体受光素子 | |
| WO2023062766A1 (ja) | 導波路型受光素子、導波路型受光素子アレイ及び導波路型受光素子の製造方法 | |
| JPH06268196A (ja) | 光集積装置 | |
| JP2865699B2 (ja) | 受光装置 | |
| JPH051629B2 (ja) | ||
| JP2970575B2 (ja) | 導波路型半導体受光素子 | |
| JP2962069B2 (ja) | 導波路構造半導体受光素子 | |
| JP3138199B2 (ja) | 半導体導波路型受光素子およびその製造方法 | |
| JP7468791B1 (ja) | 導波路型受光素子 | |
| EP0889529A1 (en) | Semiconductor light-receiving device and method of fabricating the same | |
| JP2004158763A (ja) | 半導体受光素子 | |
| JP2850985B2 (ja) | 半導体導波路型受光素子 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
| JP3223855B2 (ja) | 導波路型半導体受光素子およびその製造方法 | |
| JP2005086028A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970318 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |