JPH09283786A - 導波路型半導体受光素子とその製造方法 - Google Patents

導波路型半導体受光素子とその製造方法

Info

Publication number
JPH09283786A
JPH09283786A JP8097896A JP9789696A JPH09283786A JP H09283786 A JPH09283786 A JP H09283786A JP 8097896 A JP8097896 A JP 8097896A JP 9789696 A JP9789696 A JP 9789696A JP H09283786 A JPH09283786 A JP H09283786A
Authority
JP
Japan
Prior art keywords
layer
light absorption
conductivity type
semiconductor
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8097896A
Other languages
English (en)
Inventor
Kenshin Taguchi
剣申 田口
Takeshi Takeuchi
剛 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8097896A priority Critical patent/JPH09283786A/ja
Publication of JPH09283786A publication Critical patent/JPH09283786A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 成長接合と単純メサ構造の導波路型半導体受
光素子では、低暗電流特性、信頼性が劣化される。これ
を改善しようとしたメサ・プレーナ構造では作製歩留り
が低くなる。 【解決手段】 p導電型のInP基板1上に、p導電型
半導体層2、n導電型光吸収層3、n導電型キャップ層
4を積層し、これをストライプ状に形成してメサストラ
イプを形成する。また、光吸収層3とキャップ層4の側
壁をn型に反転した反転領域5を形成する。成長接合と
単純メサ構造を採用しながらも、低暗電流特性、信頼性
が改善され、かつ素子作製歩留りが改善される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信用に用いて
好適な導波路構造を有する半導体受光素子とその製造方
法に関する。
【0002】
【従来の技術】光ファイバ通信を構成する三大要素とし
て、光源、伝送媒体としての光ファイバ、光信号を検出
する光検出器が挙げられる。この内、半導体受光素子は
小型、軽量、高感度である利点を生かして光源の光モニ
タ用としてと共に、光信号の検出器用として用いられて
いる。このような半導体受光素子として、波長0.8μ
m帯域用の検出器を構成するために、Si材料を用いた
PIN型のフォトダイオード(PD)が開発されてい
る。あるいは、高電界を利用するために高いバイアス電
圧を必要とするが、素子内部に光電変換された信号を増
幅する作用を有する為にPDと比べさらに高感度が得ら
れるアバランシェ・フォトダイオード(APD)が開発
されている。また、光ファイバの伝送損失の低減に伴
い、いわゆる長波長帯用の受光素子としてGe材料を用
いたPDあるいはAPDも開発されている。しかしなが
ら、Ge材料は第1に光検出器として暗電流が大きい、
第2に光ファイバの極低損失波長である1.55μm光
に対して材料的に光電変換効率が極端に低下する、第3
にこの光電変換効率を改善するためには半導体空乏化領
域を広げる必要があるが、この時、高いバイアス電圧が
必要等の問題がある。
【0003】このGe材料に変わる半導体受光素子とし
てInP基板に格子整合するInGaAsP材料、特に
この系の最長波長端組成であるIn0.53Ga0.47As
(以下、InGaAsと略称)材料を光吸収層としたP
IN−PDあるいはAPDが研究開発されてきた。現
在、このInGaAs材料を用いたPIN−ADあるい
はAPDが、光通信の中心波長である1.3μmあるい
は1.55μm用の光検出器として用いられている。こ
れらの半導体受光素子は半導体主表面上に不純物種を拡
散等の手法により選択的に施してpn接合を形成するこ
とにより受光領域を設けている。この構造では、通常、
光は半導体主表面に垂直に入射する、いわゆるプレーナ
構造が多く、これは信頼性、生産歩留まり等の点から優
れた構造として広く採用されている。
【0004】また一方、最近においては、各種光デバイ
スを含む光通信に必要な要素技術も着実に進展してはい
るが、更に多量の情報を安価に伝達したいという需要も
飛躍的に増大しており、超高性能・高速受光素子を低価
格で提供できる技術対応が求められている。
【0005】超高速光通信に対応する受光素子と言う点
から、最近、上記した面入射型とは異なる導波路型が注
目されている。これは、光信号を効率よく高感度で検出
するためには高い光電変換効率が要求されるが、従来の
面入射型では高い光電変換効率を得るために比較的厚い
光吸収層を用いる必要がある。ところが、この厚さが最
終的には光生成キャリアの光吸収層内走行時間を規定す
ることになり、この走行時間制限で高速性能が律則さ
れ、超高速を実現するためには光電変換効率を犠牲にす
る必要があると言う問題点が顕在化してきた。
【0006】また、高速性能を律則する要因として走行
時間と共に、CR時定数即ち、容量の低減も重要とな
る。容量値はpn接合面積には付随した量であり、低容
量化には受光pn接合面積の狭小化が必須となるが、こ
れは被測定光との結合が容易でなくなることを意味して
おり、面入射型で走行時間で規定された遮断周波数20
GHz以上の高速応答を実現しても、実用上は効率よく
光信号を検出する上からは余り意味のある面入射型素子
が得られないものと考えられている。この速度と効率の
トレードオフ関係を解決する構造として、最近、入射光
を光吸収層と平行な方向から導入する導波路型構造が注
目されている。
【0007】従来の高効率で高速性能を狙った導波路型
半導体受光素子(導波路型PIN−PD)の模式断面図
を図5に示す。素子構造として、半絶縁性InP基板3
1上にn+ −InPバッファ層32、n+ −InGaA
sP中間屈折率層33、n-−InGaAs薄膜光吸収
層34、p+ −InGaAsP中間屈折率層35、p+
−InPクラッド層36、p+ −InGaAsコンタク
ト層37を有しており、これらをストライプ形状を残し
て結晶表面より上記n+ −InGaAsP中間屈折率層
33までエッチングし、p側電極としてAuZu膜38
及びTi/Pt/Au39,n側電極としてのAuGe
Ni膜40及びTi/Pu/Au膜39、及びポリイミ
ド保護膜41が形成されている。
【0008】ここで、n+ −InGaAsP中間屈折率
層33およびp+ −InGaAsP中間屈折率層35
は、光吸収層の層厚と平行な角度で入射した光に対して
層厚方向の導波モードを2次モードまで許容して、光フ
ァイバとの結合効率を高めるための中間屈折率の半導体
層である。n+ −InPバッファ層32及びp+ −In
Pクラッド層36はクラッド層として働く。さらに、n
+ −InGaAsP中間屈折率層33は伝導体不連続緩
和層として、p+ −InGaAsP中間屈折率層35は
価電子帯不連続緩和層として、n+ −InPバッファ層
32はn側のコンタクト層としての働きも兼ね備えてい
る。ここで、キャリア走行時間低減のため、動作時にこ
れらの高濃度層は空乏化させず、n- −InGaAs光
吸収層34のみを空乏化させて用いる。このような構成
の導波路型PIN−PDは面入射型PDと比べて、光吸
収層を薄くしても高効率を維持して超高速特性を実現で
きる構造として注目され、トータルでの光電変換効率を
50%程度に維持して遮断周波数100GHzを越える
研究成果も報告されている。
【0009】また、最近、導波路型構造ではあるが、光
吸収層厚を厚くして、光ファイバとの結合特性に優れた
導波路型PIN−PDが加入者用受光素子として着目さ
れている。これは、導波路型受光素子が、光源である半
導体レーザー等における光信号が層厚方向と平行な端面
出射である構造と同様の構成になっている点にある。こ
れにより、発光・受光素子を含んだ、光素子の駆動、信
号増幅回路等すべての構成部品を2次元的にレイアウト
することが可能となり、自動組立等を考えたとき有利に
なるものと考えられているためである。
【0010】加入者用に開発されている従来例を図6に
示す。ウエハ層構造としては、半絶縁性InP基板31
上にn+ −InPクラッド層32、厚膜n−InGaA
sP中間屈折率層42、厚膜n- −InGaAsP光吸
収層43、n- −InPクラッド層44を有する。ここ
でn−InGaAsP中間屈折率層42の組成はInP
とn- −InGaAsP光吸収層組成波長の中間波長値
に近い値をとる。この様なウエハの一部領域、すなわち
ストライプ形状をした受光領域としての用を成す領域
に、p型不純物の選択拡散等の技術により拡散の先端領
域がn- −InGaAsP光吸収層43に達するような
+ 拡散領域46が形成されており、このp+ 拡散領域
46を囲むようなストライプ形状を残して結晶表面より
n−InGaAsP中間屈折率層42まで取り除かれ、
p型電極としてのAuZu膜38及びTi/Pt/Au
膜39がp+ 拡散領域46上に、n型電極としてのAu
GeNi膜40及びTi/Pt/Au膜39がエッチン
グ除去されたn+ −InPクラッド層上にそれぞれ形成
されている。また、結晶成長された表面のp型電極領域
以外はSiNx膜等の絶縁膜45で覆われている。
【0011】この様な導波路型PIN−PDにおいて
は、光吸収層の組成により長波長端の波長感度領域は制
限されるが、光吸収層層厚を厚くすればするほど、非空
乏化領域が存在すると、この領域での光電変換後の光キ
ャリアが拡散電流として生じることにより応答劣化が生
じるため、光吸収層を完全空乏化するための動作電圧が
高くなるが、光ファイバとの縦方向の光結合は容易にな
る。また、この様な構造は、光の入射端面においては劈
開によりpn接合が端面にむき出され、あるいは、この
様なpn接合むき出し端面がSiNx等の絶縁膜で覆わ
れてはいるが、この領域以外のpn接合端は結晶表面に
ありメサ・プレーナ構造と見なすことが出来、成長接合
と比べて安定性、暗電流特性等で優れることが予想され
る。
【0012】
【発明が解決しようとする課題】しかしながら、これら
従来の導波路型PIN−PDでは、例えば、成長接合に
よりpn接合を作製した後、メサ行程により導波路化し
た素子ではpn接合が端面にむき出しになっている為、
暗電流が大きいという問題が、またこれに起因して信頼
性が劣る等の問題がある。また一方、これら成長接合の
問題点を回避する構造として所望の素子層構造作成後、
一部領域をストライプ状に選択的にpn接合を形成し、
これを覆うような形でメサ構造を作製したメサ・プレー
ナ構造等の構造も有るが、拡散の制御性、歩留まり、コ
スト低減等の点から必ずしも良い構造とは言い難い。
【0013】本発明の目的は、上記のような従来型の導
波路型PIN−PDとは異なり、構成、製造工程を工夫
することにより、低暗電流と言う光検出器の基本特性を
満足し、かつ高い信頼性を有する導波路型PIN−PD
を比較的簡単なプロセス工程により歩留まりよく製造す
ることが可能な導波路型半導体受光素子とその製造方法
を提供することである。
【0014】本発明の導波路型半導体受光素子は、第一
導電型あるいは半絶縁性半導体基板上に、少なくとも、
第一導電型半導体層、第二導電型あるいは高純度あるい
は高抵抗半導体光吸収層、第二導電型半導体キャップ層
を積層状態に有し、かつ少なくとも前記光吸収層とキャ
ップ層でメサストライプが構成され、かつこのメサスト
ライプにおける前記キャップ層及び光吸収層の側壁領域
には第一導電型に反転された反転領域を有することを特
徴とする。
【0015】また、本発明の好ましい形態の導波路型半
導体受光素子としては、第一導電型あるいは半絶縁性半
導体基板の一領域に、少なくとも、第一導電型半導体
層、第二導電型あるいは高純度あるいは高抵抗特性を有
する光吸収層、及び光吸収層を積層状態に有し、かつ前
記基板の隣接する領域にはこれらの層と途切れることな
く連続して形成された前記光吸収層のバンドギャップエ
ネルギより大きなバンドギャップエネルギを有する第一
導電型半導体層、光吸収層、第二導電型半導体キャップ
層を有し、少なくとも前記キャップ層及び光吸収層でメ
サストライプが形成され、かつこのメサストライプにお
ける前記光吸収層及びキャップ層の側壁領域には第一導
電型に反転された反転領域を有し、かつ前記隣接する領
域のメサストライプに光導入窓層を有することを特徴と
する。
【0016】ここで、光吸収層上部に位置するキャップ
層の不純物濃度NB (cm-3)がその構成半導体のバン
ドギャップエネルギをEg (単位eV)したとき、 NB <64/3 ×(Eg /1.1)2 ×1016 なる関係を満足するような不純物濃度として構成するこ
とが好ましい。
【0017】また、光吸収層の直上にキャップ層とは異
なる第二導電型半導体層を有し、かつこの第二導電型半
導体層の屈折率あるいはバンドギャップエネルギが前記
光吸収層とキャップ層の各々の値の中間値を有すること
が好ましい。この第二導電型半導体層は、第二導電型高
純度低不純物濃度あるいは高抵抗半導体層で構成され
る。この場合、第二導電型高純度低不純物濃度あるいは
高抵抗半導体層の厚みは、光吸収層の層厚以内であるこ
とが好ましい。
【0018】さらに、半導体基板と光吸収層の間に両半
導体層の中間バンドギャップエネルギを有するかあるい
は中間の屈折率を有する第一導電型半導体層を有するこ
とが好ましい。この場合、第一導電型半導体層の不純物
濃度を1×1018cm-3以下とすることが好ましい。
【0019】本発明における製造方法は、第一導電型あ
るいは半絶縁性半導体基板上に、第一導電型半導体層、
第二導電型あるいは高純度あるいは高抵抗半導体光吸収
層、第二導電型半導体キャップ層を順次積層する工程
と、少なくとも前記第二導電型半導体キャップ層、半導
体光吸収層をストライプ状に残してメサ・エッチングし
てメサストライプを形成する工程と、前記メサストライ
プにおける前記光吸収層及び第二導電型半導体キャップ
層の側壁領域に不純物を選択導入して第一導電型の反転
領域を形成する工程とを含むことを特徴とする。
【0020】また本発明の好ましい製造方法としては、
第一導電型あるいは半絶縁性半導体基板上に、第一導電
型半導体層、第一導電型中間層、第二導電型あるいは高
純度あるいは高抵抗半導体光吸収層、第二導電型中間
層、第二導電型半導体キャップ層を順次積層する工程
と、少なくとも前記第二導電型半導体キャップ層、第二
導電型中間層、半導体光吸収層、第一導電型中間層の一
部をストライプ状に残してメサ・エッチングしてメサス
トライプを形成する工程と、前記メサストライプにおけ
る前記第二導電型半導体キャップ層、第二導電型中間
層、及び光吸収層の側壁領域に不純物を選択導入して第
一導電型の反転領域を形成する工程とを含むことを特徴
とする。
【0021】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の第1実施形態による
導波路型半導体受光素子を示しており、同図(a)は斜
視外観概略図、同図(b)は図(a)のAA線に対応し
たメサストライプと直交する横断面概略図を示してい
る。この構造をその製造工程順に説明する。まず、(1
00)面を有するp+ −InP基板1上に、例えば有機
金属を原料として用いた気相成長(MOVPEと略称す
る)法により、p+ −InP層2を1μm程度形成した
後、n- −InGaAs光吸収層3を3μm厚形成し、
最後に、不純物濃度1×1017cm-3前後のn−InP
キャップ層4を約2μm厚に形成する。
【0022】次に、このウエハのn−InP表面全域
に、図示は省略するが、例えばSiO2 絶縁膜を熱CV
D等の装置を用いて0.2μm程度形成する。この絶縁
膜を、よく知られたフォトリソグラフィの技術を用い
て、ストライプ状(短冊状)の領域を残して選択的にエ
ッチングする。次に、残された短冊形状の絶縁膜をマス
クにして、例えば臭素とメチルアルコールの混合溶液に
よって、このウエハをエッチングする。エッチングの深
さは最低限p+ −InP層2に達している必要がある。
次に、このウエーハを、例えばMOCVD装置を用い
て、フォスフィン、ジエチル亜鉛を雰囲気ガスとして導
入した反応官中に15分程度放置することにより亜鉛を
絶縁膜で覆われた領域以外のメサ側壁を含む全ての領域
にわたり拡散させ、メサ側壁のn型領域をp型反転領域
5とする。
【0023】次に、前記絶縁膜を一旦除去した後、全域
に新たな絶縁膜、例えばプラズマCVD等の装置を用い
てSiNx絶縁膜6を形成する。この様にして作製した
ウエハをフォトリソグラフィ技術を用いてn−InPキ
ャップ層4の直上に位置する絶縁膜6の所定の一部を除
去した後、n側電極7を、基板側にはp側電極8を形成
し、壁開等の手段によって短冊状のメサ台地を2分割し
た後、壁開端面にSiNx等の反射防止絶縁膜9を導入
する光に対して最も反射率が低くなるような厚さで形成
することによって本実施形態の導波路型半導体受光素子
が形成される。
【0024】この構成においては、pn接合として、g
rown junctionを利用し且つメサ構造を形
成した後、メサ端面を選択的に導電型反転(拡散)する
ことにより導波路型素子を実現している点が特徴とされ
る。これにより、pn接合面としては、低暗電流、信頼
性の優れることが期待される従来の選択拡散併用による
メサプレーナ構造と等価な構造を簡便な導電型反転(具
体的には、制御性を必要としない拡散等の手段)により
形成でき、作製が簡便、容易で高信頼、高歩留まりな導
波路型PIN−PDが得られる。
【0025】また、光吸収層3の上部に位置するキャッ
プ層4の不純物濃度NB (cm-3)がその構成半導体の
バンドギャップエネルギをEg (単位eV)したとき、 NB <64/3 ×(Eg /1.1)2 ×1016 なる関係を満足するような不純物濃度とすることによ
り、通常素子の動作電圧としては5V程度が標準的であ
るが、素子としての降伏電圧をこの動作電圧の二倍以
上、即ち、10V以上とすることが可能となる。この式
は、例えばSze著のPhysics of Simiconductor Devic
es(1969 年,John Wiley & Sons,Inc )の114ページ
の経験則に基づいたものである。
【0026】さらに、通常の半導体の成長において、ア
ンドープあるいは高純度層を成長したときの導電型とし
てn型が一般的である点から、高純度を必要とする光吸
収層をn型とすることがより適当であること、あるい
は、化合物への不純物拡散としてはp型拡散は比較的容
易であるがn型拡散は比較的困難等の理由により、ここ
では第一導電型としてp型を用いた形態を示している。
【0027】次に、本発明の第2実施形態について図2
を用いて説明する。本実施形態は、素子作成用成長技術
としてMOVPEによる選択成長技術を用いると、極め
て都合良く所望の素子構造を得ることが出来る。図2
(a)は、その所望の選択成長を行うために必要なIn
P基板上に形成されたSiO2 マスク・パターンの形状
外観を、同図(b)には同図(a)のBB線に対応した
メサストライプに沿う方向のエピタキシャル成長層の断
面構造概略図を示す。ウエーハ作製方法に特徴があるの
で、この点について詳しく説明する。まず始めに、(1
00)面を有するp+ −InP基板1上全面に選択成長
用のマスクとなる、例えばSiO2 膜を0.2μm厚程
度熱CVD等の手段によって形成する。このSiO2
をフォトリソグラフィの技術を用いて、SiO2 膜が除
去された空隙長手方向が011方向となる様に、短冊形
状のSiO2 膜ペア10を残して不要な領域のSiO2
を除去する。この時、図2(a)のように、例えば、S
iO2 の幅として50μm幅で空隙15μmのSiO2
膜ペア10とする。
【0028】この様なSiO2 膜ペア10でパターニン
グされた基板を用いてMOVPEにより選択エピタキシ
ャル成長を行う。最初に、p+ −InP層2を1μm程
度成長後、不純物濃度8×1017cm-3のp−InGa
AsP四元層11を形成する。次にn- −InGaAs
光吸収層12を1μm形成した後、n- −InGaAs
P四元層13を1μm形成し、最後に不純物濃度約1×
1017cm-3のn−InPキャップ層4を形成する。こ
こまで述べてきた各層の層厚は、SiO2 膜ペア10で
挟まれた領域での厚さであり、多元混晶の格子整合条件
も同様にSiO2 膜ペア10で挟まれた領域で満足する
ように成長条件を決めてある。
【0029】この様にして選択MOVPE成長すると、
SiO2 膜ペア10で挟まれた領域とこの領域外、即ち
全面成長した領域での多元混晶の組成が変化するのが選
択MOVPEの特徴である。その組成変化の特徴は、マ
スクに挟まれた領域での成長が、マスク上に運ばれた成
長用原料がマスク上に堆積することなく拡散現象によっ
て運ばれてくる成長原料の影響を受け、SiO2 膜ペア
10で挟まれた領域での成長速度、即ち成長厚が増大す
ることである。また、InGaAs(P)の様な多元混
晶の成長を考えたとき、In,Ga,As,(P)各原
料のマスク上からの拡散としてはInの拡散が最も強調
され、Inの成長層中への取り込みがSiO2 膜ペア1
0のマスク幅に依存して顕在化する特徴も有する。この
結果、多元成長層として、SiO2 マスクで挟まれた領
域でのバンドギャップエネルギが全面成長領域と比べて
小さくなり、格子定数が大きくなる特徴を持つ。
【0030】この様なウエハを用いて、例えば、上記選
択成長された15μm幅の中心領域を用いて、ストライ
プ幅10μmのメサ形状を上記SiO2 膜ペア10に挟
まれた領域とそれ以外の領域を含んでストライプ状に形
成する。そして、このメセストライプに対して第1実施
形態と同様の工程により、光吸収層とキャップ層の側壁
領域をp導電型に反転したp型反転領域を形成すること
により、第1実施形態と同様の導波路形態を持つ導波路
型受光素子が得られる。そして、この時の受光端面とし
ては、図2(b)に鎖線で示すように、上記多元混晶の
バンドギャップの大きなSiO2 膜ペア10の無い領域
に対応した領域を用いている。これにより、若干構造は
複雑になるが、暗電流の低減、信頼性をより完璧なもの
とすることが可能となる。
【0031】また、この実施形態では、選択成長を用い
ているために、格子整合条件を全成長領域で満足するこ
とは出来ないため、高品質な厚膜InGaAs光吸収層
12混晶を得ることは容易でない。そのため、中間屈折
率層InGaAsP層11,13を用いることにより、
比較的薄い光吸収層を用いてはいるが光ファイバとの結
合効率を低下させないことが可能となる。また、バンド
ギャップエネルギの大きな光の窓層領域下にもGrow
n junctionを含むための接合面積の増大によ
る容量増大を生じており、これを抑制する役割を高純度
- −InGaAsP層13が果たしている。
【0032】ここで、光吸収層12とキャップ層4の中
間にこれらの中間の屈折率あるいは中間のバンドギャッ
プエネルギを持つn導電型中間層13を挿入することに
より、横方向(ストライプ方向)より導入される光に対
して光を光吸収層に閉じこめる、あるいは導波を強める
ことが可能となる。また光吸収層を薄くした高速性が要
求されるときにより有効であるが層厚方向に導波モード
を高次モードまで許容することにより光ファイバとの接
合効率を高めることが可能となる。
【0033】さらに、中間層13を高純度低不純物濃度
あるいは高抵抗半導体層として形成することで、光吸収
層に隣接して、逆バイアス印加により空乏化する層を設
けたことになり、これによりpn接合面積を一定下(大
面積を必要とする場合)での低容量化を促進して、CR
時定数制限による高速性能律則要因を回避することが可
能となる。この場合、中間層13の厚みを光吸収層12
の層厚以内とすることで、低容量化のための新たな半導
体層での空乏化は、また走行時間制限を受けることにな
るので、CR時定数制限と、これと拮抗する程度の走行
時間制限を規定することになる。
【0034】一方、半導体基板1と光吸収層12との間
に、これらの中間の屈折率あるいは中間のバンドギャッ
プエネルギを持つp導電型中間層11を挿入することに
より、前記した中間層13の場合と同様の効果が得られ
る。また、メサエッチング後においてもこの中間層11
が残されることにより、横方向での光導波を強め、かつ
基板として半絶縁性基板を使用した場合にはコンタクト
層としての役割を果たすことが可能となる。さらに、こ
の中間層11の不純物濃度を1×1018cm-3以下とす
ることで、中間層11での高濃度添加による光吸収層側へ
の不純物の固層拡散を防止し、あるいは(p型であると
きに特に顕著であるが)入射光のフリーキャリア吸収に
よる損失を抑制することができる。また、この中間層1
1を低濃度化することにより逆バイアス印加時に空乏化
を促進して低容量化を促進することが可能となる。
【0035】次に、本発明の第3実施形態について図3
を用いて説明する。本実施形態においても選択MOVP
E技術を用いて、バンドギャップの大きな窓構造を有す
る導波路型PIN−PDを構成する点は第2実施形態と
共通するが、本実施形態では光吸収層として薄膜多重量
子井戸構造を採用しており、この薄膜光吸収層への光結
合の難しさをバンドギャップの大きな窓構造をテーパ形
状導波路として用いることにより光結合を容易ならしめ
ている。すなわち、図3(a)は選択成長に用いるマス
クの形状を表す模式図であり、同図(b)は図(a)の
CC線に沿う断面層構造の概略図である。本実施形態例
では第2実施形態とは異なる形状のSiO2 膜ペア14
を用いている。その特徴は、SiO2 膜ペア14の一端
部をテーパ状とすることで、これらに挟まれた選択成長
領域の一端がラッパ状にに拡大していることにある。こ
の様なマスクを使うことにより、同図(b)に示すよう
な成長が可能となる。
【0036】すなわち、成長層として、まず始めに、
(100)面を有するp+ −InP基板1上に同図
(a)の様な形状のSiO 2膜ペア14を有するウエハ
を用いてp+ −InP層2を1μm程度成長する。これ
に引き続いてn- −InP/InGaAs多重量子井戸
構造の光吸収層15を0.25μm厚形成する。ここで
の多重量子井戸構造としては、井戸層としてのInGa
Asは均一幅なSiO2 膜ペアで挟まれた領域で格子整
合条件を満足しつつ層厚として20nmを障壁層として
のInP層も同様の位置に置いて30nm厚を有してお
り、この5周期構造によって光吸収領域が構成されてい
る。次に、n- −InP中間層16を0.2μm形成の
後、最後に、不純物濃度1×1017cm-3のn−InP
キャップ層4を1μm形成することにより所望のウエハ
を作製する。
【0037】このようなSiO2 膜ペア14をマスクと
して用いることにより、同図(b)の点BからAにわた
りバンドギャップエネルギが徐々に大きく、且つ層厚が
徐々に薄くなる窓構造を作製することが出来る。このよ
うにして作製したウエハのSiO2 膜ペア14により挟
まれた中心領域を用いて光の導入方向に向かってラッパ
形状を付加したストライプ形状のメサ台地をエッチング
により形成した後、二点鎖線で示す点Aの付近を劈開、
切断し、窓構造とする。これ以降の工程として、第1実
施形態と同様に、メサにおける光吸収層とキャップ層の
側壁領域をp型に反転させる工程を経ることにより所望
の導波路型PIN−PDを得ることが出来る。
【0038】本実施形態においては、光吸収層にとって
は窓構造となっているラッパ状薄膜多重量子井戸構造が
光吸収層から光の入射端面へ向かってテーパ状に薄膜化
しており、且つ光入射端面での最も薄いのを利用して入
射光との弱い結合を利用して実効的な結合効率の高い導
波路付きPIN−PDを得ることが出来る。また、中間
層16を設けることで、第2実施形態と同様の効果を得
ることが可能となる。
【0039】次に、本発明の第4実施形態について図4
を用いて詳細に説明する。図4(a)は素子の上面概略
図であり、同図(b),(c)は同図(a)におけるD
D線、EE線での概略横断面をそれぞれ示す。まず、
(100)面を有する半絶縁性(SIと呼ぶ)InP基
板17上全面に、例えば、分子線エピタキシャル成長装
置によりベリリウムをp型不純物として用いて、不純物
濃度1×1018cm-3、厚さ0.5μmのp+ −InP
層18を成長し、続けて同様にベリリウムをp型不純物
として用いて、不純物濃度8×1017cm-3厚さ1μm
で波長組成1.3μmのp−InGaAsP層19を成
長する。次に、連続してn- −InGaAs光吸収層2
0を0.3μmに成長後、不純物濃度1×1017cm-3
で波長組成1.3μmのn−InGaAsP層21を
1.5μm成長し、最後に不純物濃度1×1017cm-3
で厚さ1μmのn−InPキャップ層4を成長する。
【0040】この様にして作製したウエハを用いて、例
えば、ドライエッチング技術を用いて幅2μmで長さ2
0μmのメサ台地を形成する。この時、図1でも説明し
たようにエッチングのマスクとしてはSiO2 あるいは
SiNx等の絶縁膜及びレジスト膜が使用でき、この時
のエッチング深さを受光素子部ではp−InGaAsP
層19中までエッチングした後、エッチング側壁を拡散
等の手法によりp型反転させてp型反転領域5を形成す
ることにより受光領域を形成する。また一方、p型反転
後、n電極取り出し部はSI−InP基板17まで達す
るように、受光領域外にエッチングを追加することによ
り同図(c)の構造を得る。この様なウエハに絶縁膜6
を形成後、n型電極7、p型電極8を作製し、メサ領域
を劈開後、劈開端面を絶縁膜等で無反射コーティングす
ることにより本実施形態の導電型半導体受光素子が得ら
れる。
【0041】この実施形態においても、前記第1実施形
態と同様の効果が得られ、かつ中間層19,21を有す
ることで第2実施形態、第3実施形態と同様な効果を得
ることが可能となる。また、基板として半絶縁性InP
基板を用いており、これに接するp+ −Inp層18の
不純物種としてベリリウムを用いているので、通常In
P基板を半絶縁性にするために鉄を添加するが、この
時、成長層のp型不純物として亜鉛を用いると、成長
時、亜鉛と鉄が相互に固相拡散することが報告されてお
り、これにより接合の位置が移動することが懸念され
る。しかしながら、結合安定性に優れたベリリウムを用
いることで、このような相互拡散を抑制することがで
き、pn接合の位置を制御することが可能となる。
【0042】
【発明の効果】以上説明したように本発明は、新たな新
技術を導入することなく従来の比較的簡単な技術を組み
合わせることにより、受光素子として基本性能である暗
電流の低い信頼性に優れた導波路型半導体受光素子を得
ることができ、しかもこれを高い歩留まりで作製するこ
とが可能となる。具体的には、従来のgrown ju
nctionメサ構造の導波路型PIN−PDにおい
て、5Vバイアス時の暗電流が100nA程度であった
ものが、ほぼ同一のディメンジョンで作製した本発明の
実施形態においては数nA程度と、少なくとも十分の一
以下に低減できた。これは、本発明の単純なメサ側壁拡
散(導電型反転)という手段により、従来の複雑な選択
拡散技術を必要としたメサ・プレーナと同様の効果が得
られていることを示しており、単純な工程で有るが故
に、高い歩留まりで作製可能となったものと言える。素
子信頼性も、例えば、200℃−7Vバイアス、これは
通常の使用条件よりかなり厳しい条件下であるが、10
00時間経過後も暗電流等受光素子としての基本性能の
劣化は見られていない。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の模式的な斜視図とそ
のAA線に沿う断面図である。
【図2】本発明の第2の実施形態を示し、その製造工程
の模式的な斜視図と、そのBB線に沿うウェハの断面図
である。
【図3】本発明の第3の実施形態を示し、その製造工程
の平面図と、そのCC線に沿うウェハの断面図である。
【図4】本発明の第4の実施形態の平面図と、DD線、
EE線に沿う断面図である。
【図5】従来の導波路型半導体受光素子の一例の断面図
である。
【図6】従来の導波路型半導体受光素子の他の例の断面
図である。
【符号の説明】
1 p+ −InP基板 2 p+ −InP層 3 n- −InGaAsP光吸収層 4 n−InPキャップ層 5 p型反転領域 6 絶縁膜 7 n電極 8 p電極 9 反射防止膜 10 SiO2 膜ペア 11 p−InGaAsP層 12 n- −InGaAs光吸収層 13 n- −InGaAsP層 14 SiO2 膜ペア 15 n- −多重量子井戸構造光吸収層 16 n- −InP層 17 半絶縁性InP基板 18 p+ −InP層 19 p−InGaAsP層 20 n- −InGaAs光吸収層 21 n−InGaAsP層

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第一導電型あるいは半絶縁性半導体基板
    上に、少なくとも、第一導電型半導体層、第二導電型あ
    るいは高純度あるいは高抵抗半導体光吸収層、第二導電
    型半導体キャップ層を積層状態に有し、かつ少なくとも
    前記光吸収層とキャップ層でメサストライプが構成さ
    れ、かつこのメサストライプにおける前記キャップ層及
    び光吸収層の側壁領域には第一導電型に反転された反転
    領域を有することを特徴とする導波路型半導体受光素
    子。
  2. 【請求項2】 第一導電型あるいは半絶縁性半導体基板
    の一領域に、少なくとも、第一導電型半導体層、第二導
    電型あるいは高純度あるいは高抵抗特性を有する光吸収
    層、及び光吸収層を積層状態に有し、かつ前記基板の隣
    接する領域にはこれらの層と途切れることなく連続して
    形成された前記光吸収層のバンドギャップエネルギより
    大きなバンドギャップエネルギを有する第一導電型半導
    体層、光吸収層、第二導電型半導体キャップ層を有し、
    少なくとも前記キャップ層及び光吸収層でメサストライ
    プが形成され、かつこのメサストライプにおける前記光
    吸収層及びキャップ層の側壁領域には第一導電型に反転
    された反転領域を有し、かつ前記隣接する領域のメサス
    トライプに光導入窓層を有することを特徴とする導波路
    型半導体受光素子。
  3. 【請求項3】 光吸収層上部に位置するキャップ層の不
    純物濃度NB (cm-3)がその構成半導体のバンドギャ
    ップエネルギをEg (単位eV)したとき、 NB <64/3 ×(Eg /1.1)2 ×1016 なる関係を満足するような不純物濃度である請求項1ま
    たは2の導波路型半導体受光素子。
  4. 【請求項4】 光吸収層の直上にキャップ層とは異なる
    第二導電型半導体層を有し、かつこの第二導電型半導体
    層の屈折率あるいはバンドギャップエネルギが前記光吸
    収層とキャップ層の各々の値の中間値を有する請求項1
    ないし3のいずれかの導波路型半導体受光素子。
  5. 【請求項5】 光吸収層とキャップ層との間で、かつ光
    吸収層の直上に第二導電型高純度低不純物濃度あるいは
    高抵抗半導体層を有する請求項1ないし4のいずれかの
    導波路型半導体受光素子。
  6. 【請求項6】 光吸収層直上に位置する第二導電型高純
    度低不純物濃度あるいは高抵抗半導体層の厚みが、光吸
    収層の層厚以内である請求項5の導波路型半導体受光素
    子。
  7. 【請求項7】 半導体基板と光吸収層の間に両半導体層
    の中間バンドギャップエネルギを有するかあるいは中間
    の屈折率を有する第一導電型半導体層を有する請求項1
    ないし6のいずれかの導波路型半導体受光素子。
  8. 【請求項8】 第一導電型半導体層の不純物濃度を1×
    1018cm-3以下とした請求項7の導波路型半導体受光
    素子。
  9. 【請求項9】 第一導電型あるいは半絶縁性半導体基板
    上に、第一導電型半導体層、第二導電型あるいは高純度
    あるいは高抵抗半導体光吸収層、第二導電型半導体キャ
    ップ層を順次積層する工程と、少なくとも前記第二導電
    型半導体キャップ層、半導体光吸収層をストライプ状に
    残してメサ・エッチングしてメサストライプを形成する
    工程と、前記メサストライプにおける前記光吸収層及び
    第二導電型半導体キャップ層の側壁領域に不純物を選択
    導入して第一導電型の反転領域を形成する工程とを含む
    ことを特徴とする導波路型半導体受光素子の製造方法。
  10. 【請求項10】 第一導電型あるいは半絶縁性半導体基
    板上に、第一導電型半導体層、第一導電型中間層、第二
    導電型あるいは高純度あるいは高抵抗半導体光吸収層、
    第二導電型中間層、第二導電型半導体キャップ層を順次
    積層する工程と、少なくとも前記第二導電型半導体キャ
    ップ層、第二導電型中間層、半導体光吸収層、第一導電
    型中間層の一部をストライプ状に残してメサ・エッチン
    グしてメサストライプを形成する工程と、前記メサスト
    ライプにおける前記第二導電型半導体キャップ層、第二
    導電型中間層、及び光吸収層の側壁領域に不純物を選択
    導入して第一導電型の反転領域を形成する工程とを含む
    ことを特徴とする導波路型半導体受光素子の製造方法。
JP8097896A 1996-04-19 1996-04-19 導波路型半導体受光素子とその製造方法 Pending JPH09283786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8097896A JPH09283786A (ja) 1996-04-19 1996-04-19 導波路型半導体受光素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8097896A JPH09283786A (ja) 1996-04-19 1996-04-19 導波路型半導体受光素子とその製造方法

Publications (1)

Publication Number Publication Date
JPH09283786A true JPH09283786A (ja) 1997-10-31

Family

ID=14204518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8097896A Pending JPH09283786A (ja) 1996-04-19 1996-04-19 導波路型半導体受光素子とその製造方法

Country Status (1)

Country Link
JP (1) JPH09283786A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307242B1 (en) 1998-02-19 2001-10-23 Nec Corporation Semiconductor photo-detector with square-shaped optical wave-guide
JP2004146408A (ja) * 2002-10-21 2004-05-20 Mitsubishi Electric Corp 導波路型フォトダイオードおよびその製造方法
JP2005072273A (ja) * 2003-08-25 2005-03-17 Mitsubishi Electric Corp 導波路型受光素子
JP2008153547A (ja) * 2006-12-19 2008-07-03 Mitsubishi Electric Corp 埋込導波路型受光素子
WO2011089949A1 (ja) * 2010-01-25 2011-07-28 アイアールスペック株式会社 化合物半導体受光素子アレイ
JP2012114464A (ja) * 2008-02-01 2012-06-14 Sumitomo Electric Ind Ltd エピタキシャルウエハおよびその製造方法
JP2013093385A (ja) * 2011-10-24 2013-05-16 Sumitomo Electric Ind Ltd 受光素子、およびその製造方法
US9553224B2 (en) 2012-09-18 2017-01-24 Fujitsu Limited Semiconductor photodetector element and method
JP2021141111A (ja) * 2020-03-02 2021-09-16 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP2021141112A (ja) * 2020-03-02 2021-09-16 住友電工デバイス・イノベーション株式会社 半導体受光素子
WO2022118643A1 (ja) * 2020-12-04 2022-06-09 浜松ホトニクス株式会社 半導体受光素子

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307242B1 (en) 1998-02-19 2001-10-23 Nec Corporation Semiconductor photo-detector with square-shaped optical wave-guide
JP2004146408A (ja) * 2002-10-21 2004-05-20 Mitsubishi Electric Corp 導波路型フォトダイオードおよびその製造方法
JP2005072273A (ja) * 2003-08-25 2005-03-17 Mitsubishi Electric Corp 導波路型受光素子
JP2008153547A (ja) * 2006-12-19 2008-07-03 Mitsubishi Electric Corp 埋込導波路型受光素子
JP2014135523A (ja) * 2008-02-01 2014-07-24 Sumitomo Electric Ind Ltd エピタキシャルウエハおよびその製造方法
JP2012114464A (ja) * 2008-02-01 2012-06-14 Sumitomo Electric Ind Ltd エピタキシャルウエハおよびその製造方法
US8729527B2 (en) 2008-02-01 2014-05-20 Sumitomo Electric Industries, Ltd. Light-receiving element, light-receiving element array, method for manufacturing light-receiving element and method for manufacturing light-receiving element array
US8610170B2 (en) 2010-01-25 2013-12-17 Irspec Corporation Compound semiconductor light-receiving element array
WO2011089949A1 (ja) * 2010-01-25 2011-07-28 アイアールスペック株式会社 化合物半導体受光素子アレイ
JP2013093385A (ja) * 2011-10-24 2013-05-16 Sumitomo Electric Ind Ltd 受光素子、およびその製造方法
US9553224B2 (en) 2012-09-18 2017-01-24 Fujitsu Limited Semiconductor photodetector element and method
JP2021141111A (ja) * 2020-03-02 2021-09-16 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
JP2021141112A (ja) * 2020-03-02 2021-09-16 住友電工デバイス・イノベーション株式会社 半導体受光素子
WO2022118643A1 (ja) * 2020-12-04 2022-06-09 浜松ホトニクス株式会社 半導体受光素子

Similar Documents

Publication Publication Date Title
CA2081898C (en) Optoelectronic device
US5521994A (en) Semiconductor optical waveguide-integrated light-receiving device
JP2748914B2 (ja) 光検出用半導体装置
WO2006123410A1 (ja) アバランシェフォトダイオード
JPH09153638A (ja) 導波路型半導体受光装置およびその製造方法
CN110931575B (zh) 与dbr包层及反射镜单片集成的波导光探测器
JPH022691A (ja) 半導体受光素子
KR980012624A (ko) 반도체소자 및 반도체소자의 제조방법
JP3828982B2 (ja) 半導体受光素子
JPH09283786A (ja) 導波路型半導体受光素子とその製造方法
JP2002131568A (ja) 光検出器アセンブリ
JP3675223B2 (ja) アバランシェフォトダイオードとその製造方法
CA1261451A (en) Silicon germanium photodetector
US7031587B2 (en) Waveguide type photoreceptor device with particular thickness ratio
WO2021124441A1 (ja) 受光デバイス
JPH06268196A (ja) 光集積装置
JP3111982B2 (ja) 導波路型半導体光素子
US5991473A (en) Waveguide type semiconductor photodetector
JP2962069B2 (ja) 導波路構造半導体受光素子
JPH09223805A (ja) 半導体導波路型受光器
JP3138199B2 (ja) 半導体導波路型受光素子およびその製造方法
JP7435786B2 (ja) 受光器
JPH0272679A (ja) 光導波路付き半導体受光素子
JP4284781B2 (ja) Msm型フォトダイオード
JPH06204549A (ja) 導波路型受光素子並びにその製造方法及びその駆動方法