JP2007027463A - 半導体受光素子 - Google Patents
半導体受光素子 Download PDFInfo
- Publication number
- JP2007027463A JP2007027463A JP2005208296A JP2005208296A JP2007027463A JP 2007027463 A JP2007027463 A JP 2007027463A JP 2005208296 A JP2005208296 A JP 2005208296A JP 2005208296 A JP2005208296 A JP 2005208296A JP 2007027463 A JP2007027463 A JP 2007027463A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- inclined surface
- light receiving
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】素子容量が小さく、従来に比べてより一層の高速化が可能な半導体受光素子及びその製造方法を提供することである。
【解決手段】上面が(100)面のInP基板51を用意し、このInP基板51の上にクラッド層52、光導波路層53及びクラッド層54からなる光導波路を形成する。その後、クラッド層52、光導波路層53及びクラッド層54を異方性エッチングして傾斜面を形成する。次に、有機金属気相成長法により、傾斜面上にn−InP層56及び光吸収層57を順次形成した後、同時ドーピング法により、傾斜面上のみにZnが優先的に導入されたp−InP層58aを形成し、同時に平坦面上にSiが優先的に導入されたn−InP層58bを形成する。
【選択図】図5
【解決手段】上面が(100)面のInP基板51を用意し、このInP基板51の上にクラッド層52、光導波路層53及びクラッド層54からなる光導波路を形成する。その後、クラッド層52、光導波路層53及びクラッド層54を異方性エッチングして傾斜面を形成する。次に、有機金属気相成長法により、傾斜面上にn−InP層56及び光吸収層57を順次形成した後、同時ドーピング法により、傾斜面上のみにZnが優先的に導入されたp−InP層58aを形成し、同時に平坦面上にSiが優先的に導入されたn−InP層58bを形成する。
【選択図】図5
Description
本発明は、光信号を電気信号に変換する半導体受光素子に関し、特に受光部と光導波路とを同一基板上に集積したモノリシック構造の半導体受光素子に関する。
近年のインターネットの普及に伴って、高速大容量光通信の要求がより一層高まっている。現在、光通信システムの受信機として、低消費電力化の観点からRZ−DPSK(return-to-zero differential phase-shift-keying)方式の受信機が注目されている。RZ−DPSK方式の受信機では、前後の信号の位相を干渉させるために、光カプラー及び光遅延回路等の光回路が必要となる。
現在、例えば図1に示すように、受光部11と光導波路を含む光回路12とを個別に製造し、それらを光結合した受信機が使用されている。しかしながら、そのような構造の受信機では装置のサイズが大きくなるという欠点がある。このような欠点を解消するために、受光部と光導波路を含む光回路とを1つの半導体基板上にモノリシック集積化することが提案されている。
この場合、RZ−DPSK方式の受信機では、受光部及び光回路に偏波無依存性が要求される。偏波無依存の光導波路としてdiluted MQW(multiquantum-well )光導波路がある。このdiluted MQW光導波路で光演算された光を偏波無依存のままの状態で受光部に入力し、電気信号に変換することが望まれる。そのためには、偏波依存性が少ない光導波路と受光部とを集積化することが必要である。
一方、光加入者用受光素子として、基板に傾斜面を形成し、その傾斜面上に受光部(PINフォトダイオード)を配置した半導体受光素子が提案されている。この種の半導体受光素子では、受光部と光導波路とを同一平面上に配置することが可能であるため、半導体受光素子の小型化が容易であるという利点がある。
図2は、特許文献1(特開昭63−14470号公報)に記載された従来の半導体受光素子を示す断面図である。この特許文献1では、InP基板21上にInGaAsP光導波路層22を形成した後、傾斜面を形成する。次に、全面にn−InPクラッド層23、InGaAs光吸収層24及びn−InPクラッド層25を順番に形成した後、n−InPクラッド層25にp型不純物を導入し、そのp型不純物を拡散させてp型不純物領域26を形成する。次いで、p型不純物領域26に接続するp電極27aと、n−InPクラッド層23に接続するn電極27bとを形成する。
図3は特許文献2(特開2003−152216号公報)に記載された従来の半導体受光素子を示す断面図である。この特許文献2では、上面が(100)面の半絶縁性InP基板31をウェットエッチングして傾斜面((211)A面)を形成した後、有機金属気相成長(MOVPE)法によりn−InGaAsPクラッド層32、i−InGaAs光吸収層33、p−InPクラッド層34及びp+ −InGaAsコンタクト層35を順番に形成する。その後、フォトリソグラフィ法により、これらのn−InGaAsPクラッド層32、i−InGaAs光吸収層33、p−InPクラッド層34及びp+ −InGaAsコンタクト層35をそれぞれ所定の形状にパターニングする。次いで、n−InGaAsPクラッド層32に接続するn電極37aと、p+ −InGaAsコンタクト層25に接続するp電極37bとを形成する。
図2,図3に示す構造では、受光部と電子デバイスとを同一基板上に形成することが可能であり、小型の半導体受光素子を比較的容易に製造することができる。
特開昭63−14470号公報
特開2003−152216号公報
特開平7−202315号公報
R. Bhat et al., "Orientation dependence of S,Zn,Si,Te, and Sn doping in OMCVD growth of InP and GaAs ", Journal of Crystal Growth 107(1991)772-778 North-Holland
ブロードバンド通信の普及に伴い、次世代の高速大容量光通信システムに使用するために40GHz以上の高速伝送が可能な受光素子が要求されている。このような受光素子を実現するためには、光吸収層の厚さを薄くしてキャリア走行時間を短縮するとともに、素子容量を小さくすることが重要である。しかしながら、図2,図3に示す構造の半導体受光素子では、40GHz以上の高速伝送に対応することが困難である。
図2に示す特許文献1の半導体受光素子では、InP基板21の傾斜面上にn−InPクラッド層23、InGaAs光吸収層24及びn−InPクラッド層25を形成した後、n−InPクラッド層25にp型不純物をイオン注入し、その不純物を拡散させてp型不純物領域26を形成している。このような製造プロセスではp型不純物領域26を微細化することが困難であり、素子容量が大きくなってしまう。
図3に示す特許文献2の半導体受光素子では、半絶縁性InP基板31の上に、n−InGaAsPクラッド層32、i−InGaAs光吸収層33及びp−InPクラッド層34をそれぞれ結晶成長法(気相成長法)により形成している。このため、受光領域を小さくすることができて、図2に示す半導体受光素子よりも高速化が容易である。しかしながら、この半導体受光素子では、傾斜面の上側及び下側の平坦面にもn−InGaAsPクラッド層32、i−InGaAs光吸収層33及びp−InPクラッド層34がそれぞれ形成されており、この部分で容量が構成される。この容量のために、より一層の高速化が阻害されている。
なお、特許文献2には、図4に示すように、平坦面の上のn−InGaAsPクラッド層32、i−InGaAs光吸収層33及びp−InPクラッド層34をエッチングして素子容量を低減することにより、より一層の高速化が可能であることが記載されている。しかし、この受光素子を形成するためには、傾斜面のコンタクト層35の上にフォトレジスト膜を形成し、そのフォトレジスト膜をマスクとして平坦面の上のn−InGaAsPクラッド層32、i−InGaAs光吸収層33及びp−InPクラッド層34をエッチングする必要がある。このフォトリソグラフィ工程では、歩留まりを考慮すると少なくとも片側2μm程度のマージンが必要である。このため、素子を微細化した場合に、図4のように平坦面の上のn−InGaAsPクラッド層32、i−InGaAs光吸収層33及びp−InPクラッド層34を完全に除去することは極めて困難である。
以上から、本発明の目的は、素子容量が小さく、従来に比べてより一層の高速化が可能な半導体受光素子及びその製造方法を提供することである。
上記した課題は、半導体基板と、前記半導体基板の上に形成され、前記半導体基板の上面に対し傾斜した傾斜面を有する光導波路と、前記光導波路の前記傾斜面上に形成された受光部とを具備する半導体受光素子において、前記受光部が、前記傾斜面上に形成され、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上に延在する第1の一導電型半導体層と、前記第1の一導電型半導体層上に形成された光吸収層と、前記傾斜面の上の前記光吸収層の上のみに形成された逆導電型半導体層と、前記平坦面の上の前記光吸収層の上のみに形成され、前記逆導電型半導体層に連結した第2の一導電型半導体層とにより構成されていることを特徴とする半導体受光素子により解決する。
上記した課題は、半導体基板と、前記半導体基板の上に形成され、前記半導体基板の上面に対し傾斜した傾斜面を有する光導波路と、前記光導波路の前記傾斜面上に形成された受光部とを具備する半導体受光素子において、前記受光部が、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上のみに形成された第1の一導電型半導体層と、前記傾斜面の上のみに形成されて前記第1の一導電型半導体層に連結した逆導電型半導体層と、前記第1の一導電型半導体層及び前記逆導電型半導体層の上に形成された光吸収層と、前記光吸収層の上に形成された第2の一導電型半導体層とにより構成されていることを特徴とする半導体受光素子により解決する。
上記した課題は、半導体基板上に光導波路を形成する工程と、前記光導波路を異方性エッチングして前記半導体基板の上面に対し傾斜した傾斜面を形成する工程と、前記傾斜面を形成した後、前記半導体基板の上側全面に第1の一導電型半導体層を形成する工程と、前記第1の一導電型半導体層の上に光吸収層を形成する工程と、同時ドーピング法により、前記傾斜面の前記第1の一導電型半導体層の上のみに逆導電型半導体層を形成するとともに、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の前記第1の一導電型半導体層の上に第2の一導電型半導体層を形成する工程とを有することを特徴とする半導体受光素子の製造方法により解決する。
上記した課題は、半導体基板上に光導波路を形成する工程と、前記光導波路を異方性エッチングして前記半導体基板の上面に対し傾斜した傾斜面を形成する工程と、前記傾斜面を形成した後、同時ドーピング法により、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上に第1の一導電型半導体層を形成するとともに、前記傾斜面の上のみに逆導電型半導体層を形成する工程と、前記第1の一導電型半導体層及び前記逆導電型半導体層の上に光吸収層を形成する工程と、前記光吸収層の上に第2の一導電型半導体層を形成する工程とを有することを特徴とする半導体受光素子の製造方法により解決する。
有機金属気相成長法で半導体層を形成するときに、下地面の面方位により不純物(ドーパント)の導入量が異なり、この性質を利用するとp型半導体層とn型半導体層とを同時に形成できることが知られている(例えば、特許文献3(特開平7−202315号公報)及び非特許文献1(R. Bhat et al., “Orientation dependence of S,Zn,Si,Te, and Sn doping in OMCVD growth of InP and GaAs ”, Journal of Crystal Growth 107(1991)772-778 North-Holland)等)。この技術は同時ドーピングと呼ばれている。本発明では、この技術を利用して傾斜面の上のみに逆導電型(p型又はn型)半導体層を形成し、傾斜面の上側及び下側の平坦面(半導体基板の上面に平行な面)の上に、逆導電型半導体層に連結した一導電型(n型又はp型)半導体層を形成する。これにより、受光部の素子容量を小さくすることができて、従来に比べてより一層の高速化が可能になる。
なお、本発明において傾斜面とは、半導体基板の上面に垂直な面を含むものとする。
以下、本発明の実施形態について、添付の図面を参照して説明する。
(第1の実施形態)
図5は本発明の第1の実施形態の半導体受光素子を示す断面図、図6は同じくその斜視図である。但し、図5では、図6に示したp電極59a及びn電極59bの図示を省略している。
図5は本発明の第1の実施形態の半導体受光素子を示す断面図、図6は同じくその斜視図である。但し、図5では、図6に示したp電極59a及びn電極59bの図示を省略している。
半絶縁性InP基板51の上には、InPクラッド層52、InGaAsP光導波路層(コア層)53及びInPクラッド層54が積層され、光導波路を構成している。これらのInPクラッド層52、InGaAsP光導波路層53及びInPクラッド層54の積層体には、InPクラッド層54の上面からInP基板51まで連続する傾斜面が設けられている。
この傾斜面の上にはn−InP層56、InGaAs光吸収層57及びp−InP層58aが積層されている。n−InP層56及びInGaAs光吸収層57は傾斜面の上側及び下側の平坦面(半絶縁性InP基板51の上面に平行な面)の上にも延在しているが、p−InP層58aは傾斜面の上のみに形成されている。そして、平坦面の上のInGaAs光吸収層57の上には、n−InP層58bがp−InP層58aに連結して形成されている。
図6に示すように、p電極59aは傾斜面上のp−InP層58aの上に形成されている。また、n電極59bは、傾斜面上のp−InP層58a及びInGaAs光吸収層57の一部をエッチングしてn−InP層56を露出させ、その露出したn−InP層56の上に形成されている。
このように構成された本実施形態の半導体受光素子において、基板51の端面から光導波路層53に入射した光は、n−InP層56、InGaAs光吸収層57及びp−InP層58aにより構成される受光部で電気信号に変換され、p電極59a及びn電極59bから電気信号が出力される。
本実施形態の半導体受光素子は、p−InP層58aが傾斜面上にしかないため、図3に示す従来の半導体受光素子に比べて素子容量が小さい。このため、本実施形態の半導体受光素子は、図3に示す従来の半導体受光素子に比べてより一層の高速化が可能である。
図7,図8は、本実施形態の半導体受光素子の製造方法を示す断面図である。これらの図を参照して、本実施形態の半導体受光素子の製造方法について説明する。
まず、図7(a)に示すように、上面が(100)面の半絶縁性InP基板51を用意する。そして、この半絶縁性InP基板51の上に、有機金属気相成長(MOVPE)法により、InPクラッド層52、InGaAsP光導波路層53及びInPクラッド層54を順番に形成する。InPクラッド層52の厚さは例えば4μm、InP層に薄膜InGaAsPが挿入されたdiluted MQW光導波路層53の厚さは例えば1μm、InPクラッド層54の厚さは例えば4μmとする。
次に、図7(b)に示すように、InPクラッド層54の上にフォトレジスト膜55を形成し、所定の露光マスクを介してフォトレジスト膜55を露光した後、現像処理を施す。その後、残存するレジスト膜55をエッチングマスクとして、塩素系エッチング液でInPクラッド層54、InGaAsP光導波路層53及びInPクラッド層52を異方性エッチングする。この異方性エッチングにより、図7(b)に示すように、InPクラッド層54の上面から基板51まで連続する傾斜面が形成される。この傾斜面は(111)面である。その後、レジスト膜55を除去する。
次に、図7(c)に示すように、有機金属気相成長法により、基板51の上側全面にn−InP層56を例えば2μmの厚さに形成し、その上にInGaAs光吸収層57を約0.7μmの厚さに形成する。その後、Zn(亜鉛)及びSi(シリコン)の同時ドーピングを行ってp型InP層(p−InP層58a)及びn型InP層(n−InP層58b)を同時に形成する。このとき、p型不純物を含むガスとしてジメチルジンク((CH3 )2 Zn)又はジエチルジンク((C2 H5 )2 Zn)を使用し、n型不純物を含むガスとしてシラン(SiH4 )又はジシラン(Si2 H6 )を使用する。この同時ドーピングでは、傾斜面上にZnが優先的に導入されたp−InP層58aが形成され、平坦面上にSiが優先的に導入されたn−InP層58bが形成される。
次に、図8(a)に示すように、p−InP層58aの上にp電極59aを形成する。このp電極59aは、フォトレジストを用いたリフトオフ法により、Pt/Ti積層膜をパターニングし、その後熱処理することにより形成される。
次に、図8(b)に示すように、受光部となる領域の上にフォトレジスト膜(図示せず)を形成し、そのフォトレジスト膜をエッチングマスクとしてn−InP層56b及びInGaAs光吸収層57をエッチングし、n−InP層54の一部を露出させる。そして、露出したn−InP層54の上に、n電極59bを形成する。このn電極59bは、フォトレジストを用いたリフトオフ法により、Au/AuGe積層膜をパターニングし、その後熱処理することにより形成される。
次いで、図8(c)に示すように、受光部及び電極部分の上にフォトレジスト膜(図示せず)を形成し、そのフォトレジスト膜をエッチングマスクとしてn−InP層56をエッチングする。その後、フォトレジスト膜を除去する。これにより、本実施形態の半導体受光素子が完成する。
本実施形態では、Zn及びSiをドーパントとする同時ドーピング法により傾斜面上のみにp−InP層58aを形成するので、素子容量が小さく、高速伝送が可能な半導体受光素子を比較的容易に形成することができる。
以下、本実施形態の半導体受光素子の遮断周波数をシミュレーション計算した結果について、比較例と比較して説明する。
図5,図6に示す本実施形態の半導体受光素子において、光吸収層57の厚さを0.7μm、受光部の幅を6μm、傾斜面の長さ(すなわち、受光部の長さ)を8μmとして遮断周波数を計算した。但し、量子効率は70%とした。その結果、本実施形態の半導体受光素子の遮断周波数は46.6GHzであった。
一方、n−InP層58bがなく、p−InP層58aが傾斜面の上側及び下側の平坦面上に2μmの長さで延在している以外は上記実施形態と同様の構成の半導体受光素子を比較例とし、この比較例の半導体受光素子の遮断周波数を計算した。その結果、比較例の半導体受光素子の遮断周波数は33.4GHzであった。
これらの結果から、本実施形態の半導体受光素子は、比較例の半導体受光素子に比べて遮断周波数が約28%高く、40GHz以上の高速動作が可能であることが確認された。
図9は、第1の実施形態の変形例の半導体受光素子を示す斜視図である。この変形例の半導体受光素子では、光導波路を、幅が4μmのリッジ型に形成している。但し、n−InP層56、InGaAs光吸収層57及びp−InP層58aにより構成される受光部の幅は、光導波路の幅よりも大きくなっている。
(第2の実施形態)
図10は本発明の第2の実施形態の半導体受光素子を示す断面図、図11は同じくその斜視図である。この図10,図11において、図5,図6と同一物には同一符号を付している。
図10は本発明の第2の実施形態の半導体受光素子を示す断面図、図11は同じくその斜視図である。この図10,図11において、図5,図6と同一物には同一符号を付している。
本実施形態においても、半絶縁性InP基板51の上にInPクラッド層52、InGaAsP光導波路層(コア層)53及びInPクラッド層54が積層され、光導波路を構成している。これらのInPクラッド層52、InGaAsP光導波路層53及びInPクラッド層54の積層体には、InPクラッド層54の上面からInP基板51まで連続する傾斜面が設けられている。
この傾斜面の上には、p−InP層61aが形成されている。また、傾斜面の上側及び下側の平坦面(半絶縁性InP基板51の上面に平行な面)の上には、p−InP層61aに隣接してn−InP層61bが形成されている。これらのp−InP層61a及びn−InP層61bの上にはInGaAs光吸収層62が形成されており、InGaAs光吸収層62の上にはn−InP層63が形成されている。
図11に示すように、n電極65aは傾斜面上のn−InP層63の上に形成されている。また、p電極65bは、傾斜面上のn−InP層63及びInGaAs光吸収層62の一部をエッチングしてp−InP層61aを露出させ、その露出したp−InP層61aの上に形成されている。
本実施形態においても、第1の実施形態と同様に、p−InP層61aが傾斜面上にしかないため、素子容量が小さい。これにより、40GHz以上の高速動作に対応することが可能である。
以下、本実施形態の半導体受光素子の製造方法を説明する。
まず、第1の実施形態と同様にして、上面が(100)面の半絶縁性InP基板51の上にInPクラッド層52、InGaAsP光導波路層53及びInPクラッド層54を形成し、これらのInPクラッド層52、InGaAsP光導波路層53及びInPクラッド層54を異方性エッチングして傾斜面を形成する。この傾斜面は(111)A面である。
次に、Zn及びSiの同時ドーピングを行って、傾斜面上にZnが優先的に導入されたp−InP層61aを形成するとともに、傾斜面の上側及び下側の平坦面上にSiが優先的に導入されたn−InP層61bを形成する。その後、有機金属気相成長法により、基板51の上側全面にInGaAs光吸収層62を形成し、更にその上にn−InP層63を形成する。
次に、n−InP層63の上にn電極65aを形成する。その後、受光部となる領域の上にフォトレジスト膜を形成し、そのフォトレジスト膜をエッチングマスクとしてn−InP層63及びInGaAs光吸収層62をエッチングして、p−InP層61aの一部を露出させる。そして、露出したp−InP層61aの上にp電極65bを形成する。その後フォトレジスト膜を除去する。
次いで、受光部及び電極部分の上にフォトレジスト膜を形成し、そのフォトレジスト膜をエッチングマスクとしてp−InP層61a及びn−InP層61bをエッチングする。このようにして、本実施形態の半導体受光素子が完成する。
本実施形態においても、第1の実施形態の変形例と同様に、光導波路の幅を受光部の幅よりも狭く形成してもよい。
なお、上述した第1及び第2の実施形態ではいずれも半導体基板(半絶縁性InP基板)の上面が(100)面であり、傾斜面が(111)A面である場合について説明したが、本発明において半導体基板の上面の面方位及び傾斜面の面方位が上記のものに限定されるものでないことは勿論である。半導体基板の上面の面方位及び傾斜面の面方位は、平坦面と傾斜面とに導電型が異なる2種類の半導体層を同時ドーピング法により形成できるものであればよい。
以下、本発明の諸態様を、付記としてまとめて記載する。
(付記1)半導体基板と、
前記半導体基板の上に形成され、前記半導体基板の上面に対し傾斜した傾斜面を有する光導波路と、
前記光導波路の前記傾斜面上に形成された受光部とを具備する半導体受光素子において、
前記受光部が、
前記傾斜面上に形成され、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上に延在する第1の一導電型半導体層と、
前記第1の一導電型半導体層上に形成された光吸収層と、
前記傾斜面の上の前記光吸収層の上のみに形成された逆導電型半導体層と、
前記平坦面の上の前記光吸収層の上のみに形成され、前記逆導電型半導体層に連結した第2の一導電型半導体層と
により構成されていることを特徴とする半導体受光素子。
前記半導体基板の上に形成され、前記半導体基板の上面に対し傾斜した傾斜面を有する光導波路と、
前記光導波路の前記傾斜面上に形成された受光部とを具備する半導体受光素子において、
前記受光部が、
前記傾斜面上に形成され、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上に延在する第1の一導電型半導体層と、
前記第1の一導電型半導体層上に形成された光吸収層と、
前記傾斜面の上の前記光吸収層の上のみに形成された逆導電型半導体層と、
前記平坦面の上の前記光吸収層の上のみに形成され、前記逆導電型半導体層に連結した第2の一導電型半導体層と
により構成されていることを特徴とする半導体受光素子。
(付記2)前記光導波路の幅が、前記受光部の幅よりも狭いことを特徴とする付記1に記載の半導体受光素子。
(付記3)半導体基板と、
前記半導体基板の上に形成され、前記半導体基板の上面に対し傾斜した傾斜面を有する光導波路と、
前記光導波路の前記傾斜面上に形成された受光部とを具備する半導体受光素子において、
前記受光部が、
前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上のみに形成された第1の一導電型半導体層と、
前記傾斜面の上のみに形成されて前記第1の一導電型半導体層に連結した逆導電型半導体層と、
前記第1の一導電型半導体層及び前記逆導電型半導体層の上に形成された光吸収層と、
前記光吸収層の上に形成された第2の一導電型半導体層と
により構成されていることを特徴とする半導体受光素子。
前記半導体基板の上に形成され、前記半導体基板の上面に対し傾斜した傾斜面を有する光導波路と、
前記光導波路の前記傾斜面上に形成された受光部とを具備する半導体受光素子において、
前記受光部が、
前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上のみに形成された第1の一導電型半導体層と、
前記傾斜面の上のみに形成されて前記第1の一導電型半導体層に連結した逆導電型半導体層と、
前記第1の一導電型半導体層及び前記逆導電型半導体層の上に形成された光吸収層と、
前記光吸収層の上に形成された第2の一導電型半導体層と
により構成されていることを特徴とする半導体受光素子。
(付記4)前記光導波路の幅が、前記受光部の幅よりも狭いことを特徴とする付記3に記載の半導体受光素子。
(付記5)半導体基板上に光導波路を形成する工程と、
前記光導波路を異方性エッチングして前記半導体基板の上面に対し傾斜した傾斜面を形成する工程と、
前記傾斜面を形成した後、前記半導体基板の上側全面に第1の一導電型半導体層を形成する工程と、
前記第1の一導電型半導体層の上に光吸収層を形成する工程と、
同時ドーピング法により、前記傾斜面の前記第1の一導電型半導体層の上のみに逆導電型半導体層を形成するとともに、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の前記第1の一導電型半導体層の上に第2の一導電型半導体層を形成する工程と
を有することを特徴とする半導体受光素子の製造方法。
前記光導波路を異方性エッチングして前記半導体基板の上面に対し傾斜した傾斜面を形成する工程と、
前記傾斜面を形成した後、前記半導体基板の上側全面に第1の一導電型半導体層を形成する工程と、
前記第1の一導電型半導体層の上に光吸収層を形成する工程と、
同時ドーピング法により、前記傾斜面の前記第1の一導電型半導体層の上のみに逆導電型半導体層を形成するとともに、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の前記第1の一導電型半導体層の上に第2の一導電型半導体層を形成する工程と
を有することを特徴とする半導体受光素子の製造方法。
(付記6)前記半導体基板の上面が(100)面であり、前記傾斜面が(111)A面であることを特徴とする付記5に記載の半導体受光素子の製造方法。
(付記7)前記第1の第1導電型半導体層及び前記光吸収層をいずれも有機金属気相成長法により形成することを特徴とする付記5に記載の半導体受光素子の製造方法。
(付記8)前記同時ドーピングでは、Zn及びSiをドーパントとして前記逆導電型半導体層及び前記第2の一導電型半導体層を形成することを特徴とする付記5に記載の半導体受光素子の製造方法。
(付記9)半導体基板上に光導波路を形成する工程と、
前記光導波路を異方性エッチングして前記半導体基板の上面に対し傾斜した傾斜面を形成する工程と、
前記傾斜面を形成した後、同時ドーピング法により、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上に第1の一導電型半導体層を形成するとともに、前記傾斜面の上のみに逆導電型半導体層を形成する工程と、
前記第1の一導電型半導体層及び前記逆導電型半導体層の上に光吸収層を形成する工程と、
前記光吸収層の上に第2の一導電型半導体層を形成する工程と
を有することを特徴とする半導体受光素子の製造方法。
前記光導波路を異方性エッチングして前記半導体基板の上面に対し傾斜した傾斜面を形成する工程と、
前記傾斜面を形成した後、同時ドーピング法により、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上に第1の一導電型半導体層を形成するとともに、前記傾斜面の上のみに逆導電型半導体層を形成する工程と、
前記第1の一導電型半導体層及び前記逆導電型半導体層の上に光吸収層を形成する工程と、
前記光吸収層の上に第2の一導電型半導体層を形成する工程と
を有することを特徴とする半導体受光素子の製造方法。
(付記10)前記半導体基板の上面が(100)面であり、前記傾斜面が(111)A面であることを特徴とする付記9に記載の半導体受光素子の製造方法。
(付記11)前記光吸収層及び前記第2の第1導電型半導体層をいずれも有機金属気相成長法により形成することを特徴とする付記9に記載の半導体受光素子の製造方法。
(付記12)前記同時ドーピングでは、Zn及びSiをドーパントとして前記逆導電型半導体層及び前記第2の一導電型半導体層を形成することを特徴とする付記9に記載の半導体受光素子の製造方法。
11…受光部、
12…光回路、
21,31,51…半絶縁性InP基板、
22,53…導波路層、
23,25,32,34,52,54…クラッド層、
24,33,57,62…光吸収層、
26…p型不純物領域、
56,58b,61b,63…n−InP層、
58a,61a…p−InP層。
12…光回路、
21,31,51…半絶縁性InP基板、
22,53…導波路層、
23,25,32,34,52,54…クラッド層、
24,33,57,62…光吸収層、
26…p型不純物領域、
56,58b,61b,63…n−InP層、
58a,61a…p−InP層。
Claims (4)
- 半導体基板と、
前記半導体基板の上に形成され、前記半導体基板の上面に対し傾斜した傾斜面を有する光導波路と、
前記光導波路の前記傾斜面上に形成された受光部とを具備する半導体受光素子において、
前記受光部が、
前記傾斜面上に形成され、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上に延在する第1の一導電型半導体層と、
前記第1の一導電型半導体層上に形成された光吸収層と、
前記傾斜面の上の前記光吸収層の上のみに形成された逆導電型半導体層と、
前記平坦面の上の前記光吸収層の上のみに形成され、前記逆導電型半導体層に連結した第2の一導電型半導体層と
により構成されていることを特徴とする半導体受光素子。 - 半導体基板と、
前記半導体基板の上に形成され、前記半導体基板の上面に対し傾斜した傾斜面を有する光導波路と、
前記光導波路の前記傾斜面上に形成された受光部とを具備する半導体受光素子において、
前記受光部が、
前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上のみに形成された第1の一導電型半導体層と、
前記傾斜面の上のみに形成されて前記第1の一導電型半導体層に連結した逆導電型半導体層と、
前記第1の一導電型半導体層及び前記逆導電型半導体層の上に形成された光吸収層と、
前記光吸収層の上に形成された第2の一導電型半導体層と
により構成されていることを特徴とする半導体受光素子。 - 半導体基板上に光導波路を形成する工程と、
前記光導波路を異方性エッチングして前記半導体基板の上面に対し傾斜した傾斜面を形成する工程と、
前記傾斜面を形成した後、前記半導体基板の上側全面に第1の一導電型半導体層を形成する工程と、
前記第1の一導電型半導体層の上に光吸収層を形成する工程と、
同時ドーピング法により、前記傾斜面の前記第1の一導電型半導体層の上のみに逆導電型半導体層を形成するとともに、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の前記第1の一導電型半導体層の上に第2の一導電型半導体層を形成する工程と
を有することを特徴とする半導体受光素子の製造方法。 - 半導体基板上に光導波路を形成する工程と、
前記光導波路を異方性エッチングして前記半導体基板の上面に対し傾斜した傾斜面を形成する工程と、
前記傾斜面を形成した後、同時ドーピング法により、前記傾斜面の上側及び下側の前記半導体基板の上面に平行な平坦面の上に第1の一導電型半導体層を形成するとともに、前記傾斜面の上のみに逆導電型半導体層を形成する工程と、
前記第1の一導電型半導体層及び前記逆導電型半導体層の上に光吸収層を形成する工程と、
前記光吸収層の上に第2の一導電型半導体層を形成する工程と
を有することを特徴とする半導体受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208296A JP2007027463A (ja) | 2005-07-19 | 2005-07-19 | 半導体受光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208296A JP2007027463A (ja) | 2005-07-19 | 2005-07-19 | 半導体受光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027463A true JP2007027463A (ja) | 2007-02-01 |
Family
ID=37787826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208296A Withdrawn JP2007027463A (ja) | 2005-07-19 | 2005-07-19 | 半導体受光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027463A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531038A (ja) * | 2009-06-30 | 2012-12-06 | インテル コーポレイション | 側壁光検出器 |
JP6685482B1 (ja) * | 2019-08-06 | 2020-04-22 | 三菱電機株式会社 | 半導体レーザ装置 |
-
2005
- 2005-07-19 JP JP2005208296A patent/JP2007027463A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531038A (ja) * | 2009-06-30 | 2012-12-06 | インテル コーポレイション | 側壁光検出器 |
KR101464817B1 (ko) * | 2009-06-30 | 2014-11-25 | 인텔 코오퍼레이션 | 측벽 광검출기 |
JP6685482B1 (ja) * | 2019-08-06 | 2020-04-22 | 三菱電機株式会社 | 半導体レーザ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994004B2 (en) | Hybrid silicon optoelectronic device and method of formation | |
Jiao et al. | InP membrane integrated photonics research | |
US8068526B2 (en) | Semiconductor optical device | |
JP5294558B2 (ja) | 埋込導波路型受光素子とその製造方法 | |
JPH09153638A (ja) | 導波路型半導体受光装置およびその製造方法 | |
US11251326B2 (en) | Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide | |
US20150030282A1 (en) | Optical device and manufacturing method thereof | |
JP2005333144A (ja) | 逆メサ構造を用いた光集積素子及びその製造方法 | |
JP6820671B2 (ja) | 光回路デバイスとこれを用いた光トランシーバ | |
JP5821560B2 (ja) | 半導体光集積素子及びその製造方法 | |
JP2005051039A (ja) | 導波路型受光素子 | |
US7919349B2 (en) | Photonic integration scheme | |
JP2007027463A (ja) | 半導体受光素子 | |
JP2005072273A (ja) | 導波路型受光素子 | |
JP5655643B2 (ja) | 半導体光集積回路装置及びその製造方法 | |
JP6213222B2 (ja) | 光半導体装置及びその製造方法 | |
JP5924138B2 (ja) | 光半導体集積回路装置及びその製造方法 | |
JP2865699B2 (ja) | 受光装置 | |
US20020197016A1 (en) | Photodetector having a waveguide and resonant coupler and a method of manufacture therefor | |
JP2743935B2 (ja) | 導波路型半導体受光素子 | |
JP3138199B2 (ja) | 半導体導波路型受光素子およびその製造方法 | |
JP2008252145A (ja) | アバランシェフォトダイオード | |
JP7468791B1 (ja) | 導波路型受光素子 | |
JPH10256589A (ja) | 導波路型半導体受光素子およびその製造方法 | |
JP4786440B2 (ja) | 面入射型受光素子および光受信モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |