JP3544352B2 - 半導体受光素子 - Google Patents
半導体受光素子 Download PDFInfo
- Publication number
- JP3544352B2 JP3544352B2 JP2000358691A JP2000358691A JP3544352B2 JP 3544352 B2 JP3544352 B2 JP 3544352B2 JP 2000358691 A JP2000358691 A JP 2000358691A JP 2000358691 A JP2000358691 A JP 2000358691A JP 3544352 B2 JP3544352 B2 JP 3544352B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoelectric conversion
- semiconductor
- light receiving
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000006243 chemical reaction Methods 0.000 claims description 64
- 230000031700 light absorption Effects 0.000 claims description 21
- 239000000203 mixture Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 230000005855 radiation Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 110
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 21
- 230000000694 effects Effects 0.000 description 18
- 239000010408 film Substances 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- 238000005253 cladding Methods 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光通信システムの受信モジュールや送受信モジュールに用いられる導波路型等の半導体受光素子に関するものである。
【０００２】
【従来の技術】
光通信システムの受信モジュールあるいは送受信モジュールに用いられる半導体受光素子として、導波路型半導体受光素子の研究開発が進められている。従来の面入射型素子では光吸収層に対して垂直な方向から信号光を入射するのに対し、導波路型半導体受光素子では水平な方向から入射する。従って光吸収層を薄く設計した場合でも導波路長を十分長くとれば高い光電変換効率が得られる。すなわち、従来の面入射型では素子応答特性の高速化（キャリア走行時間短縮）と光電変換効率がトレードオフの関係であったのに対し、導波路型半導体受光素子では両者の両立が可能となる。
【０００３】
このような高速性と高い光電変換効率の両立という特徴に着目してして作製された導波路型半導体受光素子としては、例えば「１９９８年７月、第３回オプトエレクトロニクス・アンド・コミュニケーションズ・コンファレンス、テクニカルダイジェスト、３５４〜３５５頁（Ｔｈｉｒｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｎｆｅｒｅｎｃｅ （ＯＥＣＣ‘９８） ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ， Ｊｕｌｙ １９９８）」にその一例が報告されている。この素子は、図１３に示すように、半絶縁性ＩｎＰ基板１０１上にｎ＋−ＩｎＰクラッド層１０２、ｎ＋−ＩｎＡｌＧａＡｓガイド層１０３（コア層とクラッド層の中間の屈折率を有する層、層厚０．８μｍ）、ｉ−ＩｎＧａＡｓ光吸収層１０４（層厚０．５μｍ）、ｐ＋−ＩｎＡｌＧａＡｓガイド層１０５（層厚０．１μｍ）、ｐ＋−ＩｎＰクラッド層１０６、ｐ＋−ＩｎＧａＡｓコンタクト層１０７からなる導波路メサを形成し、その表面に窒化シリコン膜１０８を形成した構造となっている。そして、ｐ＋−ＩｎＧａＡｓコンタクト層１０７上とｎ＋−ＩｎＰクラッド層１０２上の一部の窒化シリコン膜１０８を除去し、そこにｐ側電極１０９とｎ側電極１１０を形成している。
この導波路型受光素子では、ｎ側電極を導波路メサの側面近くのｎ＋−ＩｎＰクラッド層１０２上に直接形成していることにより素子の寄生抵抗を低く抑えることができる。そして、光吸収層１０４の層厚を０．５μｍと薄く設計することで、３ｄＢダウンの遮断周波数が４０ＧＨｚ以上と高速応答が得られ、同時に、導波路型素子構造を採用していることにより７７％という高い光電変換効率（外部量子効率）が得られている。
【０００４】
【発明が解決しようとする課題】
従来の導波路型半導体受光素子では、素子抵抗を低く抑えることができるものの、導波路メサが薄い窒化シリコン膜にて直接被覆されて露出して形成されているため放熱性が悪く、高いパワーの光が入射されたときに素子が劣化、破壊しやすいという問題があった。
本発明の目的は、素子抵抗を低く維持したまま、高いパワーの光が入射した場合であっても、素子が劣化、破壊することがないようにして、高速で信頼性の高い導波路型半導体受光素子を提供できるようにすることである。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が導波路としてメサ状に形成され、かつ、この導波路メサがバンドギャップ波長が入射光波長よりも短い半導体からなる埋め込み層で覆われている導波路型の半導体受光素子において、前記導波路メサの前方領域の側方においては前記埋め込み層が除去されずに残っており、かつ、この前方領域よりも後方の領域においては前記埋め込み層が該導波路メサの側壁を薄く覆う部分を残して除去されており、その除去された部分にコンタクト電極が形成されていることを特徴とする半導体受光素子、が提供される。
【０００６】
また、上記の目的を達成するために、本発明によれば、半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が導波路としてメサ状に形成され、かつ、この導波路メサがバンドギャップ波長が入射光波長よりも短い半導体からなる埋め込み層で覆われている導波路型の半導体受光素子において、前記導波路メサの後端において、後端面から一定距離をおいた前記埋め込み層が除去されており、その除去された端面に反射光を前記光電変換部に再び入射させる反射ミラーが形成されていることを特徴とする半導体受光素子、が提供される。
【０００７】
また、上記の目的を達成するために、本発明によれば、半導体受光素子半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が形成されている半導体受光素子において、一方の電極が、前記光電変換部の上部を覆って形成されると共に該光電変換部の上部からその外部に引き出されており、かつ、前記一方の電極は前記光電変換部の上部でその膜厚が他の部分よりも厚く形成されていることを特徴とする半導体受光素子、が提供される。
【０００８】
また、上記の目的を達成するために、本発明によれば、半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が導波路としてメサ状に形成されている導波路型の半導体受光素子において、一方の電極が、前記光電変換部の上部全体を覆って形成されると共に該光電変換部の上部からその外部に引き出されており、かつ、前記一方の電極は前記光電変換部の上部で放熱電極としてその膜厚が他の部分よりも厚く形成されていることを特徴とする半導体受光素子、が提供される。
【０００９】
【発明の実施の形態】
次に、本発明の実施の形態について、実施例に則して図面を参照して詳細に説明する。
［第一の実施例］
図１は、本発明の第一の実施例の平面図であり、図２、図３は、それぞれ図１中のＡ−Ａ’、Ｂ−Ｂ’線での断面図である。本実施例の結晶層構造は、半絶縁性ＩｎＰ基板１上に、ｎ＋−ＩｎＰクラッド層２、ｎ＋−ＩｎＧａＡｓＰガイド層３（波長組成１．３μｍ）、ｉ−ＩｎＧａＡｓ光吸収層４（層厚０．５μｍ）、ｐ＋−ＩｎＧａＡｓＰガイド層５（波長組成１．３μｍ）、ｐ＋−ＩｎＰクラッド層６、ｐ＋−ＩｎＧａＡｓコンタクト層７が順次積層されたものである。そして、図２、図３に示すように、深さの異なる複数回のエッチング工程により、半絶縁性ＩｎＰ基板１が露出するまでエッチングした領域、ｎ＋−ＩｎＰクラッド層２が露出するまでエッチングした領域、および、エッチングを施さず、ｐ＋−ＩｎＧａＡｓコンタクト層７が残った領域が形成されている。このｐ＋−ＩｎＧａＡｓコンタクト層７が残った領域が、入射光を光電変換する光電変換部８である。ここで、光電変換部８の長さ（図２で示した方向の寸法）は、２０μｍである。さらに、このメサ構造を囲むように、ＦｅドープＩｎＰ層９が形成されている。ここで、図３に示すように、このＦｅドープＩｎＰ層９は、光電変換部８の片側（図３では左側）に充分な厚さが残されており、反対側は光電変換部８に接する部分のみ薄く残して、後はｎ＋−ＩｎＰクラッド層２が露出するまでエッチング除去されている。
【００１０】
さらに、図２に示すように、ＦｅドープＩｎＰ層９は、光電変換部８の後部においてもエッチング除去され、溝が形成されている。この溝の光電変換部８側の側壁が、後に説明する反射ミラー１０である。そして、図２、図３に示すように、素子表面を覆うように窒化シリコン膜１１が形成されている。さらに、窒化シリコン膜１１の一部が除去され、光電変換部８の上部にはｐ側電極としてのＡｕＺｎアロイ電極１２が、ｎ＋−ＩｎＰクラッド層２が露出した領域上にはｎ側電極としてのＡｕＧｅＮｉアロイ電極１３が形成されている。そして、図２、図３に示すように、ＡｕＺｎアロイ電極１２、ＡｕＧｅＮｉアロイ電極１３を拡大、延長する形態にてＴｉＰｔＡｕ電極１４ａ、１４ｂが形成され、さらに、図１、図２、図３に示すようにこれらのＴｉＰｔＡｕ電極上に、これを補強する形でＡｕメッキ電極１５ａ、１５ｂ（層厚１μｍ）が形成されている。そして、光電変換部８の上部に層厚５μｍ のＡｕメッキ膜からなる放熱電極１６が形成されている。さらに、素子の入射端面に反射防止膜として窒化シリコン膜１７が形成されている。
【００１１】
次に、第一の実施例の動作、効果について説明する。本実施例と図１２に示した従来の導波路型受光素子と異なる点は、まず、従来の受光素子では導波路メサが直接窒化シリコン膜で覆われた構造であるのに対し、本実施例の導波路メサ（光電変換部８）はＦｅドープＩｎＰ層９で周囲が覆われている点である。本実施例のＦｅドープＩｎＰ層９は、従来例において導波路メサを覆っていた窒化シリコン膜、及びその外側の空気と比較して熱伝導率が極めて高いので放熱性がよく、素子にハイパワー光が入射した場合にも温度上昇が少なく、素子が劣化、破壊しにくいという効果が得られる。また、本実施例のＦｅドープＩｎＰ層９は、光電変換部８の片側（図３では左側）に充分な厚さが残されており、反対側は光電変換部８に接する部分のみ薄く残して、後はｎ＋−ＩｎＰクラッド層２が露出するまでエッチング除去され、導波路メサ（光電変換部８）のごく近くにＡｕＧｅＮｉアロイ電極１３が形成されているため、上記の放熱のよさを保ったまま、素子抵抗を低くすることができ、応答速度の速い素子が得られる。
【００１２】
また、本実施例のＦｅドープＩｎＰ層９は、光電変換部８の後部においてもエッチング除去され、溝が形成されており、この溝の光電変換部８に接する側壁が、反射ミラー１０として機能する。すなわち、従来は、入射光の全パワーのうち光電変換部８で吸収しきれなかったパワー成分は、そのまま光電変換部の後端から放射され損失となったが、本実施例では、反射ミラー１０により光電変換部８で変換しきれなかったパワー成分が反射されており返され、光電変換部８で吸収される。
【００１３】
したがって、従来よりも光電変換効率が高まり、高感度な素子が得られる。また、本実施例では、光電変換部８の上部に層厚５μｍ のＡｕメッキ膜からなる放熱電極１６が形成されている。Ａｕは熱伝導率が極めて高い材料であるため、光電変換部８からの放熱性が高くなり、素子にハイパワー光を入射した場合にも温度上昇が少なく、素子が劣化、破壊しにくいという効果が得られる。なお、第一の実施例では放熱電極１６の材料としてＡｕを用いた例を示したが、Ａｕに限らず、Ｃｕなど、熱伝導率の高い他の材料であっても同様の効果が得られる。
【００１４】
［第二の実施例］
図４は、本発明の第二の実施例の平面図であり、図５、図６、図７は、それぞれ図４中のＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’線での断面図である。第二の実施例が第一の実施例と異なる点は、図６に示すように、入射端面から後方に離れた部位においてはＡｕＧｅＮｉアロイ電極１３が光電変換部８の両側に形成され、ＡｕＧｅＮｉアロイ電極１３からＴｉＰｔＡｕ電極１４ｂ、１４ｃとＡｕメッキ電極１５ｂ、１５ｃが導波路メサの両側に引き出される一方、入射端面近傍では、図７に示すように、光電変換部８の両側にＦｅドープＩｎＰ層９がエッチングされずに残されている点と、図４、図５に示すように、ＡｕＺｎアロイ電極１２から引き出されたＴｉＰｔＡｕ電極１４ａとＡｕメッキ電極１５ａとが反射ミラー１０を形成するための溝を越えて光電変換部の後方に延在している点である。なお、ここで、反射ミラー用の溝の上部のＴｉＰｔＡｕ電極１４ａとＡｕメッキ電極１５ａは、橋渡し状の構造、すなわちいわゆるエアブリッジ構造となっている。それ以外の、素子の基本的な構成については第一の実施例と同様である。
【００１５】
次に、第二の実施例の動作、効果を説明する。一般に導波路型半導体受光素子に光を入射すると、その光吸収は入射端面近傍に集中し、したがって発熱量も入射端面近傍が特に大きい。これに対して第二の実施例では、図７に示すように、入射端面近傍において光電変換部８の両側にＦｅドープＩｎＰ層９がエッチングされずに残されており、特に発熱の大きい部位の放熱性が向上しているので、ハイパワー光が入射された場合にも素子が劣化、破壊しにくいという効果が得られる。さらに、入射端部よりも後方の、比較的発熱の小さい部位については、図６に示すように、導波路メサ（光電変換部８）の両側にＡｕＧｅＮｉアロイ電極１３が形成されているため、上記の放熱のよさを保ったまま、素子抵抗を低く抑えることができ、応答速度の速い素子が得られる。
【００１６】
［第三の実施例］
図８は、本発明の第三の実施例を示す平面図であり、図９、図１０は、それぞれ図８中のＡ−Ａ’、Ｂ−Ｂ’線での断面図である。第三の実施例の第一の実施例と異なる点は、第三の実施例では図９に示すように、 ｐ＋−ＩｎＧａＡｓＰ ガイド層（５）が削除されている点と、光電変換部８の前方において、ｐ＋−ＩｎＧａＡｓコンタクト層７、ｐ＋−ＩｎＰクラッド層６およびｉ−ＩｎＧａＡｓ光吸収層４がエッチングされる一方でｎ＋−ＩｎＧａＡｓＰガイド層３がエッチングされずに残されており、そのエッチングされずに残されたｎ＋−ＩｎＧａＡｓＰガイド層３上のみにＦｅドープＩｎＰ層９が形成されている点であって、それ以外の素子構成は第一の実施例と同様である。
本実施例は、入射光はｎ＋−ＩｎＧａＡｓＰガイド層３に入射される形態、即ちいわゆる装荷型構造の素子となっている。
【００１７】
次に、第三の実施例の動作、効果について説明する。第三の実施例では、入射光は、まずｎ＋−ＩｎＧａＡｓＰガイド層３に入射され、光電変換部８まで導波された後、ｉ−ＩｎＧａＡｓ光吸収層４へ下層から沁み込むようにして侵入し光電変換される。したがって、ｉ−ＩｎＧａＡｓ光吸収層４への光の入射の仕方がいわば間接的であり、第一の実施例と比較して、入射端部への光電流集中が緩和され、よりハイパワーな光が入射された場合であっても素子が劣化、破壊しにくいという効果が得られる。この他、第一の実施例の効果として前述した効果は、第三の実施例においても全て同様に得られる。
なお、以上説明した第三の実施例は、装荷型構造の素子に第一の実施例の構造を適用した例であるが、同様に、第二の実施例を適用することも可能であり、同様の効果が得られる。
【００１８】
［第四の実施例］
図１１は、本発明の第四の実施例を示す断面図であって、これは、第三の実施例における図９に対応する図である。第四の実施例が第三の実施例と異なる点は、ｎ＋−ＩｎＧａＡｓＰガイド層３（波長組成１．３μｍ）の下層に、ｎ＋−ＩｎＡｌＧａＡｓ第二ガイド層１９（波長組成１．２μｍ）、ｎ＋−ＩｎＡｌＧａＡｓ第三ガイド層１８（波長組成１．１μｍ）、が形成されている点である。これ以外の基本的な素子構成は第三の実施例と同様である。
【００１９】
次に、第四の実施例の動作、効果について説明する。第四の実施例においてはｎ＋−ＩｎＧａＡｓＰガイド層３（波長組成１．３μｍ）の下層に、ｎ＋−ＩｎＡｌＧａＡｓ第二ガイド層１９（波長組成１．２μｍ）、ｎ＋−ＩｎＡｌＧａＡｓ第三ガイド層１８（波長組成１．１μｍ）が形成されており、ｉ−ＩｎＧａＡｓ光吸収層４に近いガイド層ほど波長組成が長い、すなわち、屈折率が高い構造となっている。したがって、ガイド層中を導波する光は、より屈折率の高い方、すなわちｉ−ＩｎＧａＡｓ光吸収層４に近い方へと導かれ、光電変換部８においてより効率のよい光電変換が行われ、高感度な素子が得られる。さらにここで、ｉ−ＩｎＧａＡｓ光吸収層４に接する部分のガイド層は、ＩｎＧａＡｓＰで形成され、その他のガイド層はＩｎＡｌＧａＡｓで構成されていることにより、暗電流が少ない素子が容易に作製できるという効果が得られる。その理由を以下に説明する。ＩｎＡｌＧａＡｓは、化学的反応性の高いＡｌを含むため、ＦｅドープＩｎＰ層９を形成するときに、ＦｅドープＩｎＰとＩｎＡｌＧａＡｓとの界面に酸化物等が残り易く、界面近傍のＦｅドープＩｎＰの結晶品質が劣化し易い。従って、素子動作時に電界がかかる部分、すなわちｉ−ＩｎＧａＡｓ光吸収層４に近い部分にＩｎＡｌＧａＡｓが存在すると、この結晶品質劣化の影響により、素子の暗電流が増加するという問題が起こる。この問題に対し、第四の実施例ではｉ−ＩｎＧａＡｓ光吸収層４に接する部分のガイド層はＡｌを含まないＩｎＧａＡｓＰで形成されているので暗電流増加が起こりにくい。一方、ＩｎＧａＡｓＰは、Ｖ族元素がＡｓとＰの２種類含まれるため、組成制御が難しく、組成の異なるＩｎＧａＡｓＰを複数積層しようとした場合、格子定数のずれにより結晶品質の劣化が起こり、やはり暗電流の増加が起こり易い。この問題に対し、第四の実施例では組成の異なる層を積層する部分には、Ｖ族元素をＡｓしか含まず組成制御が比較的容易なＩｎＡｌＧａＡｓを用いているので暗電流増加が起こりにくい。
【００２０】
［第五の実施例］
図１２は本発明の第五の実施例を示す断面図であって、これは第四の実施例における図１１に対応する図である。第五の実施例が第四の実施例と異なる点は、ＦｅドープＩｎＰ層９の層厚が薄く、素子の半導体表面を覆うような形で形成されている点である。このような構造は、図１３の従来の実施例における窒化シリコン膜１０８の替わりにＦｅドープＩｎＰ層９の薄膜を用いた構造とみなすことができ、一般に、エピパッシベーション構造、と呼ばれている構造である。これ以外の基本的な素子構成は第三の実施例と同様である。
【００２１】
次に、第五の実施例の動作、効果について説明する。第五の実施例においてはＦｅドープＩｎＰ層９の層厚が薄いため、放熱性によるハイパワー光入射時の温度上昇抑制効果は小さいものの、図１３の従来の実施例における窒化シリコン膜１０８と比較してＦｅドープＩｎＰ層９は長期的に安定な材料であり、素子の長期信頼性が向上するという効果が得られる。ここで、ｉ−ＩｎＧａＡｓ光吸収層４に接する部分のガイド層は、ＩｎＧａＡｓＰで形成され、その他のガイド層はＩｎＡｌＧａＡｓで構成されていることにより、暗電流が少ない素子が容易に作製できるという効果、及びその理由については第四の実施例と同様である。
【００２２】
上記の第四の実施例においては、第三の実施例におけるガイド層がｎ＋−ＩｎＧａＡｓＰガイド層３、ｎ＋−ＩｎＡｌＧａＡｓ第二ガイド層１９、ｎ＋−ＩｎＡｌＧａＡｓ第三ガイド層１８からなる多層構造である例を示したが、第一、第二の実施例におけるｎ＋−ＩｎＧａＡｓＰガイド層３、あるいはｐ＋−ＩｎＧａＡｓＰガイド層５に同様の多層構造を導入した場合にも同様の効果が得られる。
また、上記の第一、第二、第三、第四、第五の実施例では、光電変換部の構造がそれぞれいわゆるｐｉｎフォトダイオード構造である場合を説明したが、これらに限らず、アバランシェフォトダイオード構造や、ショットキーフォトダイオード構造など他のフォトダイオード構造であっても同様の効果が得られる。また、各実施例では、光電変換部と反射ミラーとの間には、ＦｅドープＩｎＰ層９が介在していたが、これを介することなく光電変換部の後端面に直接的に反射ミラーを形成するようにしてもよい。
【００２３】
【発明の効果】
以上説明したように、本発明による導波路型半導体受光素子は、光電変換部の導波路メサがＦｅドープＩｎＰ層等の熱伝導率の高い材料にて覆われたものであるので、あるいは光電変換部の導波路メサ上に厚い放熱電極が形成されたものであるので、放熱性が高く、素子にハイパワー光が入射された場合であっても温度上昇が少なく、素子の劣化、破壊が起こりにくいという効果が得られる。さらに、導波路メサを埋め込んだＦｅドープＩｎＰ層等の埋め込み層は、光電変換部８の片側に充分な厚さを残して、反対側は光電変換部８に接する部分のみ薄く残してエッチング除去され、そこに直接ＡｕＧｅＮｉアロイ電極１３が形成されているため、上記の放熱性のよさを維持したまま、素子の寄生抵抗を低く抑えることができ、応答速度の速い素子が得られる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す平面図。
【図２】図１のＡ−Ａ′線の断面図。
【図３】図１のＢ−Ｂ′線の断面図。
【図４】本発明の第二の実施例を示す平面図。
【図５】図４のＡ−Ａ′線の断面図。
【図６】図４のＢ−Ｂ′線の断面図。
【図７】図４のＣ−Ｃ′線の断面図。
【図８】本発明の第三の実施例を示す平面図。
【図９】図８のＡ−Ａ′線の断面図。
【図１０】図８のＢ−Ｂ′線の断面図。
【図１１】本発明の第四の実施例を示す断面図。
【図１２】本発明の第五の実施例を示す断面図。
【図１３】従来例の断面図。
【符号の説明】
１ 半絶縁性ＩｎＰ基板
２ ｎ＋−ＩｎＰクラッド層
３ ｎ＋−ＩｎＧａＡｓＰガイド層
４ ｉ−ＩｎＧａＡｓ光吸収層
５ ｐ＋−ＩｎＧａＡｓＰガイド層
６ ｐ＋−ＩｎＰクラッド層
７ ｐ＋−ＩｎＧａＡｓコンタクト層
８ 光電変換部
９ ＦｅドープＩｎＰ層
１０ 反射ミラー
１１ 窒化シリコン膜
１２ ＡｕＺｎアロイ電極
１３ ＡｕＧｅＮｉアロイ電極
１４ａ、１４ｂ、１４ｃ ＴｉＰｔＡｕ電極
１５ａ、１５ｂ、１５ｃ Ａｕメッキ電極
１６ 放熱電極
１７ 窒化シリコン膜
１８ ｎ＋−ＩｎＡｌＧａＡｓ第三ガイド層（波長組成１．１μｍ）
１９ ｎ＋−ＩｎＡｌＧａＡｓ第二ガイド層（波長組成１．２μｍ）
１０１ 半絶縁性ＩｎＰ基板
１０２ ｎ＋−ＩｎＰクラッド層
１０３ ｎ＋−ＩｎＡｌＧａＡｓガイド層
１０４ ｉ−ＩｎＧａＡｓ光吸収層
１０５ ｐ＋−ＩｎＡｌＧａＡｓガイド層
１０６ ｐ＋−ＩｎＰクラッド層
１０７ ｐ＋−ＩｎＧａＡｓコンタクト層
１０８ 窒化シリコン膜
１０９ ｐ側電極
１１０ ｎ側電極
【発明の属する技術分野】
本発明は、光通信システムの受信モジュールや送受信モジュールに用いられる導波路型等の半導体受光素子に関するものである。
【０００２】
【従来の技術】
光通信システムの受信モジュールあるいは送受信モジュールに用いられる半導体受光素子として、導波路型半導体受光素子の研究開発が進められている。従来の面入射型素子では光吸収層に対して垂直な方向から信号光を入射するのに対し、導波路型半導体受光素子では水平な方向から入射する。従って光吸収層を薄く設計した場合でも導波路長を十分長くとれば高い光電変換効率が得られる。すなわち、従来の面入射型では素子応答特性の高速化（キャリア走行時間短縮）と光電変換効率がトレードオフの関係であったのに対し、導波路型半導体受光素子では両者の両立が可能となる。
【０００３】
このような高速性と高い光電変換効率の両立という特徴に着目してして作製された導波路型半導体受光素子としては、例えば「１９９８年７月、第３回オプトエレクトロニクス・アンド・コミュニケーションズ・コンファレンス、テクニカルダイジェスト、３５４〜３５５頁（Ｔｈｉｒｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｎｆｅｒｅｎｃｅ （ＯＥＣＣ‘９８） ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ， Ｊｕｌｙ １９９８）」にその一例が報告されている。この素子は、図１３に示すように、半絶縁性ＩｎＰ基板１０１上にｎ＋−ＩｎＰクラッド層１０２、ｎ＋−ＩｎＡｌＧａＡｓガイド層１０３（コア層とクラッド層の中間の屈折率を有する層、層厚０．８μｍ）、ｉ−ＩｎＧａＡｓ光吸収層１０４（層厚０．５μｍ）、ｐ＋−ＩｎＡｌＧａＡｓガイド層１０５（層厚０．１μｍ）、ｐ＋−ＩｎＰクラッド層１０６、ｐ＋−ＩｎＧａＡｓコンタクト層１０７からなる導波路メサを形成し、その表面に窒化シリコン膜１０８を形成した構造となっている。そして、ｐ＋−ＩｎＧａＡｓコンタクト層１０７上とｎ＋−ＩｎＰクラッド層１０２上の一部の窒化シリコン膜１０８を除去し、そこにｐ側電極１０９とｎ側電極１１０を形成している。
この導波路型受光素子では、ｎ側電極を導波路メサの側面近くのｎ＋−ＩｎＰクラッド層１０２上に直接形成していることにより素子の寄生抵抗を低く抑えることができる。そして、光吸収層１０４の層厚を０．５μｍと薄く設計することで、３ｄＢダウンの遮断周波数が４０ＧＨｚ以上と高速応答が得られ、同時に、導波路型素子構造を採用していることにより７７％という高い光電変換効率（外部量子効率）が得られている。
【０００４】
【発明が解決しようとする課題】
従来の導波路型半導体受光素子では、素子抵抗を低く抑えることができるものの、導波路メサが薄い窒化シリコン膜にて直接被覆されて露出して形成されているため放熱性が悪く、高いパワーの光が入射されたときに素子が劣化、破壊しやすいという問題があった。
本発明の目的は、素子抵抗を低く維持したまま、高いパワーの光が入射した場合であっても、素子が劣化、破壊することがないようにして、高速で信頼性の高い導波路型半導体受光素子を提供できるようにすることである。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が導波路としてメサ状に形成され、かつ、この導波路メサがバンドギャップ波長が入射光波長よりも短い半導体からなる埋め込み層で覆われている導波路型の半導体受光素子において、前記導波路メサの前方領域の側方においては前記埋め込み層が除去されずに残っており、かつ、この前方領域よりも後方の領域においては前記埋め込み層が該導波路メサの側壁を薄く覆う部分を残して除去されており、その除去された部分にコンタクト電極が形成されていることを特徴とする半導体受光素子、が提供される。
【０００６】
また、上記の目的を達成するために、本発明によれば、半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が導波路としてメサ状に形成され、かつ、この導波路メサがバンドギャップ波長が入射光波長よりも短い半導体からなる埋め込み層で覆われている導波路型の半導体受光素子において、前記導波路メサの後端において、後端面から一定距離をおいた前記埋め込み層が除去されており、その除去された端面に反射光を前記光電変換部に再び入射させる反射ミラーが形成されていることを特徴とする半導体受光素子、が提供される。
【０００７】
また、上記の目的を達成するために、本発明によれば、半導体受光素子半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が形成されている半導体受光素子において、一方の電極が、前記光電変換部の上部を覆って形成されると共に該光電変換部の上部からその外部に引き出されており、かつ、前記一方の電極は前記光電変換部の上部でその膜厚が他の部分よりも厚く形成されていることを特徴とする半導体受光素子、が提供される。
【０００８】
また、上記の目的を達成するために、本発明によれば、半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が導波路としてメサ状に形成されている導波路型の半導体受光素子において、一方の電極が、前記光電変換部の上部全体を覆って形成されると共に該光電変換部の上部からその外部に引き出されており、かつ、前記一方の電極は前記光電変換部の上部で放熱電極としてその膜厚が他の部分よりも厚く形成されていることを特徴とする半導体受光素子、が提供される。
【０００９】
【発明の実施の形態】
次に、本発明の実施の形態について、実施例に則して図面を参照して詳細に説明する。
［第一の実施例］
図１は、本発明の第一の実施例の平面図であり、図２、図３は、それぞれ図１中のＡ−Ａ’、Ｂ−Ｂ’線での断面図である。本実施例の結晶層構造は、半絶縁性ＩｎＰ基板１上に、ｎ＋−ＩｎＰクラッド層２、ｎ＋−ＩｎＧａＡｓＰガイド層３（波長組成１．３μｍ）、ｉ−ＩｎＧａＡｓ光吸収層４（層厚０．５μｍ）、ｐ＋−ＩｎＧａＡｓＰガイド層５（波長組成１．３μｍ）、ｐ＋−ＩｎＰクラッド層６、ｐ＋−ＩｎＧａＡｓコンタクト層７が順次積層されたものである。そして、図２、図３に示すように、深さの異なる複数回のエッチング工程により、半絶縁性ＩｎＰ基板１が露出するまでエッチングした領域、ｎ＋−ＩｎＰクラッド層２が露出するまでエッチングした領域、および、エッチングを施さず、ｐ＋−ＩｎＧａＡｓコンタクト層７が残った領域が形成されている。このｐ＋−ＩｎＧａＡｓコンタクト層７が残った領域が、入射光を光電変換する光電変換部８である。ここで、光電変換部８の長さ（図２で示した方向の寸法）は、２０μｍである。さらに、このメサ構造を囲むように、ＦｅドープＩｎＰ層９が形成されている。ここで、図３に示すように、このＦｅドープＩｎＰ層９は、光電変換部８の片側（図３では左側）に充分な厚さが残されており、反対側は光電変換部８に接する部分のみ薄く残して、後はｎ＋−ＩｎＰクラッド層２が露出するまでエッチング除去されている。
【００１０】
さらに、図２に示すように、ＦｅドープＩｎＰ層９は、光電変換部８の後部においてもエッチング除去され、溝が形成されている。この溝の光電変換部８側の側壁が、後に説明する反射ミラー１０である。そして、図２、図３に示すように、素子表面を覆うように窒化シリコン膜１１が形成されている。さらに、窒化シリコン膜１１の一部が除去され、光電変換部８の上部にはｐ側電極としてのＡｕＺｎアロイ電極１２が、ｎ＋−ＩｎＰクラッド層２が露出した領域上にはｎ側電極としてのＡｕＧｅＮｉアロイ電極１３が形成されている。そして、図２、図３に示すように、ＡｕＺｎアロイ電極１２、ＡｕＧｅＮｉアロイ電極１３を拡大、延長する形態にてＴｉＰｔＡｕ電極１４ａ、１４ｂが形成され、さらに、図１、図２、図３に示すようにこれらのＴｉＰｔＡｕ電極上に、これを補強する形でＡｕメッキ電極１５ａ、１５ｂ（層厚１μｍ）が形成されている。そして、光電変換部８の上部に層厚５μｍ のＡｕメッキ膜からなる放熱電極１６が形成されている。さらに、素子の入射端面に反射防止膜として窒化シリコン膜１７が形成されている。
【００１１】
次に、第一の実施例の動作、効果について説明する。本実施例と図１２に示した従来の導波路型受光素子と異なる点は、まず、従来の受光素子では導波路メサが直接窒化シリコン膜で覆われた構造であるのに対し、本実施例の導波路メサ（光電変換部８）はＦｅドープＩｎＰ層９で周囲が覆われている点である。本実施例のＦｅドープＩｎＰ層９は、従来例において導波路メサを覆っていた窒化シリコン膜、及びその外側の空気と比較して熱伝導率が極めて高いので放熱性がよく、素子にハイパワー光が入射した場合にも温度上昇が少なく、素子が劣化、破壊しにくいという効果が得られる。また、本実施例のＦｅドープＩｎＰ層９は、光電変換部８の片側（図３では左側）に充分な厚さが残されており、反対側は光電変換部８に接する部分のみ薄く残して、後はｎ＋−ＩｎＰクラッド層２が露出するまでエッチング除去され、導波路メサ（光電変換部８）のごく近くにＡｕＧｅＮｉアロイ電極１３が形成されているため、上記の放熱のよさを保ったまま、素子抵抗を低くすることができ、応答速度の速い素子が得られる。
【００１２】
また、本実施例のＦｅドープＩｎＰ層９は、光電変換部８の後部においてもエッチング除去され、溝が形成されており、この溝の光電変換部８に接する側壁が、反射ミラー１０として機能する。すなわち、従来は、入射光の全パワーのうち光電変換部８で吸収しきれなかったパワー成分は、そのまま光電変換部の後端から放射され損失となったが、本実施例では、反射ミラー１０により光電変換部８で変換しきれなかったパワー成分が反射されており返され、光電変換部８で吸収される。
【００１３】
したがって、従来よりも光電変換効率が高まり、高感度な素子が得られる。また、本実施例では、光電変換部８の上部に層厚５μｍ のＡｕメッキ膜からなる放熱電極１６が形成されている。Ａｕは熱伝導率が極めて高い材料であるため、光電変換部８からの放熱性が高くなり、素子にハイパワー光を入射した場合にも温度上昇が少なく、素子が劣化、破壊しにくいという効果が得られる。なお、第一の実施例では放熱電極１６の材料としてＡｕを用いた例を示したが、Ａｕに限らず、Ｃｕなど、熱伝導率の高い他の材料であっても同様の効果が得られる。
【００１４】
［第二の実施例］
図４は、本発明の第二の実施例の平面図であり、図５、図６、図７は、それぞれ図４中のＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’線での断面図である。第二の実施例が第一の実施例と異なる点は、図６に示すように、入射端面から後方に離れた部位においてはＡｕＧｅＮｉアロイ電極１３が光電変換部８の両側に形成され、ＡｕＧｅＮｉアロイ電極１３からＴｉＰｔＡｕ電極１４ｂ、１４ｃとＡｕメッキ電極１５ｂ、１５ｃが導波路メサの両側に引き出される一方、入射端面近傍では、図７に示すように、光電変換部８の両側にＦｅドープＩｎＰ層９がエッチングされずに残されている点と、図４、図５に示すように、ＡｕＺｎアロイ電極１２から引き出されたＴｉＰｔＡｕ電極１４ａとＡｕメッキ電極１５ａとが反射ミラー１０を形成するための溝を越えて光電変換部の後方に延在している点である。なお、ここで、反射ミラー用の溝の上部のＴｉＰｔＡｕ電極１４ａとＡｕメッキ電極１５ａは、橋渡し状の構造、すなわちいわゆるエアブリッジ構造となっている。それ以外の、素子の基本的な構成については第一の実施例と同様である。
【００１５】
次に、第二の実施例の動作、効果を説明する。一般に導波路型半導体受光素子に光を入射すると、その光吸収は入射端面近傍に集中し、したがって発熱量も入射端面近傍が特に大きい。これに対して第二の実施例では、図７に示すように、入射端面近傍において光電変換部８の両側にＦｅドープＩｎＰ層９がエッチングされずに残されており、特に発熱の大きい部位の放熱性が向上しているので、ハイパワー光が入射された場合にも素子が劣化、破壊しにくいという効果が得られる。さらに、入射端部よりも後方の、比較的発熱の小さい部位については、図６に示すように、導波路メサ（光電変換部８）の両側にＡｕＧｅＮｉアロイ電極１３が形成されているため、上記の放熱のよさを保ったまま、素子抵抗を低く抑えることができ、応答速度の速い素子が得られる。
【００１６】
［第三の実施例］
図８は、本発明の第三の実施例を示す平面図であり、図９、図１０は、それぞれ図８中のＡ−Ａ’、Ｂ−Ｂ’線での断面図である。第三の実施例の第一の実施例と異なる点は、第三の実施例では図９に示すように、 ｐ＋−ＩｎＧａＡｓＰ ガイド層（５）が削除されている点と、光電変換部８の前方において、ｐ＋−ＩｎＧａＡｓコンタクト層７、ｐ＋−ＩｎＰクラッド層６およびｉ−ＩｎＧａＡｓ光吸収層４がエッチングされる一方でｎ＋−ＩｎＧａＡｓＰガイド層３がエッチングされずに残されており、そのエッチングされずに残されたｎ＋−ＩｎＧａＡｓＰガイド層３上のみにＦｅドープＩｎＰ層９が形成されている点であって、それ以外の素子構成は第一の実施例と同様である。
本実施例は、入射光はｎ＋−ＩｎＧａＡｓＰガイド層３に入射される形態、即ちいわゆる装荷型構造の素子となっている。
【００１７】
次に、第三の実施例の動作、効果について説明する。第三の実施例では、入射光は、まずｎ＋−ＩｎＧａＡｓＰガイド層３に入射され、光電変換部８まで導波された後、ｉ−ＩｎＧａＡｓ光吸収層４へ下層から沁み込むようにして侵入し光電変換される。したがって、ｉ−ＩｎＧａＡｓ光吸収層４への光の入射の仕方がいわば間接的であり、第一の実施例と比較して、入射端部への光電流集中が緩和され、よりハイパワーな光が入射された場合であっても素子が劣化、破壊しにくいという効果が得られる。この他、第一の実施例の効果として前述した効果は、第三の実施例においても全て同様に得られる。
なお、以上説明した第三の実施例は、装荷型構造の素子に第一の実施例の構造を適用した例であるが、同様に、第二の実施例を適用することも可能であり、同様の効果が得られる。
【００１８】
［第四の実施例］
図１１は、本発明の第四の実施例を示す断面図であって、これは、第三の実施例における図９に対応する図である。第四の実施例が第三の実施例と異なる点は、ｎ＋−ＩｎＧａＡｓＰガイド層３（波長組成１．３μｍ）の下層に、ｎ＋−ＩｎＡｌＧａＡｓ第二ガイド層１９（波長組成１．２μｍ）、ｎ＋−ＩｎＡｌＧａＡｓ第三ガイド層１８（波長組成１．１μｍ）、が形成されている点である。これ以外の基本的な素子構成は第三の実施例と同様である。
【００１９】
次に、第四の実施例の動作、効果について説明する。第四の実施例においてはｎ＋−ＩｎＧａＡｓＰガイド層３（波長組成１．３μｍ）の下層に、ｎ＋−ＩｎＡｌＧａＡｓ第二ガイド層１９（波長組成１．２μｍ）、ｎ＋−ＩｎＡｌＧａＡｓ第三ガイド層１８（波長組成１．１μｍ）が形成されており、ｉ−ＩｎＧａＡｓ光吸収層４に近いガイド層ほど波長組成が長い、すなわち、屈折率が高い構造となっている。したがって、ガイド層中を導波する光は、より屈折率の高い方、すなわちｉ−ＩｎＧａＡｓ光吸収層４に近い方へと導かれ、光電変換部８においてより効率のよい光電変換が行われ、高感度な素子が得られる。さらにここで、ｉ−ＩｎＧａＡｓ光吸収層４に接する部分のガイド層は、ＩｎＧａＡｓＰで形成され、その他のガイド層はＩｎＡｌＧａＡｓで構成されていることにより、暗電流が少ない素子が容易に作製できるという効果が得られる。その理由を以下に説明する。ＩｎＡｌＧａＡｓは、化学的反応性の高いＡｌを含むため、ＦｅドープＩｎＰ層９を形成するときに、ＦｅドープＩｎＰとＩｎＡｌＧａＡｓとの界面に酸化物等が残り易く、界面近傍のＦｅドープＩｎＰの結晶品質が劣化し易い。従って、素子動作時に電界がかかる部分、すなわちｉ−ＩｎＧａＡｓ光吸収層４に近い部分にＩｎＡｌＧａＡｓが存在すると、この結晶品質劣化の影響により、素子の暗電流が増加するという問題が起こる。この問題に対し、第四の実施例ではｉ−ＩｎＧａＡｓ光吸収層４に接する部分のガイド層はＡｌを含まないＩｎＧａＡｓＰで形成されているので暗電流増加が起こりにくい。一方、ＩｎＧａＡｓＰは、Ｖ族元素がＡｓとＰの２種類含まれるため、組成制御が難しく、組成の異なるＩｎＧａＡｓＰを複数積層しようとした場合、格子定数のずれにより結晶品質の劣化が起こり、やはり暗電流の増加が起こり易い。この問題に対し、第四の実施例では組成の異なる層を積層する部分には、Ｖ族元素をＡｓしか含まず組成制御が比較的容易なＩｎＡｌＧａＡｓを用いているので暗電流増加が起こりにくい。
【００２０】
［第五の実施例］
図１２は本発明の第五の実施例を示す断面図であって、これは第四の実施例における図１１に対応する図である。第五の実施例が第四の実施例と異なる点は、ＦｅドープＩｎＰ層９の層厚が薄く、素子の半導体表面を覆うような形で形成されている点である。このような構造は、図１３の従来の実施例における窒化シリコン膜１０８の替わりにＦｅドープＩｎＰ層９の薄膜を用いた構造とみなすことができ、一般に、エピパッシベーション構造、と呼ばれている構造である。これ以外の基本的な素子構成は第三の実施例と同様である。
【００２１】
次に、第五の実施例の動作、効果について説明する。第五の実施例においてはＦｅドープＩｎＰ層９の層厚が薄いため、放熱性によるハイパワー光入射時の温度上昇抑制効果は小さいものの、図１３の従来の実施例における窒化シリコン膜１０８と比較してＦｅドープＩｎＰ層９は長期的に安定な材料であり、素子の長期信頼性が向上するという効果が得られる。ここで、ｉ−ＩｎＧａＡｓ光吸収層４に接する部分のガイド層は、ＩｎＧａＡｓＰで形成され、その他のガイド層はＩｎＡｌＧａＡｓで構成されていることにより、暗電流が少ない素子が容易に作製できるという効果、及びその理由については第四の実施例と同様である。
【００２２】
上記の第四の実施例においては、第三の実施例におけるガイド層がｎ＋−ＩｎＧａＡｓＰガイド層３、ｎ＋−ＩｎＡｌＧａＡｓ第二ガイド層１９、ｎ＋−ＩｎＡｌＧａＡｓ第三ガイド層１８からなる多層構造である例を示したが、第一、第二の実施例におけるｎ＋−ＩｎＧａＡｓＰガイド層３、あるいはｐ＋−ＩｎＧａＡｓＰガイド層５に同様の多層構造を導入した場合にも同様の効果が得られる。
また、上記の第一、第二、第三、第四、第五の実施例では、光電変換部の構造がそれぞれいわゆるｐｉｎフォトダイオード構造である場合を説明したが、これらに限らず、アバランシェフォトダイオード構造や、ショットキーフォトダイオード構造など他のフォトダイオード構造であっても同様の効果が得られる。また、各実施例では、光電変換部と反射ミラーとの間には、ＦｅドープＩｎＰ層９が介在していたが、これを介することなく光電変換部の後端面に直接的に反射ミラーを形成するようにしてもよい。
【００２３】
【発明の効果】
以上説明したように、本発明による導波路型半導体受光素子は、光電変換部の導波路メサがＦｅドープＩｎＰ層等の熱伝導率の高い材料にて覆われたものであるので、あるいは光電変換部の導波路メサ上に厚い放熱電極が形成されたものであるので、放熱性が高く、素子にハイパワー光が入射された場合であっても温度上昇が少なく、素子の劣化、破壊が起こりにくいという効果が得られる。さらに、導波路メサを埋め込んだＦｅドープＩｎＰ層等の埋め込み層は、光電変換部８の片側に充分な厚さを残して、反対側は光電変換部８に接する部分のみ薄く残してエッチング除去され、そこに直接ＡｕＧｅＮｉアロイ電極１３が形成されているため、上記の放熱性のよさを維持したまま、素子の寄生抵抗を低く抑えることができ、応答速度の速い素子が得られる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す平面図。
【図２】図１のＡ−Ａ′線の断面図。
【図３】図１のＢ−Ｂ′線の断面図。
【図４】本発明の第二の実施例を示す平面図。
【図５】図４のＡ−Ａ′線の断面図。
【図６】図４のＢ−Ｂ′線の断面図。
【図７】図４のＣ−Ｃ′線の断面図。
【図８】本発明の第三の実施例を示す平面図。
【図９】図８のＡ−Ａ′線の断面図。
【図１０】図８のＢ−Ｂ′線の断面図。
【図１１】本発明の第四の実施例を示す断面図。
【図１２】本発明の第五の実施例を示す断面図。
【図１３】従来例の断面図。
【符号の説明】
１ 半絶縁性ＩｎＰ基板
２ ｎ＋−ＩｎＰクラッド層
３ ｎ＋−ＩｎＧａＡｓＰガイド層
４ ｉ−ＩｎＧａＡｓ光吸収層
５ ｐ＋−ＩｎＧａＡｓＰガイド層
６ ｐ＋−ＩｎＰクラッド層
７ ｐ＋−ＩｎＧａＡｓコンタクト層
８ 光電変換部
９ ＦｅドープＩｎＰ層
１０ 反射ミラー
１１ 窒化シリコン膜
１２ ＡｕＺｎアロイ電極
１３ ＡｕＧｅＮｉアロイ電極
１４ａ、１４ｂ、１４ｃ ＴｉＰｔＡｕ電極
１５ａ、１５ｂ、１５ｃ Ａｕメッキ電極
１６ 放熱電極
１７ 窒化シリコン膜
１８ ｎ＋−ＩｎＡｌＧａＡｓ第三ガイド層（波長組成１．１μｍ）
１９ ｎ＋−ＩｎＡｌＧａＡｓ第二ガイド層（波長組成１．２μｍ）
１０１ 半絶縁性ＩｎＰ基板
１０２ ｎ＋−ＩｎＰクラッド層
１０３ ｎ＋−ＩｎＡｌＧａＡｓガイド層
１０４ ｉ−ＩｎＧａＡｓ光吸収層
１０５ ｐ＋−ＩｎＡｌＧａＡｓガイド層
１０６ ｐ＋−ＩｎＰクラッド層
１０７ ｐ＋−ＩｎＧａＡｓコンタクト層
１０８ 窒化シリコン膜
１０９ ｐ側電極
１１０ ｎ側電極
Claims (13)
- 半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が導波路としてメサ状に形成され、かつ、この導波路メサがバンドギャップ波長が入射光波長よりも短い半導体からなる埋め込み層で覆われている導波路型の半導体受光素子において、前記導波路メサの前方領域の側方においては前記埋め込み層が除去されずに残っており、かつ、この前方領域よりも後方の領域においては前記埋め込み層が該導波路メサの側壁を薄く覆う部分を残して除去されており、その除去された部分にコンタクト電極が形成されていることを特徴とする半導体受光素子。
- 前記導波路メサの後端において、後端面から一定距離をおいた前記埋め込み層が除去されており、その除去された端面に反射光を前記光電変換部に再び入射させる反射ミラーが形成されていることを特徴とする請求項１記載の半導体受光素子。
- 半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が導波路としてメサ状に形成され、かつ、この導波路メサがバンドギャップ波長が入射光波長よりも短い半導体からなる埋め込み層で覆われている導波路型の半導体受光素子において、前記導波路メサの後端において、後端面から一定距離をおいた前記埋め込み層が除去されており、その除去された端面に反射光を前記光電変換部に再び入射させる反射ミラーが形成されていることを特徴とする半導体受光素子。
- 前記埋め込み層が、ＦｅがドープされたＩｎＰによって形成されていることを特徴とする請求項１〜３の内の何れかに記載の半導体受光素子。
- 一方の電極が、前記光電変換部の上部を覆って形成されると共に該光電変換部の上部からその外部に引き出されており、かつ、前記一方の電極は前記光電変換部の上部でその膜厚が他の部分よりも厚くなされていることを特徴とする請求項１〜４の内の何れかに記載の半導体受光素子。
- 半導体基板上に、バンドギャップ波長が入射光波長と等しいかこれより長い光吸収層を含む光電変換部が形成されている半導体受光素子において、一方の電極が、前記光電変換部の上部を覆って形成されると共に該光電変換部の上部からその外部に引き出されており、かつ、前記一方の電極は前記光電変換部の上部で放熱電極としてその膜厚が他の部分よりも厚く形成されていることを特徴とする半導体受光素子。
- 前記光電変換部が導波路としてメサ状に形成されていることを特徴とする請求項６記載の半導体受光素子。
- 前記光電変換部を構成する導波路メサの表面が、コンタクト形成部および光入射端面部を除いてＦｅがドープされたＩｎＰ層によって被覆されていることを特徴とする請求項７記載の半導体受光素子。
- 前記一方の電極の少なくとも上部が、ＡｕまたはＣｕで構成されていることを特徴とする請求項５〜８の内の何れかに記載の半導体受光素子。
- 前記光電変換部には、信号光が入射される、前記半導体基板よりも屈折率が高く、かつ、バンドギャップ波長が入射光波長よりも短い半導体からなるガイド層が備えられていることを特徴とする請求項１〜９の内の何れかに記載の半導体受光素子。
- 前記光電変換部には、信号光が入射される、前記半導体基板よりも屈折率が高く、かつ、バンドギャップ波長が入射光波長よりも短い半導体からなるガイド層が備えられ、かつ、前記光吸収層が前記ガイド層の一部領域上で重なり、かつ、前記ガイド層の前記信号光が入射される端部から離れた位置に形成されていることを特徴とする請求項１〜９の内の何れかに記載の半導体受光素子。
- 前記ガイド層は、前記光吸収層に近い側の近傍ガイド層と前記光吸収層から離れた側のバンドギャップ波長が前記近傍ガイド層のバンドギャップ波長より短い遠方ガイド層とを含んで構成されており、かつ、前記近傍および遠方ガイド層はそれぞれＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓから形成されていることを特徴とする請求項１０または１１記載の半導体受光素子。
- 前記遠方ガイド層は、組成の異なる複数のＩｎＡｌＧａＡｓ層によって形成され、各ＩｎＡｌＧａＡｓ層は前記光吸収層から離れるにつれてそのバンドギャップギャップ波長が順次短くなることを特徴とする請求項１２記載の半導体受光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000358691A JP3544352B2 (ja) | 2000-10-30 | 2000-11-27 | 半導体受光素子 |
| US09/984,571 US6737718B2 (en) | 2000-10-30 | 2001-10-30 | Semiconductor photodetector |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-329833 | 2000-10-30 | ||
| JP2000329833 | 2000-10-30 | ||
| JP2000358691A JP3544352B2 (ja) | 2000-10-30 | 2000-11-27 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203984A JP2002203984A (ja) | 2002-07-19 |
| JP3544352B2 true JP3544352B2 (ja) | 2004-07-21 |
Family
ID=26602996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000358691A Expired - Fee Related JP3544352B2 (ja) | 2000-10-30 | 2000-11-27 | 半導体受光素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6737718B2 (ja) |
| JP (1) | JP3544352B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525347B2 (en) * | 2001-03-12 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Photodetector and unit mounted with photodetector |
| KR100461157B1 (ko) * | 2002-06-07 | 2004-12-13 | 한국전자통신연구원 | 병렬 광접속 모듈 및 그 제조방법 |
| JP2004095869A (ja) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | 受光素子および受光装置 |
| JP4173716B2 (ja) * | 2002-10-21 | 2008-10-29 | 三菱電機株式会社 | 導波路型フォトダイオードおよびその製造方法 |
| JP4318981B2 (ja) * | 2003-07-29 | 2009-08-26 | 三菱電機株式会社 | 導波路型受光素子 |
| JP4291085B2 (ja) | 2003-08-25 | 2009-07-08 | 三菱電機株式会社 | 導波路型受光素子 |
| WO2005060010A1 (ja) * | 2003-12-18 | 2005-06-30 | Nec Corporation | 受光素子およびそれを用いた光受信機 |
| JP4227513B2 (ja) * | 2003-12-26 | 2009-02-18 | 浜松ホトニクス株式会社 | 半導体受光素子 |
| WO2006080153A1 (ja) * | 2005-01-28 | 2006-08-03 | Nec Corporation | 半導体受光素子及びその製造方法 |
| JP4983790B2 (ja) * | 2006-02-20 | 2012-07-25 | 富士通株式会社 | 光半導体装置とその製造方法 |
| US20090277502A1 (en) * | 2006-04-14 | 2009-11-12 | Atsushi Yoshida | Solar cell, solar cell module using the solar cell and method for manufacturing the solar cell module |
| US20070262296A1 (en) * | 2006-05-11 | 2007-11-15 | Matthias Bauer | Photodetectors employing germanium layers |
| JP5262293B2 (ja) * | 2008-05-26 | 2013-08-14 | 三菱電機株式会社 | 光半導体装置 |
| JP2010010450A (ja) | 2008-06-27 | 2010-01-14 | Mitsubishi Electric Corp | 導波路型受光素子 |
| TWI419347B (zh) * | 2008-07-14 | 2013-12-11 | United Microelectronics Corp | 一種ｐｉｎ光二極體結構及其製法 |
| US7732886B2 (en) * | 2008-07-15 | 2010-06-08 | United Microelectronics Corp. | Pin photodiode structure |
| JP5526611B2 (ja) * | 2009-06-09 | 2014-06-18 | 日本電気株式会社 | 半導体受光素子および半導体受光素子の製造方法 |
| US8492699B2 (en) * | 2009-09-22 | 2013-07-23 | Intersil Americas Inc. | Photodetectors useful as ambient light sensors having an optical filter rejecting a portion of infrared light |
| KR101700779B1 (ko) * | 2012-09-21 | 2017-01-31 | 한국전자통신연구원 | 포토믹서 및 그의 제조방법 |
| JP6630241B2 (ja) * | 2016-06-29 | 2020-01-15 | 日本電信電話株式会社 | 導波路型半導体受光素子及び製造方法 |
| GB2573576B (en) * | 2018-05-11 | 2020-06-10 | Rockley Photonics Ltd | Optoelectronic device and method of manufacturing thereof |
| US10666353B1 (en) * | 2018-11-20 | 2020-05-26 | Juniper Networks, Inc. | Normal incidence photodetector with self-test functionality |
| US20230178666A1 (en) * | 2020-10-09 | 2023-06-08 | Mitsubishi Electric Corporation | Waveguide photodetector |
| US20240332438A1 (en) * | 2021-10-14 | 2024-10-03 | Mitsubishi Electric Corporation | Waveguide-type light-receiving element, waveguide-type light-receiving element array, and method for manufacturing waveguide-type light-receiving element |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01296663A (ja) | 1988-05-25 | 1989-11-30 | Sumitomo Electric Ind Ltd | 光電子集積回路 |
| JP2605911B2 (ja) | 1990-01-31 | 1997-04-30 | 日本電気株式会社 | 光変調器及び光検出器 |
| US5357122A (en) * | 1991-09-05 | 1994-10-18 | Sony Corporation | Three-dimensional optical-electronic integrated circuit device with raised sections |
| JPH05121774A (ja) | 1991-10-24 | 1993-05-18 | Nec Corp | 導波路型半導体受光素子の製造方法 |
| JPH05183185A (ja) | 1991-12-27 | 1993-07-23 | Fujitsu Ltd | 半導体光電変換装置 |
| JPH10209484A (ja) | 1997-01-22 | 1998-08-07 | Furukawa Electric Co Ltd:The | 導波路型受光素子 |
| JP4043555B2 (ja) | 1997-09-04 | 2008-02-06 | 古河電気工業株式会社 | 導波路型光検出器 |
| JP3623638B2 (ja) | 1997-09-09 | 2005-02-23 | 沖電気工業株式会社 | 光半導体素子及びその製造方法 |
| JPH11112017A (ja) | 1997-09-30 | 1999-04-23 | Nippon Telegr & Teleph Corp <Ntt> | 導波路型受光素子 |
| JPH11261100A (ja) | 1998-03-09 | 1999-09-24 | Mitsubishi Electric Corp | 光半導体装置の製造方法 |
| JP2000294882A (ja) | 1999-04-01 | 2000-10-20 | Nec Corp | 光半導体装置の製造方法 |
-
2000
- 2000-11-27 JP JP2000358691A patent/JP3544352B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-30 US US09/984,571 patent/US6737718B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020050622A1 (en) | 2002-05-02 |
| JP2002203984A (ja) | 2002-07-19 |
| US6737718B2 (en) | 2004-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3544352B2 (ja) | 半導体受光素子 | |
| JP5387671B2 (ja) | 半導体レーザ及び集積素子 | |
| JP3221916B2 (ja) | 集積型光学ガイドと、光検出器とを備えたオプトエレクトロニックデバイス | |
| JP2010010450A (ja) | 導波路型受光素子 | |
| JPH09153638A (ja) | 導波路型半導体受光装置およびその製造方法 | |
| JP2008153547A (ja) | 埋込導波路型受光素子 | |
| JP4318981B2 (ja) | 導波路型受光素子 | |
| US6020620A (en) | Semiconductor light-receiving device with inclined multilayer structure | |
| JP4168437B2 (ja) | 半導体受光素子 | |
| JP4291085B2 (ja) | 導波路型受光素子 | |
| JP7485262B2 (ja) | 光導波路型受光素子 | |
| JP3452005B2 (ja) | 装荷型半導体受光素子 | |
| JP4217855B2 (ja) | 半導体受光素子 | |
| JPH06268196A (ja) | 光集積装置 | |
| JP2970575B2 (ja) | 導波路型半導体受光素子 | |
| JP2965139B2 (ja) | 導波路型半導体受光素子 | |
| JP7468791B1 (ja) | 導波路型受光素子 | |
| JPS6132804A (ja) | 光導波路一体化受光素子およびその製造方法 | |
| JP3381661B2 (ja) | 導波路型半導体受光素子及びその製造方法 | |
| JP2671843B2 (ja) | 半導体光集積素子とその製造方法 | |
| JP2743935B2 (ja) | 導波路型半導体受光素子 | |
| JP4281743B2 (ja) | 受光素子およびそれを用いた光受信機 | |
| JP5278428B2 (ja) | 半導体受光素子及びその製造方法 | |
| JP5278429B2 (ja) | 半導体受光素子及びその製造方法 | |
| JP4168453B2 (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |