JP2004095869A - 受光素子および受光装置 - Google Patents
受光素子および受光装置 Download PDFInfo
- Publication number
- JP2004095869A JP2004095869A JP2002255179A JP2002255179A JP2004095869A JP 2004095869 A JP2004095869 A JP 2004095869A JP 2002255179 A JP2002255179 A JP 2002255179A JP 2002255179 A JP2002255179 A JP 2002255179A JP 2004095869 A JP2004095869 A JP 2004095869A
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductor
- line electrode
- electrode
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
【課題】周波数特性のばらつきを抑えるとともに、より広帯域な周波数特性を持つようにする。
【解決課題】プリアンプＩＣ６上面の一端側には、入力部として中央の線路電極５２を挟んだ両側に線路電極５４ａ，５４ｂが並設されるコプレーナ線路が設けられている。受光素子８の接合面には、プリアンプＩＣ６の上記コプレーナ線路に対応して、中央の線路電極６２を挟んだ両側に線路電極６４ａ，６４ｂが並設されるコプレーナ線路が設けられている。図示例では、受光素子８の電極がインダクタンス成分を持ち、プリアンプＩＣ６の電極にバンプ５６ａ，５６ｂ，５６ｃが設けられ、受光素子８がそのバンプによってプリアンプＩＣ６上にフリップチップ実装される。なお、受光素子８は、光導波路６６の端面が受光面となる端面受光型のｐｉｎホトダイオードである。
【選択図】 図６
【解決課題】プリアンプＩＣ６上面の一端側には、入力部として中央の線路電極５２を挟んだ両側に線路電極５４ａ，５４ｂが並設されるコプレーナ線路が設けられている。受光素子８の接合面には、プリアンプＩＣ６の上記コプレーナ線路に対応して、中央の線路電極６２を挟んだ両側に線路電極６４ａ，６４ｂが並設されるコプレーナ線路が設けられている。図示例では、受光素子８の電極がインダクタンス成分を持ち、プリアンプＩＣ６の電極にバンプ５６ａ，５６ｂ，５６ｃが設けられ、受光素子８がそのバンプによってプリアンプＩＣ６上にフリップチップ実装される。なお、受光素子８は、光導波路６６の端面が受光面となる端面受光型のｐｉｎホトダイオードである。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
この発明は、光通信システムで用いられる受光素子および受光装置に関するものである。
【０００２】
【従来の技術】
近年の光通信システムでは、１０Ｇｂ／ｓの光伝送システムが実用化されつつあり、現在、４０Ｇｂ／ｓ、５０Ｇｂ／ｓ等の更に高速なビットレートで光信号伝送を行うシステムの実現化に向けて、各所で研究開発が行われている。
【０００３】
ところで、光通信システムで用いられる受光装置は、受光素子とこの受光素子が光電変換した出力電流を電圧に変換し増幅するプリアンプとを主要素としている。高速なビットレートの光信号を受ける受光装置の周波数特性は、受光素子とプリアンプとの接続方法に影響される。
【０００４】
例えば、特開２０００−５８８８１号公報（受光回路）に開示されている受光装置では、受光素子とプリアンプとを同一キャリアの同一面上に近接させて配置し、受光素子の電極とプリアンプの信号入力パッドとをボンディングワイヤによって直接接続している。この公報では、接続するボンディングワイヤの長さを短くすることによって寄生インダクタンス成分を減少させ、高周波帯域の劣化を防ぐことが可能であることが述べられている。
【０００５】
一方、受光素子の電極とプリアンプの信号入力パッドとの接続において、受光素子とプリアンプとを接続するボンディングワイヤのワイヤ長を僅かに長くし、そのインダクタンス成分によりピーキングを生じさせることによって、受光素子のｐ−ｎジャンクションの容量成分による位相変化を相殺し、受光素子における周波数応答特性の３ｄＢ帯域幅をより広帯域にすることができる。
【０００６】
【発明が解決しようとする課題】
しかし、受光素子とプリアンプとをボンディングワイヤによって直接接続するワイヤボンディングの方法では、接続するボンディングワイヤの長さが製造時にばらついて変化するので、インダクタンス成分を適切に制御することが困難である。その結果、インダクタンス成分が変動することによって、周波数特性の再現性も悪く、受光装置の周波数応答特性にばらつき（個体差）が生じるという問題があった。
【０００７】
この発明は、上記に鑑みてなされたもので、周波数特性のばらつきを抑えるとともに、より広帯域な周波数特性を持つことを可能にする受光素子および受光装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、この発明にかかる受光素子は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、前記第１線路電極を構成する中心導体は、前記コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドとを備え、前記第２線路電極を構成する第１導体および第２導体は、前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中から前記導体線路の側辺との間隔が徐々に広がり、前記導体パッドの形成領域付近でその広がった間隔を保って前記第１線路電極の他端側に向かうように形成されることを特徴とする。
【０００９】
つぎの発明にかかる受光素子は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、前記第１線路電極を構成する中心導体は、前記コプレーナ線路の一端から他端に向かった所定区間内幅が徐々に広がるように形成される導体線路と、前記導体線路に接続された導体パッドとを備え、前記第２線路電極を構成する第１導体および第２導体は、前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第１線路電極の他端側に向かうように形成されることを特徴とする。
【００１０】
つぎの発明にかかる受光素子は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、前記第１線路電極を構成する中心導体は、前記コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドとを備え、前記第２線路電極を構成する第１導体および第２導体は、前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第１線路電極の他端側に向かうように形成されることを特徴とする。
【００１１】
つぎの発明にかかる受光素子は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とを有してなり、光電変換された電気信号を伝送するコプレーナ線路を備える受光素子であって、前記第１線路電極もしくは前記第２線路電極に、インダクタンス成分を与えたことを特徴とする。
【００１２】
つぎの発明にかかる受光装置は、上記の発明による受光素子と、前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成されるコプレーナ線路が形成されるプリアンプとを備え、前記プリアンプの前記コプレーナ線路は、前記受光素子の第１線路電極に設けられる導体パッドが前記プリアンプの第１線路電極に接合され、前記受光素子の第２線路電極が前記プリアンプの第２線路電極に接合されることを特徴とする。
【００１３】
つぎの発明にかかる受光装置は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプとを備え、前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドと、を備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中から前記導体線路の側辺との間隔が徐々に広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合されることを特徴とする。
【００１４】
つぎの発明にかかる受光装置は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプとを備え、前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間内幅が徐々に広がるように形成された導体線路と、前記導体線路に接続された導体パッドとを備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合されることを特徴とする。
【００１５】
つぎの発明にかかる受光装置は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプとを備え、前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドとを備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合されることを特徴とする。
【００１６】
つぎの発明にかかる受光装置は、上記の発明において、前記受光素子の第１線路電極は、前記プリアンプの第３線路電極に設けられる前記導体パッドにバンプを介して接合され、前記受光素子の第２線路電極は、前記プリアンプの第４線路電極の他端側にバンプを介して接合されることを特徴とする。
【００１７】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる受光素子および受光装置の好適な実施の形態を詳細に説明する。
【００１８】
図１は、この発明の一実施の形態である受光装置の構造を示すためパッケージの上蓋を外した状態での斜視図である。図１に示すように、この発明の受光装置は、箱型のパッケージ２に収納されている。図１では、上蓋（２ｆ：図３参照）を外した状態を示すが、このパッケージ２は、合金またはアルミナ等の誘電体によって形成され、内周面には金が蒸着されている。図示しない上蓋と開口端Ａとの間には、上蓋を開口端Ａにシーム溶接する図示しない金属製のシールリングが設定される。すなわち、パッケージ２は、気密封止される構造である。
【００１９】
パッケージ２の内部では、底面２ａに導電性のキャリア４が半田付けされている。キャリア４は、金属ブロックまたは表面に金属メッキが施されたセラミックなどからなる。このキャリア４の上面には、プリアンプＩＣ６が直接半田付けされ、プリアンプＩＣ６上面の一端側には、受光素子８がフリップチップ実装されている。プリアンプＩＣ６上面の他端側には、導体製のパッド１０ａ，１０ｂおよび１２ａ，１２ｂが設けられている。このプリアンプＩＣ６は、例えばＩｎＰを基材としている。なお、プリアンプＩＣ６は、セラミック基板（例えば、窒化アルミの基板）を介して間接的にキャリア４の上面に接続される構成としてもよい。
【００２０】
受光素子８が対面するパッケージ２の第１壁面２ｂには、光貫通孔１４が設けられ、気密性を保って光貫通孔１４を塞ぐように（対向する位置に）レンズホルダ１６が接合されている。レンズホルダ１６には、光ファイバ１８が接続されている。この際、光貫通孔１４を塞ぐように、サファイアガラス製の光学窓が機密性を保って接合される。レンズホルダ１６は、内部に例えば倍率５倍の非球面レンズであるレンズ２０を保持している。また、レンズホルダ１６は、光ファイバ１８との接続部に、光ファイバ１８の端末処理を行う図示しないフェルールが固定されている。
【００２１】
パッケージ２の第１壁面２ｂに対向する第２壁面２ｃには、一端がパッケージ２の内部に突出し他端が外部に突出する角棒状のフィードスルー２２が気密構造を有して嵌合されている。パッケージ２の内部に突出するフィードスルー２２の一端は、プリアンプＩＣ６上面の他端側まで延在している。フィードスルー２２は、誘電体で構成され、その上面には、長手方向に沿って、中央部に導体層で構成される差動線路２４ａ，２４ｂが設けられ、それを挟む外側にグランド導体２６ａ，２６ｂが設けられている。これらは、全体としてコプレーナ線路を形成している。差動線路２４ａ，２４ｂおよびグランド導体２６ａ，２６ｂの一端は、プリアンプＩＣ６上面に設けられた導体製のパッド１０ａ，１０ｂおよび１２ａ，１２ｂにボンディングワイヤ２８ａ，２８ｂおよび３０ａ，３０ｂを通して接続（ワイヤボンディング）されている。
【００２２】
パッケージ２の対向する第３壁面２ｄおよび第４壁面２ｅには、それぞれ、一端がパッケージ２の内部に突出し他端が外部に突出する角棒状のフィードスルー３２，３４が気密構造を有して嵌合されている。フィードスルー３２，３４は、それぞれ、誘電体で構成される。フィードスルー３２のパッケージ２内部に突出する一端の上面には、２つの導体線路３６が設けられ、またフィードスルー３４のパッケージ２内部に突出する一端の上面には、２つの導体線路３８が設けられている。
【００２３】
パッケージ２から外部に飛び出すフィードスルー３２，３４の他端には、電源供給ラインであるリード４０，４２が接続されている。リード４０は、プリアンプＩＣ６を駆動する正電圧（図１２，図１５にＶｃｃ、Ｖｒｅｇ）の供給ラインである。リード４２は、受光素子８に印加する逆バイアス電圧（図１５に示すＶｒ）とグランド（図１５に示すＧＮＤ）の供給ラインである。
【００２４】
以上の構成において、光ファイバ１８を介して伝送されてきた光変調信号は、倍率５倍の非球面レンズであるレンズ２０で集光される。すなわち、光ファイバ１８から出射された光変調信号は、スポットサイズが５μｍから１μｍに変換される。細径化された光変調信号は、光貫通孔１４を通過して受光素子８に設けられた後述する光導波路の受光面に入射し、その光導波路を伝播する間に吸収されて光電変換される。受光素子８にて光電変換された電気信号は、フリップチップ実装による接合部分を介してプリアンプＩＣ６に出力される。
【００２５】
プリアンプＩＣ６は、受光素子８からの入力信号を電圧信号に変換・増幅し、パッド１０ａ，１０ｂに出力する。この出力信号は、ボンディングワイヤ２８ａ，２８ｂを介して差動線路２４ａ，２４ｂに伝送され、フィードスルー２２を介してパッケージ２の内部から外部に伝送される。すなわち、差動線路２４ａ，２４ｂは、第２壁面２ｃを貫通するように、パッケージ２の内外に延びて配置されている。
【００２６】
次に、図２〜図６の各図を参照して、図１に示した受光装置の構成を詳細に説明する。なお、図２は、図１に示す受光装置の上面図である。図３は、図１に示す受光装置をＩ−Ｉ線で切断した断面図である。図４は、図１に示す受光素子をレンズ側から見た側面図である。図５は、図１に示すプリアンプＩＣを抜き出して示す上面図である。図６は、図１に示す受光素子とプリアンプＩＣとの関係を説明するための斜視図である。
【００２７】
図２において、フィードスルー３２の上面に設けられる２つの導体線路３６は、パッケージ２内で、ボンディングワイヤ４４ａ，４４ｂを介してキャリア４の対応する側端に設けたパッド４５ａ，４５ｂに接続（ワイヤボンディング）されている。キャリア４の側端に設けたパッド４５ａ，４５ｂは、ボンディングワイヤ４４ｃ，４４ｄを介してプリアンプＩＣ６の対応する側端に設けたパッド４５ｃ，４５ｄに接続（ワイヤボンディング）されている。
【００２８】
また、フィードスルー３４の上面に設けられる２つの導体線路３８のうち、一方は、図１５に示す逆バイアス電圧Ｖｒの供給経路であって、パッケージ２内で、ボンディングワイヤ４６ａを介してキャリア４の対応する側端に設けたパッド４７ａに接続（ワイヤボンディング）されている。パッド４７ａは、キャリア４の側端に設けたパッド４７ｂと接続され、パッド４７ｂはプリアンプＩＣ６の対応する側端に設けたパッド４７ｃとがボンディングワイヤ４６ｂを介して接続されている。また、他方の導体線路３８は、図１５に示すグランド（ＧＮＤ）の供給経路であって、ボンディングワイヤ４６ｃを介してフィードスルー２２のグランド導体２６ａに接続（ワイヤボンディング）されている。
【００２９】
また、図３では、第２壁面２ｃとフィードスルー２２の上面との間に、誘電体５８が設けられている。また、フィードスルー２２の下面（底面２ａ側）には、導体層６０が設けられていることが示されている。
【００３０】
さて、図５は、受光素子８を外した状態でのプリアンプＩＣ６の上面を示すが、図５と図２に示すように、プリアンプＩＣ６上面の一端側には、入力部として中央の線路電極５２を挟んだ両側に線路電極５４ａ，５４ｂが並設されるコプレーナ線路が設けられ、その上に受光素子８が破線で示すバンプ５６ａ，５６ｂ，５６ｃによってフリップチップ実装されることが示されている。なお、後述するように、入力部として並設される３つの線路電極５２，５４ａ，５４ｂには、種々のパターン（形状）がある。
【００３１】
すなわち、受光素子８の接合面には、図３，図４、図６において、プリアンプＩＣ６の上記コプレーナ線路に対応して、中央の線路電極６２を挟んだ両側に線路電極６４ａ，６４ｂが並設されるコプレーナ線路が設けられる。図６に示すように、バンプ５６ａ，５６ｂ，５６ｃは、プリアンプＩＣ６の線路電極５２，５４ａ，５４ｂ上に予め接合され、受光素子８の対応する線路電極６２，６４ａ，６４ｂがこのバンプ５６ａ，５６ｂ，５６ｃに接合（熱圧着）されてフリップチップ実装されることが示されている。但し、図６では、図２に示されているパッド４５ａ，４５ｂ，４７は、図示省略した。なお、後述するように、受光素子８の接合面に並設される３つの線路電極６２，６４ａ，６４ｂには、種々のパターン（形状）がある。
【００３２】
そして、図４と図６に示すように、この受光素子８は、第１壁面２ｂと対面する受光端側において中央の線路電極６２に沿って光導波路６６が配置され、この光導波路６６の端面が受光面となる端面受光型のｐｉｎホトダイオードであることが示されている。このような端面受光型のｐｉｎホトダイオードとしては、例えば、文献“１１０ＧＨｚ動作マッシュルーム構造導波路型ｐｉｎフォトダイオード”（加藤和利他、電子情報通信学会秋季大会、１９９４、Ｃ−２７２、ｐ．２７３）に記載されるものが知られている。
【００３３】
次に、図７を参照して、端面受光型のｐｉｎホトダイオードである受光素子８の具体的な構成例を説明する。なお、図７は、図１に示す受光素子の構造を示す斜視図である。図７では、接合面を上にして示されている。
【００３４】
図７において、直方体形状で示されている基板７０は、例えばｐ型ＩｎＰを基材としている。光信号７００が、直方体形状の基板７０に対し、その長手方向に直交する左方（一端側）から入射するとする。ｐ−ＩｎＰ，ｎ−ＩｎＰの導体層で構成される上記した光導波路６６が、基板７０の一端側であって基板７０の下面（図７では上方に向き、接合面である）に近接した内部位置において、光信号７００の入射光軸上に適宜長さに渡って形成されている。光導波路６６には、吸収層が設けられている。基板７０の一端側に露出する光導波路６６の端面６６ａが受光面を構成している。
【００３５】
そして、基板７０の下面（接合面）には、コプレーナ線路を構成する上記した３つの線路電極６２，６４ａ，６４ｂが設けられている。中央の線路電極６２は、光導波路６６と投影面が重なるように光信号７００の入射光軸に沿いその短手方向の幅一杯に跨って配置されている。また、線路電極６４ａ，６４ｂは、中央の線路電極６２を挟んだ基板７０の長手方向の両側において短手方向の幅一杯に跨って対称配置されている。
【００３６】
基板７０の上面（図７では下方に向いている）には、全面に金でメタライズされた導体層７２が設けられている。導体層７２と光導波路６６との間には、線路電極６４ａ，６４ｂの一端側に延在する導体層（ｎ型ＩｎＰ層）７４が設けられている。基板７０の一端側において、導体層７４と線路電極６４ａ，６４ｂは、スルーホール７６を通して接続されている。
【００３７】
線路電極６２，６４ａ，６４ｂのパターン（形状）には、各種あるが、図７では、次のようになっている。すなわち、中央の線路電極６２は、基板７０の一端から他端に至る途中までほぼ一定の幅で設けられた導体線路６２ａと、導体線路６２ａの他端と基板７０の他端とを連接する四角形状の導体パッド６２ｂとで構成されている。導体パッド６２ｂの横幅は、導体線路６２ａの幅よりも広くなっている。
【００３８】
線路電極６４ａ、６４ｂは、基板７０の一端側においては、一端の先端辺が狭い間隔を置いて導体線路６２ａの一端側の側辺に対向し、一端の先端辺に連接する側辺が基板７０の長手方向に沿って導体線路６２ａから離れる方向に一定距離進み、その後、側辺が基板７０の他端に向かう短手方向に９０度折れ曲がり、導体線路６２ａから一定距離（段差）を置いて他端が基板７０の他端に至る形状をしている。すなわち、導体線路６４ａ，６４ｂは、ある幅を持つＬ字形状になっており、Ｌ字が互いに反対を向くように対称配置されている。
【００３９】
そして、受光素子８の各線路電極には、上記したバンプが接合される。すなわち、中央の線路電極６２では、導体パッド６２ｂのバンプ接合領域１５６ａにバンプ５６ａが接合される。線路電極６４ａには、バンプ接合領域１５６ｂにバンプ５６ｂが接合される。線路電極６４ｂには、バンプ接合領域１５６ｃにバンプ５６ｃが接合される。
【００４０】
上記したように、線路電極６４ａは、バンプ５６ｂを介してプリアンプＩＣ６の線路電極５４ａに接合されている。線路電極６４ｂは、バンプ５６ｃを介してプリアンプＩＣ６の線路電極５４ｂに接合されている。線路電極６２の導体パッド６２ｂは、バンプ５６ａを介してプリアンプＩＣ６の線路電極５２に接合されている。
【００４１】
バンプは、例えば金材で構成されている。約２００℃の温度環境下において受光素子８を、予めプリアンプＩＣ６の電極と接合されたバンプに加圧接合（熱圧着）することによって、受光素子８は、線路電極６２，６４ａ，６４ｂを下方に向けてプリアンプＩＣ６の上面にフリップチップ実装されている。なお、バンプには、半田バンプを用いることができる。この場合には、受光素子８をプリアンプＩＣ６の電極に押し付けて半田セルフアライメントで接合させる。
【００４２】
次に、図８〜図１１を参照して、受光素子の電極パターンについて説明する。なお、図８は、図１に示す受光素子のインダクタンス成分を持つ電極パターン（その１）を説明する図である。図９は、図１に示す受光素子のインダクタンス成分を持つ電極パターン（その２）を説明する図である。図１０は、図１に示す受光素子のインダクタンス成分を持つ電極パターン（その３）を説明する図である。図１１は、図１に示す受光素子のインダクタンス成分を持たない電極パターンを説明する図である。
【００４３】
図８では、図７にて説明した電極パターンが示されている。なお、図８（ａ）は、図７にて説明した電極パターンの線路電極６２，６４ａ，６４ｂが形成された受光素子８の下面図である。図８（ｂ）は、全面に金がメタライズされている導体層７２が形成された受光素子８の上面図である。図８（ｃ）は、各線路電極にバンプ５６ａ，５６ｂ，５６ｃが設けられた状態を示す図である。図８（ｄ）は、電極パターンの他の態様を示す受光素子８の下面図である。
【００４４】
図８（ａ）において、この実施の形態では、中央の線路電極６２は、ｐ型ＩｎＰ層に接続されたｐ電極であり、両側の線路電極６４ａ，６４ｂは、ｎ型ＩｎＰ層に接続されたｎ電極である。
【００４５】
図８に示す受光素子８に設けられる電極パターンは、ｐ電極（中央の線路電極６２）とｎ電極（両側の線路電極６４ａ，６４ｂ）の双方がインダクタンス成分を持つことができる。中央の線路電極６２では、線路幅ｄ１を狭くすることでインダクタンス成分を付与することができる。すなわち、受光素子８の特性インピーダンス（例えば、５０Ω）を崩して、インピーダンスを大きく設定することができる。
【００４６】
このように、中央の線路電極６２にインダクタンス成分が存在するときは、光信号７００が入力されたときに、受光素子８の出力信号８００にピーキングを生じさせる。すなわち、周波数特性の広帯域化が図れる。
【００４７】
線路電極６２のパターン（形状）は、１μｍ単位での調整が可能であるので、線路電極６２に付与するインダクタンス成分の量は、高精度に制御することができる。線路電極６２のパターン（形状）を変更する例としては、（１）線路幅ｄ１を一様に狭くする、（２）線路幅ｄ１を部分的に狭くしたり広くしたりして幅を波状に変化させる、（３）受光面から導体パッド６２ｂまでの間隔を変えて導体線路６２ａの長さｌ１を長くする、（４）受光面から導体パッド６２ｂまでの間隔は変えずに導体線路６２ａをＳ字状に屈曲させ長さｌ１を長くする、などを挙げることができる。（４）の場合には、受光素子の短手方向の長さはそのままにして線路の実質的な長さｌ１を長くすることができ、所望のインダクタンス成分が得られる。
【００４８】
加えて、線路電極６４ａ，６４ｂと導体線路６２ａとの間隔ｄ２と、線路電極６４ａ，６４ｂの導体線路６２ａと対向する側辺部分の長さｌ２とを調整することによっても、線路電極６２に付与するインダクタンス成分の量を調整することができ、調整の自由度が向上する。
【００４９】
なお、中央の線路電極６２における導体パッド６２ｂは、横幅が導体線路６２ａの線路幅よりも大きければよく、面積は、バンプ５６ａが接合できる程度でよい。したがって、例えば図８（ｄ）の導体パッド６３ｂのように円形状でもよい。
【００５０】
また、線路電極６４ａ，６４ｂの基板７０の短手方向における幅は、バンプ５６ａ、バンプ５６ｂ，５６ｃが接合できる程度の大きさでよい。さらに、例えば図８（ｄ）の線路電極６５ａ，６５ｂのように、Ｌ字形状に９０度屈曲した内側辺部分が斜面６５ｃを有するようにしてもよい。
【００５１】
次に、図９に示す受光素子８では、ｐ電極である中央の線路電極８２は、図８に示した線路電極６２と同じ形状をしている。すなわち、線路電極８２は、幅狭の導体線路８２ａと幅広の導体パッド８２ｂとで構成されている。これに対し、両側に配置されるｎ電極である線路電極８４ａ，８４ｂは、内側辺と線路電極８２との間隔が、光信号７００の入力側から出力側に向けて徐々に広がり、導体パッド８２ｂの形成領域付近でその広がった間隔を保持して出力側に到達するように形成されている。
【００５２】
図９に示す受光素子８に設けられる電極パターンでは、ｐ電極（中央の線路電極８２）のみがインダクタンス成分を持つので、図８に示した電極パターンよりはインダクタンス成分の調整量は少ないが、同様にして受光素子８の出力信号８００にピーキングを生じさせることができ、周波数特性の広帯域化が図れる。
【００５３】
次に、図１０に示す受光素子８では、ｐ電極である中央の線路電極８６は、線路幅が光信号７００の入力側から出力側に向かった所定区間内で（例えば２０μｍ〜８０μｍまで）幅が徐々に広がるように形成された導体線路８６ａと、導体線路８６ａの入力側の先端よりも幅が広くバンプ実装幅を持つ導体パッド８６ｂとで構成されている。これに対し、両側に配置されるｎ電極である線路電極８８ａ，８８ｂは、図８に示した線路電極６４ａ，６４ｂと同じ形状をしている。
【００５４】
図１０に示す受光素子８に設けられる電極パターンでは、ｎ電極（両側の線路電極８８ａ，８８ｂ）のみがインダクタンス成分を持つので、図８に示した電極パターンよりはインダクタンス成分の調整量は少ないが、同様にして受光素子８の出力信号８００にピーキングを生じさせることができ、周波数特性の広帯域化が図れる。
【００５５】
次に、図１１に示す受光素子８では、ｐ電極である中央の線路電極９０は、線路幅が光信号７００の入力側から出力側に向かった所定区間内で（例えば２０μｍ〜８０μｍまで）幅が徐々に広がるように形成された導体線路９０ａと、導体線路９０ａの入力側の先端よりも幅が広くバンプ実装幅を持つ導体パッド９０ｂとで構成されている。これに対し、両側に配置されるｎ電極である線路電極９２ａ，９２ｂは、内側辺と線路電極９０との間隔が、光信号７００の入力側から出力側に向けて徐々に広がり、導体パッド９０ｂの形成領域付近でその広がった間隔を保持して出力側に到達するように形成されている。すなわち、ｐ電極幅に合わせてｎ電極は一定のインピーダンスを保ちながら広がっている。この構成では、線路電極９０にインダクタンス成分が付与されず、インダクタンス成分は、ほぼ０とみなすことができる。
【００５６】
次に、図１に示すプリアンプＩＣについて説明する。図１２は、図１に示すプリアンプＩＣ６の回路構成を説明するブロック図である。図１２に示すように、プリアンプＩＣ６は、受光素子８の電極パターンと接合される電極パターンが形成される入力部９４と、入力部９４からの信号を増幅してパッド１０ａ，１０ｂに出力する回路部９６とで構成されている。
【００５７】
回路部９６は、入力部９４からの信号を受けるトランスインピーダンスアンプ（ＴＩＡ）９８と、ＴＩＡ９８の出力信号を差動信号に変換し、出力端子を構成するパッド１０ａ，１０ｂに出力する差動増幅器１００とで構成されている。ＴＩＡ９８は、等価回路的には、増幅器１０２と、この増幅器１０２に並列接続される帰還抵抗素子１０４とで構成されている。
【００５８】
回路部９６には、駆動用正電圧Ｖｃｃ、Ｖｒｅｇが図１に示したフィードスルー３２を介して供給される。また、グランド（ＧＮＤ）は、図示省略したが、図１に示したフィードスルー３４を介して供給される。なお、ＴＩＡ９８の出力端と差動増幅器１００の入力端との接続点Ｂは、以後、ＴＩＡ９８の出力端子とする。
【００５９】
図１３は、図１２に示すプリアンプＩＣの入力部９４に設けられるインダクタンス成分を持たない電極パターンを説明する図である。図１３において、入力部９４には、３つの線路電極１０６，１０８ａ，１０８ｂが形成されている。
【００６０】
中央の線路電極１０６は、ＴＩＡ９８との接続端側から受光素子８の導体パッドに設けられるバンプが接続される領域１１２までの区間では、ＴＩＡ９８との接続端側から領域１１２に進むにつれて幅が徐々に広がり、領域１１２においてその広がった間隔を維持して先端側まで到達するように形成されている。領域１１２からＴＩＡ９８との接続端側に向かって幅が徐々に狭くなっているのは、ＴＩＡ９８を構成する電子回路とのインピーダンス整合を取るためである。
【００６１】
両側の線路電極１０８ａ，１０８ｂは、線路電極１０６のＴＩＡ９８との接続端側から受光素子８のバンプが接続される先端領域１１４，１１６まで、線路電極１０６の側辺との間隔が徐々に広がり、先端領域１１４，１１６の部分では、広がった幅を保持して先端側に到達するように形成されている。この電極パターンは、図１１に示した電極パターンと同じ形状であり、インダクタンス成分は付与されない。
【００６２】
中央の線路電極１０６は、ｐ電極であり、両側の線路電極１０８ａ，１０８ｂは、ｎ電極である。これらの線路電極は、コプレーナ線路１１０を構成し、線路電極１０６から出力された変調電気信号９００は、ＴＩＡ９８にて増幅され、出力端子Ｂから差動増幅器１００に出力されている。
【００６３】
ここで、受光素子８の電極パターンに与えるインダクタンス成分がどの程度周波数応答特性（通過損失）に好影響を与えるのかについて説明する。図１４は、電極パターンがインダクタンス成分を持つ場合と持たない場合の受光素子を図１３に示すプリアンプＩＣに適用した場合の周波数応答特性（通過損失）を比較して示す特性図（シュミレーション結果）である。
【００６４】
図１４において、縦軸は、周波数応答の通過特性（ＳパラメータのＳ２１特性）であり、３ｄＢから−９ｄＢまで示されている。横軸は、周波数であり、０ＧＨｚから５０ＧＨｚまで示されている。
【００６５】
周波数応答特性Ｐ１は、図８に示すインダクタンス成分を持つ電極パターンを備える受光素子８を図１３に示すプリアンプＩＣに適用した場合の周波数応答特性を示す。また、周波数応答特性Ｐ２は、図１１に示すインダクタンス成分を持たない電極パターンを備える受光素子８を図１３に示すプリアンプＩＣに適用した場合の周波数応答特性を示す。
【００６６】
図１１に示す電極パターンでは、周波数応答特性Ｐ２に示すように、３ｄＢ帯域幅が２７ＧＨｚ迄となっている。これに対し、図８に示す電極パターンでは、中央の線路電極６２に付与したインダクタンス成分によって、周波数応答特性Ｐ１に示すように、ピーキング１１８を発生させることができるので、３ｄＢ帯域幅が３０ＧＨｚを超えて３２ＧＨｚ程度となり、より広帯域な特性が実現できることが解る。図９や図１０に示す電極パターンを持つ受光素子８を適用した場合も同様の特性が得られている。
【００６７】
次に、受光素子８の電極パターンに付与するインダクタンス成分の値を変化させた場合の周波数応答特性（通過損失）を説明する。図１５は、図８〜図１０に示す受光素子を図１３に示すプリアンプＩＣに適用した場合の全体回路を示す図である。
【００６８】
図１５に示すように、プリアンプＩＣ６の入力部にフリップチップ実装される受光素子８の出力は、ＴＩＡ９８に入力されるが、この受光素子８は、等価的にＰＩＮホトダイオード（ＰＤ）１２０と電極パターンが持つインダクタンス１２２との直列回路で示されている。なお、ＰＤ１２０に与える逆バイアス電圧Ｖｒと回路部９６が取るグランド（ＧＮＤ）は、図１に示したフィードスルー３４を介して供給される。
【００６９】
図１６は、図１５に示す全体回路で得られる周波数応答特性を示す特性図（シミュレーション結果）である。図１６では、図１３と同じ座標を用いて、図１５に示すインダクタンス１２２の値を０ｎＨから１ｎＨまで変化させたときの周波数応答特性の変化が示されている。
【００７０】
図１６に示すように、図１５に示すインダクタンス１２２の値を変化させると、ピーキングの生ずる周波数位置および大きさが変化する。インダクタンス１２２の値が小さいときは、ピーキングの生ずる周波数位置は、３０ＧＨｚを超える帯域に在り、かつその大きさもそれ程大きくはないが、インダクタンス１２２の値が大きくなるに従ってピーキングの生ずる周波数位置が３０ＧＨｚ以下の帯域に移行し、かつその大きさも段々に大きくなっていく。
【００７１】
図示の例では、インダクタンス１２２の値が０．４ｎＨ〜０．６ｎＨまでの範囲では、ピーキングの生ずる周波数位置が３０ＧＨｚを超えており、広帯域化が実現できている。しかし、０．８ｎＨ〜１ｎＨまでの範囲では、ピーキングの生ずる周波数位置が３０ＧＨｚを超えておらず、かつピーキングが大きくなり過ぎて徐々に帯域が狭くなってくる。
【００７２】
要するに、インダクタンス１２２の値を適切に設定することによって所望の広帯域特性が得られている。具体的には、図８に示した受光素子８であれば、所望のインダクタンス成分が得られるように、図８（ａ）に示した導体線路６２ａの線路幅ｄ１、長さｌ１や、線路電極６４ａ，６４ｂと導体線路６２ａとの間隔ｄ２、線路電極６４ａ，６４ｂの長さｌ２を適切に設定するとよい。受光素子８の電極パターンに付与するインダクタンス成分は、高精度の設定が可能であるので、所望の広帯域特性をばらつきの少ない状態で得ることができる。
【００７３】
このように、図８〜図１０に示す受光素子８を図１３に示すプリアンプＩＣ６にフリップチップ実装することで、長さにばらつきが存在するボンディングワイヤを用いずに、受光素子とプリアンプＩＣ６との接続線路にインダクタンス成分を与えることができるので、周波数特性のばらつきを低減することができ、またピーキングを適宜に発生させ得るので、広帯域化が図れる。
【００７４】
加えて、フリップチップ実装によって、受光素子８とプリアンプＩＣ６との接続に伴う寄生容量を抑制することができ、また受光素子８とプリアンプＩＣ６との接続部分の電気特性に依存する装置特性のばらつきを抑制することができる。
【００７５】
以上は、受光素子８の電極パターンにインダクタンス成分を付与し、対するプリアンプＩＣ６の入力部にはインダクタンス成分を持たない電極パターンを形成する場合である。しかし、図１５に示す全体回路の構成から明らかなように、この関係は、逆でもよい。すなわち、受光素子８の電極パターンにはインダクタンス成分を付与せず（図１１参照）、対するプリアンプＩＣ６の入力部にインダクタンス成分を持つ電極パターンを形成することでもよい。また、受光素子８と対するプリアンプＩＣ６の入力部の双方において、それぞれの電極パターンがインダクタンス成分を持つことでもよい。
【００７６】
そこで、図１７〜図１９を参照して、プリアンプＩＣ６の入力部に形成するインダクタンス成分を持つ電極パターンの構成例を説明する。なお、図１７は、図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その１）を説明する図である。図１８は、図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その２）を説明する図である。図１９は、図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その３）を説明する図である。
【００７７】
図１７に示すプリアンプＩＣ６の入力部１３０には、コプレーナ線路を構成する線路電極１３２，１３４ａ，１３４ｂが設けられている。図１７では、ｐ電極（中央の線路電極１３２）とｎ電極（両側の線路電極１３４ａ，１３４ｂ）がインダクタンス成分を持つことができる電極パターンが示されている。
【００７８】
ｐ電極である中央の線路電極１３２は、ＴＩＡ９８との接続端から先端側の受光素子８の配置領域までの所定区間に設けられる導体線路１３２ａと、受光素子８の配置領域に設けられる導体パッド１３２ｂとで構成されている。ここで、導体線路１３２ａの線路幅は、導体パッド１３２ｂのそれよりも狭くなっている。これによって、導体線路１３２ａにインダクタンス成分が付与されている。
【００７９】
ｎ電極である両側の線路電極１３４ａ，１３４ｂは、ＴＩＡ９８との接続端側では、線路電極１３２の側辺との間隔が狭く、ＴＩＡ９８との接続端から先端側に向けて少し進んだあたりで急激に線路電極１３２の側辺との間隔が広くなり、その広がった間隔を維持して先端側まで到達するように形成されている。この線路電極１３４ａ，１３４ｂの間隔変化によってもインダクタンス成分が付与されている。
【００８０】
図１８に示すプリアンプＩＣ６の入力部１４０には、コプレーナ線路を構成する線路電極１４２，１４４ａ，１４４ｂが設けられている。図１８では、ｐ電極（中央の線路電極１４２）のみがインダクタンス成分を持つことができる電極パターンが示されている。
【００８１】
ｐ電極である中央の線路電極１４２は、図１７に示した線路電極１３２と同じ形状であり、ＴＩＡ９８との接続端から先端側の受光素子８の配置領域までの所定区間に設けられる幅狭の導体線路１４２ａと、受光素子８の配置領域に設けられる幅広の導体パッド１４２ｂとで構成されている。すなわち、線路電極１４２によってインダクタンス成分が付与されている。
【００８２】
ｎ電極である両側の線路電極１４４ａ，１４４ｂは、図１３に示した線路電極１０８ａ，１０８ｂと同じ形状であり、ＴＩＡ９８との接続端側では、線路電極１４２の側辺との間隔が狭く、ＴＩＡ９８との接続端から先端側に向けて少し進んだあたりから受光素子８の配置領域付近まで線路電極１４２の側辺との間隔が徐々に広がり、受光素子８の配置領域においてその広がった間隔を維持して先端側まで到達するように形成されている。すなわち、線路電極１４４ａ，１４４ｂは、インダクタンス成分を持たない構成である。
【００８３】
図１９に示すプリアンプＩＣ６の入力部１５０には、コプレーナ線路を構成する線路電極１５２，１５４ａ，１５４ｂが設けられている。図１９では、ｎ電極（両側の線路電極１５４ａ，１５４ｂ）のみがインダクタンス成分を持つことができる電極パターンが示されている。
【００８４】
ｐ電極である中央の線路電極１５２は、ＴＩＡ９８との接続端から先端側の受光素子８の配置領域までの所定区間に設けられ、ＴＩＡ９８との接続端から受光素子８の配置領域に進むにつれて幅が徐々に広くなるように形成される導体線路１５２ａと、受光素子８の配置領域においてその広がった間隔を維持して先端側まで到達するように形成される導体パッド１５２ｂとで構成されている。これは、図１３に示した線路電極１０６と同じ形状であり、専らＴＩＡ９８を構成する電子回路とのインピーダンス整合を取ることを目的とし、インダクタンス成分を持たない構成である。
【００８５】
ｎ電極である両側の線路電極１５４ａ，１５４ｂは、図１７に示した線路電極１３４ａ，１３４ｂと同じ形状であり、ＴＩＡ９８との接続端側では、線路電極１５２の側辺との間隔が狭く、ＴＩＡ９８との接続端から先端側に向けて少し進んだあたりで急激に線路電極１５２の側辺との間隔が広くなり、その広がった間隔を維持して先端側まで到達するように形成されている。この線路電極１５４ａ，１５４ｂの間隔変化によってインダクタンス成分が付与されている。
【００８６】
図１７〜図１９に示すプリアンプＩＣ６に図８〜図１１に示す受光素子８をフリップチップ実装することでも、長さにばらつきが存在するボンディングワイヤを用いずとも、受光素子とプリアンプＩＣ６との間にインダクタンス成分を与えることができるので、周波数特性のばらつきを低減することができ、また広帯域化が図れる。このとき、バンプは、入力部の電極パターンに設けることができる。
【００８７】
加えて、フリップチップ実装によって、受光素子８とプリアンプＩＣ６との接続に伴う寄生容量を抑制することができ、また受光素子８とプリアンプＩＣ６との接続部分の電気特性に依存する装置特性のばらつきを抑制することができる。
【００８８】
ここで、この発明は、上述した実施の形態に限定されるものではなく、当業者であれば加えるであろう種々の変更の全てを含むものである。例えば、フリップチップ実装を用いず同様の効果を得る構成としては、例えば、次のような構成を採ることができる。
【００８９】
すなわち、例えば、図８に示した受光素子８と図１３に示したプリアンプＩＣ６との関係で言えば、受光素子８の線路電極６２，６４ａ，６４ｂを上方に向けて、線路電極６２の導体パッド６２ｂ側がプリアンプＩＣ６の線路電極１０６，１０８ａ，１０８ｂ側と対向するように近接させて配置し、受光素子８の導体層７２を図示しない基板上に半田接合する。そして、線路電極６２の導体パッド６２ｂと線路電極１０６とを長さの短いワイヤで接続することが考えられる。
【００９０】
この場合に用いるワイヤの長さは、極端に短くすることができるので、そのワイヤによるインダクタンス成分が受光素子８から出力される変調信号の周波数帯域内で周波数特性に影響がないような長さとなり、フリップチップ実装による接合とほぼ等価な接続状態が実現できる。
【００９１】
【発明の効果】
以上説明したように、この発明によれば、受光素子の電極パターンとプリアンプの電極パターンとの一方または双方がインダクタンス成分を持つようにし、バンプによるフリップチップ実装が実施できるようにしたので、長めのボンディングワイヤを用いずに、受光素子とプリアンプとの接続線路にインダクタンス成分を与えることができ、周波数特性にピーキングが付与できる。したがって、周波数特性のばらつきが少なく、かつ、より広帯域な受光装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態である受光装置の構造を示すためパッケージの上蓋を外した状態での斜視図である。
【図２】図１に示す受光装置の上面図である。
【図３】図１に示す受光装置をＩ−Ｉ線で切断した断面図である。
【図４】図１に示す受光素子をレンズ側から見た側面図である。
【図５】図１に示すプリアンプＩＣを抜き出して示す上面図である。
【図６】図１に示す受光素子とプリアンプＩＣとの関係を説明するための斜視図である。
【図７】図１に示す受光素子の構造を示す斜視図である。
【図８】図１に示す受光素子のインダクタンス成分を持つ電極パターン（その１）を説明する図である。
【図９】図１に示す受光素子のインダクタンス成分を持つ電極パターン（その２）を説明する図である。
【図１０】図１に示す受光素子のインダクタンス成分を持つ電極パターン（その３）を説明する図である。
【図１１】図１に示す受光素子のインダクタンス成分を持たない電極パターンを説明する図である。
【図１２】図１に示すプリアンプＩＣの回路構成を説明するブロック図である。
【図１３】図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持たない電極パターンを説明する図である。
【図１４】電極パターンがインダクタンス成分を持つ場合と持たない場合の受光素子を図１３に示すプリアンプＩＣに適用した場合の周波数応答特性（通過損失）を比較して示す特性図（シミュレーション結果）である。
【図１５】図８〜図１０に示す受光素子を図１３に示すプリアンプＩＣに適用した場合の全体回路を示す図である。
【図１６】図１５に示す全体回路で得られる周波数応答特性を示す特性図（シミュレーション結果）である。
【図１７】図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その１）を説明する図である。
【図１８】図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その２）を説明する図である。
【図１９】図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その３）を説明する図である。
【符号の説明】
２ パッケージ、２ａ 底面、２ｂ 第１壁面、２ｃ 第２壁面、２ｄ 第３壁面、２ｅ 第４壁面、２ｆ 上蓋、４ キャリア、６ プリアンプＩＣ、８ 受光素子、１０ａ，１０ｂ，１２ａ，１２ｂ，４５ａ，４５ｂ，４５ｃ，４５ｄ，４７ａ，４７ｂ，４７ｃ パッド、１４ 光貫通孔、１６ レンズホルダ、１８ 光ファイバ、２０ レンズ、２２，３２，３４ フィードスルー、２４ａ，２４ｂ 差動線路、２６ａ，２６ｂ グランド導体、２８ａ，２８ｂ，３２ａ，３２ｂ，４４ａ，４４ｂ，４６ａ，４６ｂ，４６ｃ ボンディングワイヤ、３６，３８ 導体線路、４０，４２ リード、５２，５４ａ，５４ｂ 線路電極、５６ａ，５６ｂ，５６ｃ バンプ、５８ 誘電体、６０ 導体層、６２，６３，６４ａ，６４ｂ，６５ａ，６５ｂ，８２，８４ａ，８４ｂ，８６，８８ａ，８８ｂ，９０，９２ａ，９２ｂ，１０６，１０８ａ，１０８ｂ，１３２，１３４ａ，１３４ｂ，１４２，１４４ａ，１４４ｂ，１５２，１５４ａ，１５４ｂ 線路電極、６２ａ，６３ａ，８２ａ，８６ａ，９０ａ，１３２ａ，１４２ａ，１５２ａ 導体線路、６２ｂ，６３ｂ，８２ｂ，８６ｂ，９０ｂ，１３２ｂ，１４２ｂ，１５２ｂ 導体パッド、６５ｃ 斜面、６６ 光導波路、６６ａ 受光面、７０ 基板、７２，７４ 導体層、７６ スルーホール、９４，１３０，１４０，１５０ 入力部、９６ 回路部、９８ トランスインピーダンスアンプ（ＴＩＡ）、１００ 差動増幅器、１０２ 増幅器、１０４ 帰還抵抗素子、１１０ コプレーナ線路、１１２，１１４，１１６ 領域、１１８ ピーキング、１２０ ｐｉｎホトダイオード（ＰＤ）、１２２ インダクタンス、１５６ａ，１５６ｂ，１５６ｃ バンプ接合領域。
【発明の属する技術分野】
この発明は、光通信システムで用いられる受光素子および受光装置に関するものである。
【０００２】
【従来の技術】
近年の光通信システムでは、１０Ｇｂ／ｓの光伝送システムが実用化されつつあり、現在、４０Ｇｂ／ｓ、５０Ｇｂ／ｓ等の更に高速なビットレートで光信号伝送を行うシステムの実現化に向けて、各所で研究開発が行われている。
【０００３】
ところで、光通信システムで用いられる受光装置は、受光素子とこの受光素子が光電変換した出力電流を電圧に変換し増幅するプリアンプとを主要素としている。高速なビットレートの光信号を受ける受光装置の周波数特性は、受光素子とプリアンプとの接続方法に影響される。
【０００４】
例えば、特開２０００−５８８８１号公報（受光回路）に開示されている受光装置では、受光素子とプリアンプとを同一キャリアの同一面上に近接させて配置し、受光素子の電極とプリアンプの信号入力パッドとをボンディングワイヤによって直接接続している。この公報では、接続するボンディングワイヤの長さを短くすることによって寄生インダクタンス成分を減少させ、高周波帯域の劣化を防ぐことが可能であることが述べられている。
【０００５】
一方、受光素子の電極とプリアンプの信号入力パッドとの接続において、受光素子とプリアンプとを接続するボンディングワイヤのワイヤ長を僅かに長くし、そのインダクタンス成分によりピーキングを生じさせることによって、受光素子のｐ−ｎジャンクションの容量成分による位相変化を相殺し、受光素子における周波数応答特性の３ｄＢ帯域幅をより広帯域にすることができる。
【０００６】
【発明が解決しようとする課題】
しかし、受光素子とプリアンプとをボンディングワイヤによって直接接続するワイヤボンディングの方法では、接続するボンディングワイヤの長さが製造時にばらついて変化するので、インダクタンス成分を適切に制御することが困難である。その結果、インダクタンス成分が変動することによって、周波数特性の再現性も悪く、受光装置の周波数応答特性にばらつき（個体差）が生じるという問題があった。
【０００７】
この発明は、上記に鑑みてなされたもので、周波数特性のばらつきを抑えるとともに、より広帯域な周波数特性を持つことを可能にする受光素子および受光装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、この発明にかかる受光素子は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、前記第１線路電極を構成する中心導体は、前記コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドとを備え、前記第２線路電極を構成する第１導体および第２導体は、前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中から前記導体線路の側辺との間隔が徐々に広がり、前記導体パッドの形成領域付近でその広がった間隔を保って前記第１線路電極の他端側に向かうように形成されることを特徴とする。
【０００９】
つぎの発明にかかる受光素子は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、前記第１線路電極を構成する中心導体は、前記コプレーナ線路の一端から他端に向かった所定区間内幅が徐々に広がるように形成される導体線路と、前記導体線路に接続された導体パッドとを備え、前記第２線路電極を構成する第１導体および第２導体は、前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第１線路電極の他端側に向かうように形成されることを特徴とする。
【００１０】
つぎの発明にかかる受光素子は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、前記第１線路電極を構成する中心導体は、前記コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドとを備え、前記第２線路電極を構成する第１導体および第２導体は、前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第１線路電極の他端側に向かうように形成されることを特徴とする。
【００１１】
つぎの発明にかかる受光素子は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とを有してなり、光電変換された電気信号を伝送するコプレーナ線路を備える受光素子であって、前記第１線路電極もしくは前記第２線路電極に、インダクタンス成分を与えたことを特徴とする。
【００１２】
つぎの発明にかかる受光装置は、上記の発明による受光素子と、前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成されるコプレーナ線路が形成されるプリアンプとを備え、前記プリアンプの前記コプレーナ線路は、前記受光素子の第１線路電極に設けられる導体パッドが前記プリアンプの第１線路電極に接合され、前記受光素子の第２線路電極が前記プリアンプの第２線路電極に接合されることを特徴とする。
【００１３】
つぎの発明にかかる受光装置は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプとを備え、前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドと、を備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中から前記導体線路の側辺との間隔が徐々に広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合されることを特徴とする。
【００１４】
つぎの発明にかかる受光装置は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプとを備え、前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間内幅が徐々に広がるように形成された導体線路と、前記導体線路に接続された導体パッドとを備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合されることを特徴とする。
【００１５】
つぎの発明にかかる受光装置は、中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプとを備え、前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドとを備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合されることを特徴とする。
【００１６】
つぎの発明にかかる受光装置は、上記の発明において、前記受光素子の第１線路電極は、前記プリアンプの第３線路電極に設けられる前記導体パッドにバンプを介して接合され、前記受光素子の第２線路電極は、前記プリアンプの第４線路電極の他端側にバンプを介して接合されることを特徴とする。
【００１７】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる受光素子および受光装置の好適な実施の形態を詳細に説明する。
【００１８】
図１は、この発明の一実施の形態である受光装置の構造を示すためパッケージの上蓋を外した状態での斜視図である。図１に示すように、この発明の受光装置は、箱型のパッケージ２に収納されている。図１では、上蓋（２ｆ：図３参照）を外した状態を示すが、このパッケージ２は、合金またはアルミナ等の誘電体によって形成され、内周面には金が蒸着されている。図示しない上蓋と開口端Ａとの間には、上蓋を開口端Ａにシーム溶接する図示しない金属製のシールリングが設定される。すなわち、パッケージ２は、気密封止される構造である。
【００１９】
パッケージ２の内部では、底面２ａに導電性のキャリア４が半田付けされている。キャリア４は、金属ブロックまたは表面に金属メッキが施されたセラミックなどからなる。このキャリア４の上面には、プリアンプＩＣ６が直接半田付けされ、プリアンプＩＣ６上面の一端側には、受光素子８がフリップチップ実装されている。プリアンプＩＣ６上面の他端側には、導体製のパッド１０ａ，１０ｂおよび１２ａ，１２ｂが設けられている。このプリアンプＩＣ６は、例えばＩｎＰを基材としている。なお、プリアンプＩＣ６は、セラミック基板（例えば、窒化アルミの基板）を介して間接的にキャリア４の上面に接続される構成としてもよい。
【００２０】
受光素子８が対面するパッケージ２の第１壁面２ｂには、光貫通孔１４が設けられ、気密性を保って光貫通孔１４を塞ぐように（対向する位置に）レンズホルダ１６が接合されている。レンズホルダ１６には、光ファイバ１８が接続されている。この際、光貫通孔１４を塞ぐように、サファイアガラス製の光学窓が機密性を保って接合される。レンズホルダ１６は、内部に例えば倍率５倍の非球面レンズであるレンズ２０を保持している。また、レンズホルダ１６は、光ファイバ１８との接続部に、光ファイバ１８の端末処理を行う図示しないフェルールが固定されている。
【００２１】
パッケージ２の第１壁面２ｂに対向する第２壁面２ｃには、一端がパッケージ２の内部に突出し他端が外部に突出する角棒状のフィードスルー２２が気密構造を有して嵌合されている。パッケージ２の内部に突出するフィードスルー２２の一端は、プリアンプＩＣ６上面の他端側まで延在している。フィードスルー２２は、誘電体で構成され、その上面には、長手方向に沿って、中央部に導体層で構成される差動線路２４ａ，２４ｂが設けられ、それを挟む外側にグランド導体２６ａ，２６ｂが設けられている。これらは、全体としてコプレーナ線路を形成している。差動線路２４ａ，２４ｂおよびグランド導体２６ａ，２６ｂの一端は、プリアンプＩＣ６上面に設けられた導体製のパッド１０ａ，１０ｂおよび１２ａ，１２ｂにボンディングワイヤ２８ａ，２８ｂおよび３０ａ，３０ｂを通して接続（ワイヤボンディング）されている。
【００２２】
パッケージ２の対向する第３壁面２ｄおよび第４壁面２ｅには、それぞれ、一端がパッケージ２の内部に突出し他端が外部に突出する角棒状のフィードスルー３２，３４が気密構造を有して嵌合されている。フィードスルー３２，３４は、それぞれ、誘電体で構成される。フィードスルー３２のパッケージ２内部に突出する一端の上面には、２つの導体線路３６が設けられ、またフィードスルー３４のパッケージ２内部に突出する一端の上面には、２つの導体線路３８が設けられている。
【００２３】
パッケージ２から外部に飛び出すフィードスルー３２，３４の他端には、電源供給ラインであるリード４０，４２が接続されている。リード４０は、プリアンプＩＣ６を駆動する正電圧（図１２，図１５にＶｃｃ、Ｖｒｅｇ）の供給ラインである。リード４２は、受光素子８に印加する逆バイアス電圧（図１５に示すＶｒ）とグランド（図１５に示すＧＮＤ）の供給ラインである。
【００２４】
以上の構成において、光ファイバ１８を介して伝送されてきた光変調信号は、倍率５倍の非球面レンズであるレンズ２０で集光される。すなわち、光ファイバ１８から出射された光変調信号は、スポットサイズが５μｍから１μｍに変換される。細径化された光変調信号は、光貫通孔１４を通過して受光素子８に設けられた後述する光導波路の受光面に入射し、その光導波路を伝播する間に吸収されて光電変換される。受光素子８にて光電変換された電気信号は、フリップチップ実装による接合部分を介してプリアンプＩＣ６に出力される。
【００２５】
プリアンプＩＣ６は、受光素子８からの入力信号を電圧信号に変換・増幅し、パッド１０ａ，１０ｂに出力する。この出力信号は、ボンディングワイヤ２８ａ，２８ｂを介して差動線路２４ａ，２４ｂに伝送され、フィードスルー２２を介してパッケージ２の内部から外部に伝送される。すなわち、差動線路２４ａ，２４ｂは、第２壁面２ｃを貫通するように、パッケージ２の内外に延びて配置されている。
【００２６】
次に、図２〜図６の各図を参照して、図１に示した受光装置の構成を詳細に説明する。なお、図２は、図１に示す受光装置の上面図である。図３は、図１に示す受光装置をＩ−Ｉ線で切断した断面図である。図４は、図１に示す受光素子をレンズ側から見た側面図である。図５は、図１に示すプリアンプＩＣを抜き出して示す上面図である。図６は、図１に示す受光素子とプリアンプＩＣとの関係を説明するための斜視図である。
【００２７】
図２において、フィードスルー３２の上面に設けられる２つの導体線路３６は、パッケージ２内で、ボンディングワイヤ４４ａ，４４ｂを介してキャリア４の対応する側端に設けたパッド４５ａ，４５ｂに接続（ワイヤボンディング）されている。キャリア４の側端に設けたパッド４５ａ，４５ｂは、ボンディングワイヤ４４ｃ，４４ｄを介してプリアンプＩＣ６の対応する側端に設けたパッド４５ｃ，４５ｄに接続（ワイヤボンディング）されている。
【００２８】
また、フィードスルー３４の上面に設けられる２つの導体線路３８のうち、一方は、図１５に示す逆バイアス電圧Ｖｒの供給経路であって、パッケージ２内で、ボンディングワイヤ４６ａを介してキャリア４の対応する側端に設けたパッド４７ａに接続（ワイヤボンディング）されている。パッド４７ａは、キャリア４の側端に設けたパッド４７ｂと接続され、パッド４７ｂはプリアンプＩＣ６の対応する側端に設けたパッド４７ｃとがボンディングワイヤ４６ｂを介して接続されている。また、他方の導体線路３８は、図１５に示すグランド（ＧＮＤ）の供給経路であって、ボンディングワイヤ４６ｃを介してフィードスルー２２のグランド導体２６ａに接続（ワイヤボンディング）されている。
【００２９】
また、図３では、第２壁面２ｃとフィードスルー２２の上面との間に、誘電体５８が設けられている。また、フィードスルー２２の下面（底面２ａ側）には、導体層６０が設けられていることが示されている。
【００３０】
さて、図５は、受光素子８を外した状態でのプリアンプＩＣ６の上面を示すが、図５と図２に示すように、プリアンプＩＣ６上面の一端側には、入力部として中央の線路電極５２を挟んだ両側に線路電極５４ａ，５４ｂが並設されるコプレーナ線路が設けられ、その上に受光素子８が破線で示すバンプ５６ａ，５６ｂ，５６ｃによってフリップチップ実装されることが示されている。なお、後述するように、入力部として並設される３つの線路電極５２，５４ａ，５４ｂには、種々のパターン（形状）がある。
【００３１】
すなわち、受光素子８の接合面には、図３，図４、図６において、プリアンプＩＣ６の上記コプレーナ線路に対応して、中央の線路電極６２を挟んだ両側に線路電極６４ａ，６４ｂが並設されるコプレーナ線路が設けられる。図６に示すように、バンプ５６ａ，５６ｂ，５６ｃは、プリアンプＩＣ６の線路電極５２，５４ａ，５４ｂ上に予め接合され、受光素子８の対応する線路電極６２，６４ａ，６４ｂがこのバンプ５６ａ，５６ｂ，５６ｃに接合（熱圧着）されてフリップチップ実装されることが示されている。但し、図６では、図２に示されているパッド４５ａ，４５ｂ，４７は、図示省略した。なお、後述するように、受光素子８の接合面に並設される３つの線路電極６２，６４ａ，６４ｂには、種々のパターン（形状）がある。
【００３２】
そして、図４と図６に示すように、この受光素子８は、第１壁面２ｂと対面する受光端側において中央の線路電極６２に沿って光導波路６６が配置され、この光導波路６６の端面が受光面となる端面受光型のｐｉｎホトダイオードであることが示されている。このような端面受光型のｐｉｎホトダイオードとしては、例えば、文献“１１０ＧＨｚ動作マッシュルーム構造導波路型ｐｉｎフォトダイオード”（加藤和利他、電子情報通信学会秋季大会、１９９４、Ｃ−２７２、ｐ．２７３）に記載されるものが知られている。
【００３３】
次に、図７を参照して、端面受光型のｐｉｎホトダイオードである受光素子８の具体的な構成例を説明する。なお、図７は、図１に示す受光素子の構造を示す斜視図である。図７では、接合面を上にして示されている。
【００３４】
図７において、直方体形状で示されている基板７０は、例えばｐ型ＩｎＰを基材としている。光信号７００が、直方体形状の基板７０に対し、その長手方向に直交する左方（一端側）から入射するとする。ｐ−ＩｎＰ，ｎ−ＩｎＰの導体層で構成される上記した光導波路６６が、基板７０の一端側であって基板７０の下面（図７では上方に向き、接合面である）に近接した内部位置において、光信号７００の入射光軸上に適宜長さに渡って形成されている。光導波路６６には、吸収層が設けられている。基板７０の一端側に露出する光導波路６６の端面６６ａが受光面を構成している。
【００３５】
そして、基板７０の下面（接合面）には、コプレーナ線路を構成する上記した３つの線路電極６２，６４ａ，６４ｂが設けられている。中央の線路電極６２は、光導波路６６と投影面が重なるように光信号７００の入射光軸に沿いその短手方向の幅一杯に跨って配置されている。また、線路電極６４ａ，６４ｂは、中央の線路電極６２を挟んだ基板７０の長手方向の両側において短手方向の幅一杯に跨って対称配置されている。
【００３６】
基板７０の上面（図７では下方に向いている）には、全面に金でメタライズされた導体層７２が設けられている。導体層７２と光導波路６６との間には、線路電極６４ａ，６４ｂの一端側に延在する導体層（ｎ型ＩｎＰ層）７４が設けられている。基板７０の一端側において、導体層７４と線路電極６４ａ，６４ｂは、スルーホール７６を通して接続されている。
【００３７】
線路電極６２，６４ａ，６４ｂのパターン（形状）には、各種あるが、図７では、次のようになっている。すなわち、中央の線路電極６２は、基板７０の一端から他端に至る途中までほぼ一定の幅で設けられた導体線路６２ａと、導体線路６２ａの他端と基板７０の他端とを連接する四角形状の導体パッド６２ｂとで構成されている。導体パッド６２ｂの横幅は、導体線路６２ａの幅よりも広くなっている。
【００３８】
線路電極６４ａ、６４ｂは、基板７０の一端側においては、一端の先端辺が狭い間隔を置いて導体線路６２ａの一端側の側辺に対向し、一端の先端辺に連接する側辺が基板７０の長手方向に沿って導体線路６２ａから離れる方向に一定距離進み、その後、側辺が基板７０の他端に向かう短手方向に９０度折れ曲がり、導体線路６２ａから一定距離（段差）を置いて他端が基板７０の他端に至る形状をしている。すなわち、導体線路６４ａ，６４ｂは、ある幅を持つＬ字形状になっており、Ｌ字が互いに反対を向くように対称配置されている。
【００３９】
そして、受光素子８の各線路電極には、上記したバンプが接合される。すなわち、中央の線路電極６２では、導体パッド６２ｂのバンプ接合領域１５６ａにバンプ５６ａが接合される。線路電極６４ａには、バンプ接合領域１５６ｂにバンプ５６ｂが接合される。線路電極６４ｂには、バンプ接合領域１５６ｃにバンプ５６ｃが接合される。
【００４０】
上記したように、線路電極６４ａは、バンプ５６ｂを介してプリアンプＩＣ６の線路電極５４ａに接合されている。線路電極６４ｂは、バンプ５６ｃを介してプリアンプＩＣ６の線路電極５４ｂに接合されている。線路電極６２の導体パッド６２ｂは、バンプ５６ａを介してプリアンプＩＣ６の線路電極５２に接合されている。
【００４１】
バンプは、例えば金材で構成されている。約２００℃の温度環境下において受光素子８を、予めプリアンプＩＣ６の電極と接合されたバンプに加圧接合（熱圧着）することによって、受光素子８は、線路電極６２，６４ａ，６４ｂを下方に向けてプリアンプＩＣ６の上面にフリップチップ実装されている。なお、バンプには、半田バンプを用いることができる。この場合には、受光素子８をプリアンプＩＣ６の電極に押し付けて半田セルフアライメントで接合させる。
【００４２】
次に、図８〜図１１を参照して、受光素子の電極パターンについて説明する。なお、図８は、図１に示す受光素子のインダクタンス成分を持つ電極パターン（その１）を説明する図である。図９は、図１に示す受光素子のインダクタンス成分を持つ電極パターン（その２）を説明する図である。図１０は、図１に示す受光素子のインダクタンス成分を持つ電極パターン（その３）を説明する図である。図１１は、図１に示す受光素子のインダクタンス成分を持たない電極パターンを説明する図である。
【００４３】
図８では、図７にて説明した電極パターンが示されている。なお、図８（ａ）は、図７にて説明した電極パターンの線路電極６２，６４ａ，６４ｂが形成された受光素子８の下面図である。図８（ｂ）は、全面に金がメタライズされている導体層７２が形成された受光素子８の上面図である。図８（ｃ）は、各線路電極にバンプ５６ａ，５６ｂ，５６ｃが設けられた状態を示す図である。図８（ｄ）は、電極パターンの他の態様を示す受光素子８の下面図である。
【００４４】
図８（ａ）において、この実施の形態では、中央の線路電極６２は、ｐ型ＩｎＰ層に接続されたｐ電極であり、両側の線路電極６４ａ，６４ｂは、ｎ型ＩｎＰ層に接続されたｎ電極である。
【００４５】
図８に示す受光素子８に設けられる電極パターンは、ｐ電極（中央の線路電極６２）とｎ電極（両側の線路電極６４ａ，６４ｂ）の双方がインダクタンス成分を持つことができる。中央の線路電極６２では、線路幅ｄ１を狭くすることでインダクタンス成分を付与することができる。すなわち、受光素子８の特性インピーダンス（例えば、５０Ω）を崩して、インピーダンスを大きく設定することができる。
【００４６】
このように、中央の線路電極６２にインダクタンス成分が存在するときは、光信号７００が入力されたときに、受光素子８の出力信号８００にピーキングを生じさせる。すなわち、周波数特性の広帯域化が図れる。
【００４７】
線路電極６２のパターン（形状）は、１μｍ単位での調整が可能であるので、線路電極６２に付与するインダクタンス成分の量は、高精度に制御することができる。線路電極６２のパターン（形状）を変更する例としては、（１）線路幅ｄ１を一様に狭くする、（２）線路幅ｄ１を部分的に狭くしたり広くしたりして幅を波状に変化させる、（３）受光面から導体パッド６２ｂまでの間隔を変えて導体線路６２ａの長さｌ１を長くする、（４）受光面から導体パッド６２ｂまでの間隔は変えずに導体線路６２ａをＳ字状に屈曲させ長さｌ１を長くする、などを挙げることができる。（４）の場合には、受光素子の短手方向の長さはそのままにして線路の実質的な長さｌ１を長くすることができ、所望のインダクタンス成分が得られる。
【００４８】
加えて、線路電極６４ａ，６４ｂと導体線路６２ａとの間隔ｄ２と、線路電極６４ａ，６４ｂの導体線路６２ａと対向する側辺部分の長さｌ２とを調整することによっても、線路電極６２に付与するインダクタンス成分の量を調整することができ、調整の自由度が向上する。
【００４９】
なお、中央の線路電極６２における導体パッド６２ｂは、横幅が導体線路６２ａの線路幅よりも大きければよく、面積は、バンプ５６ａが接合できる程度でよい。したがって、例えば図８（ｄ）の導体パッド６３ｂのように円形状でもよい。
【００５０】
また、線路電極６４ａ，６４ｂの基板７０の短手方向における幅は、バンプ５６ａ、バンプ５６ｂ，５６ｃが接合できる程度の大きさでよい。さらに、例えば図８（ｄ）の線路電極６５ａ，６５ｂのように、Ｌ字形状に９０度屈曲した内側辺部分が斜面６５ｃを有するようにしてもよい。
【００５１】
次に、図９に示す受光素子８では、ｐ電極である中央の線路電極８２は、図８に示した線路電極６２と同じ形状をしている。すなわち、線路電極８２は、幅狭の導体線路８２ａと幅広の導体パッド８２ｂとで構成されている。これに対し、両側に配置されるｎ電極である線路電極８４ａ，８４ｂは、内側辺と線路電極８２との間隔が、光信号７００の入力側から出力側に向けて徐々に広がり、導体パッド８２ｂの形成領域付近でその広がった間隔を保持して出力側に到達するように形成されている。
【００５２】
図９に示す受光素子８に設けられる電極パターンでは、ｐ電極（中央の線路電極８２）のみがインダクタンス成分を持つので、図８に示した電極パターンよりはインダクタンス成分の調整量は少ないが、同様にして受光素子８の出力信号８００にピーキングを生じさせることができ、周波数特性の広帯域化が図れる。
【００５３】
次に、図１０に示す受光素子８では、ｐ電極である中央の線路電極８６は、線路幅が光信号７００の入力側から出力側に向かった所定区間内で（例えば２０μｍ〜８０μｍまで）幅が徐々に広がるように形成された導体線路８６ａと、導体線路８６ａの入力側の先端よりも幅が広くバンプ実装幅を持つ導体パッド８６ｂとで構成されている。これに対し、両側に配置されるｎ電極である線路電極８８ａ，８８ｂは、図８に示した線路電極６４ａ，６４ｂと同じ形状をしている。
【００５４】
図１０に示す受光素子８に設けられる電極パターンでは、ｎ電極（両側の線路電極８８ａ，８８ｂ）のみがインダクタンス成分を持つので、図８に示した電極パターンよりはインダクタンス成分の調整量は少ないが、同様にして受光素子８の出力信号８００にピーキングを生じさせることができ、周波数特性の広帯域化が図れる。
【００５５】
次に、図１１に示す受光素子８では、ｐ電極である中央の線路電極９０は、線路幅が光信号７００の入力側から出力側に向かった所定区間内で（例えば２０μｍ〜８０μｍまで）幅が徐々に広がるように形成された導体線路９０ａと、導体線路９０ａの入力側の先端よりも幅が広くバンプ実装幅を持つ導体パッド９０ｂとで構成されている。これに対し、両側に配置されるｎ電極である線路電極９２ａ，９２ｂは、内側辺と線路電極９０との間隔が、光信号７００の入力側から出力側に向けて徐々に広がり、導体パッド９０ｂの形成領域付近でその広がった間隔を保持して出力側に到達するように形成されている。すなわち、ｐ電極幅に合わせてｎ電極は一定のインピーダンスを保ちながら広がっている。この構成では、線路電極９０にインダクタンス成分が付与されず、インダクタンス成分は、ほぼ０とみなすことができる。
【００５６】
次に、図１に示すプリアンプＩＣについて説明する。図１２は、図１に示すプリアンプＩＣ６の回路構成を説明するブロック図である。図１２に示すように、プリアンプＩＣ６は、受光素子８の電極パターンと接合される電極パターンが形成される入力部９４と、入力部９４からの信号を増幅してパッド１０ａ，１０ｂに出力する回路部９６とで構成されている。
【００５７】
回路部９６は、入力部９４からの信号を受けるトランスインピーダンスアンプ（ＴＩＡ）９８と、ＴＩＡ９８の出力信号を差動信号に変換し、出力端子を構成するパッド１０ａ，１０ｂに出力する差動増幅器１００とで構成されている。ＴＩＡ９８は、等価回路的には、増幅器１０２と、この増幅器１０２に並列接続される帰還抵抗素子１０４とで構成されている。
【００５８】
回路部９６には、駆動用正電圧Ｖｃｃ、Ｖｒｅｇが図１に示したフィードスルー３２を介して供給される。また、グランド（ＧＮＤ）は、図示省略したが、図１に示したフィードスルー３４を介して供給される。なお、ＴＩＡ９８の出力端と差動増幅器１００の入力端との接続点Ｂは、以後、ＴＩＡ９８の出力端子とする。
【００５９】
図１３は、図１２に示すプリアンプＩＣの入力部９４に設けられるインダクタンス成分を持たない電極パターンを説明する図である。図１３において、入力部９４には、３つの線路電極１０６，１０８ａ，１０８ｂが形成されている。
【００６０】
中央の線路電極１０６は、ＴＩＡ９８との接続端側から受光素子８の導体パッドに設けられるバンプが接続される領域１１２までの区間では、ＴＩＡ９８との接続端側から領域１１２に進むにつれて幅が徐々に広がり、領域１１２においてその広がった間隔を維持して先端側まで到達するように形成されている。領域１１２からＴＩＡ９８との接続端側に向かって幅が徐々に狭くなっているのは、ＴＩＡ９８を構成する電子回路とのインピーダンス整合を取るためである。
【００６１】
両側の線路電極１０８ａ，１０８ｂは、線路電極１０６のＴＩＡ９８との接続端側から受光素子８のバンプが接続される先端領域１１４，１１６まで、線路電極１０６の側辺との間隔が徐々に広がり、先端領域１１４，１１６の部分では、広がった幅を保持して先端側に到達するように形成されている。この電極パターンは、図１１に示した電極パターンと同じ形状であり、インダクタンス成分は付与されない。
【００６２】
中央の線路電極１０６は、ｐ電極であり、両側の線路電極１０８ａ，１０８ｂは、ｎ電極である。これらの線路電極は、コプレーナ線路１１０を構成し、線路電極１０６から出力された変調電気信号９００は、ＴＩＡ９８にて増幅され、出力端子Ｂから差動増幅器１００に出力されている。
【００６３】
ここで、受光素子８の電極パターンに与えるインダクタンス成分がどの程度周波数応答特性（通過損失）に好影響を与えるのかについて説明する。図１４は、電極パターンがインダクタンス成分を持つ場合と持たない場合の受光素子を図１３に示すプリアンプＩＣに適用した場合の周波数応答特性（通過損失）を比較して示す特性図（シュミレーション結果）である。
【００６４】
図１４において、縦軸は、周波数応答の通過特性（ＳパラメータのＳ２１特性）であり、３ｄＢから−９ｄＢまで示されている。横軸は、周波数であり、０ＧＨｚから５０ＧＨｚまで示されている。
【００６５】
周波数応答特性Ｐ１は、図８に示すインダクタンス成分を持つ電極パターンを備える受光素子８を図１３に示すプリアンプＩＣに適用した場合の周波数応答特性を示す。また、周波数応答特性Ｐ２は、図１１に示すインダクタンス成分を持たない電極パターンを備える受光素子８を図１３に示すプリアンプＩＣに適用した場合の周波数応答特性を示す。
【００６６】
図１１に示す電極パターンでは、周波数応答特性Ｐ２に示すように、３ｄＢ帯域幅が２７ＧＨｚ迄となっている。これに対し、図８に示す電極パターンでは、中央の線路電極６２に付与したインダクタンス成分によって、周波数応答特性Ｐ１に示すように、ピーキング１１８を発生させることができるので、３ｄＢ帯域幅が３０ＧＨｚを超えて３２ＧＨｚ程度となり、より広帯域な特性が実現できることが解る。図９や図１０に示す電極パターンを持つ受光素子８を適用した場合も同様の特性が得られている。
【００６７】
次に、受光素子８の電極パターンに付与するインダクタンス成分の値を変化させた場合の周波数応答特性（通過損失）を説明する。図１５は、図８〜図１０に示す受光素子を図１３に示すプリアンプＩＣに適用した場合の全体回路を示す図である。
【００６８】
図１５に示すように、プリアンプＩＣ６の入力部にフリップチップ実装される受光素子８の出力は、ＴＩＡ９８に入力されるが、この受光素子８は、等価的にＰＩＮホトダイオード（ＰＤ）１２０と電極パターンが持つインダクタンス１２２との直列回路で示されている。なお、ＰＤ１２０に与える逆バイアス電圧Ｖｒと回路部９６が取るグランド（ＧＮＤ）は、図１に示したフィードスルー３４を介して供給される。
【００６９】
図１６は、図１５に示す全体回路で得られる周波数応答特性を示す特性図（シミュレーション結果）である。図１６では、図１３と同じ座標を用いて、図１５に示すインダクタンス１２２の値を０ｎＨから１ｎＨまで変化させたときの周波数応答特性の変化が示されている。
【００７０】
図１６に示すように、図１５に示すインダクタンス１２２の値を変化させると、ピーキングの生ずる周波数位置および大きさが変化する。インダクタンス１２２の値が小さいときは、ピーキングの生ずる周波数位置は、３０ＧＨｚを超える帯域に在り、かつその大きさもそれ程大きくはないが、インダクタンス１２２の値が大きくなるに従ってピーキングの生ずる周波数位置が３０ＧＨｚ以下の帯域に移行し、かつその大きさも段々に大きくなっていく。
【００７１】
図示の例では、インダクタンス１２２の値が０．４ｎＨ〜０．６ｎＨまでの範囲では、ピーキングの生ずる周波数位置が３０ＧＨｚを超えており、広帯域化が実現できている。しかし、０．８ｎＨ〜１ｎＨまでの範囲では、ピーキングの生ずる周波数位置が３０ＧＨｚを超えておらず、かつピーキングが大きくなり過ぎて徐々に帯域が狭くなってくる。
【００７２】
要するに、インダクタンス１２２の値を適切に設定することによって所望の広帯域特性が得られている。具体的には、図８に示した受光素子８であれば、所望のインダクタンス成分が得られるように、図８（ａ）に示した導体線路６２ａの線路幅ｄ１、長さｌ１や、線路電極６４ａ，６４ｂと導体線路６２ａとの間隔ｄ２、線路電極６４ａ，６４ｂの長さｌ２を適切に設定するとよい。受光素子８の電極パターンに付与するインダクタンス成分は、高精度の設定が可能であるので、所望の広帯域特性をばらつきの少ない状態で得ることができる。
【００７３】
このように、図８〜図１０に示す受光素子８を図１３に示すプリアンプＩＣ６にフリップチップ実装することで、長さにばらつきが存在するボンディングワイヤを用いずに、受光素子とプリアンプＩＣ６との接続線路にインダクタンス成分を与えることができるので、周波数特性のばらつきを低減することができ、またピーキングを適宜に発生させ得るので、広帯域化が図れる。
【００７４】
加えて、フリップチップ実装によって、受光素子８とプリアンプＩＣ６との接続に伴う寄生容量を抑制することができ、また受光素子８とプリアンプＩＣ６との接続部分の電気特性に依存する装置特性のばらつきを抑制することができる。
【００７５】
以上は、受光素子８の電極パターンにインダクタンス成分を付与し、対するプリアンプＩＣ６の入力部にはインダクタンス成分を持たない電極パターンを形成する場合である。しかし、図１５に示す全体回路の構成から明らかなように、この関係は、逆でもよい。すなわち、受光素子８の電極パターンにはインダクタンス成分を付与せず（図１１参照）、対するプリアンプＩＣ６の入力部にインダクタンス成分を持つ電極パターンを形成することでもよい。また、受光素子８と対するプリアンプＩＣ６の入力部の双方において、それぞれの電極パターンがインダクタンス成分を持つことでもよい。
【００７６】
そこで、図１７〜図１９を参照して、プリアンプＩＣ６の入力部に形成するインダクタンス成分を持つ電極パターンの構成例を説明する。なお、図１７は、図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その１）を説明する図である。図１８は、図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その２）を説明する図である。図１９は、図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その３）を説明する図である。
【００７７】
図１７に示すプリアンプＩＣ６の入力部１３０には、コプレーナ線路を構成する線路電極１３２，１３４ａ，１３４ｂが設けられている。図１７では、ｐ電極（中央の線路電極１３２）とｎ電極（両側の線路電極１３４ａ，１３４ｂ）がインダクタンス成分を持つことができる電極パターンが示されている。
【００７８】
ｐ電極である中央の線路電極１３２は、ＴＩＡ９８との接続端から先端側の受光素子８の配置領域までの所定区間に設けられる導体線路１３２ａと、受光素子８の配置領域に設けられる導体パッド１３２ｂとで構成されている。ここで、導体線路１３２ａの線路幅は、導体パッド１３２ｂのそれよりも狭くなっている。これによって、導体線路１３２ａにインダクタンス成分が付与されている。
【００７９】
ｎ電極である両側の線路電極１３４ａ，１３４ｂは、ＴＩＡ９８との接続端側では、線路電極１３２の側辺との間隔が狭く、ＴＩＡ９８との接続端から先端側に向けて少し進んだあたりで急激に線路電極１３２の側辺との間隔が広くなり、その広がった間隔を維持して先端側まで到達するように形成されている。この線路電極１３４ａ，１３４ｂの間隔変化によってもインダクタンス成分が付与されている。
【００８０】
図１８に示すプリアンプＩＣ６の入力部１４０には、コプレーナ線路を構成する線路電極１４２，１４４ａ，１４４ｂが設けられている。図１８では、ｐ電極（中央の線路電極１４２）のみがインダクタンス成分を持つことができる電極パターンが示されている。
【００８１】
ｐ電極である中央の線路電極１４２は、図１７に示した線路電極１３２と同じ形状であり、ＴＩＡ９８との接続端から先端側の受光素子８の配置領域までの所定区間に設けられる幅狭の導体線路１４２ａと、受光素子８の配置領域に設けられる幅広の導体パッド１４２ｂとで構成されている。すなわち、線路電極１４２によってインダクタンス成分が付与されている。
【００８２】
ｎ電極である両側の線路電極１４４ａ，１４４ｂは、図１３に示した線路電極１０８ａ，１０８ｂと同じ形状であり、ＴＩＡ９８との接続端側では、線路電極１４２の側辺との間隔が狭く、ＴＩＡ９８との接続端から先端側に向けて少し進んだあたりから受光素子８の配置領域付近まで線路電極１４２の側辺との間隔が徐々に広がり、受光素子８の配置領域においてその広がった間隔を維持して先端側まで到達するように形成されている。すなわち、線路電極１４４ａ，１４４ｂは、インダクタンス成分を持たない構成である。
【００８３】
図１９に示すプリアンプＩＣ６の入力部１５０には、コプレーナ線路を構成する線路電極１５２，１５４ａ，１５４ｂが設けられている。図１９では、ｎ電極（両側の線路電極１５４ａ，１５４ｂ）のみがインダクタンス成分を持つことができる電極パターンが示されている。
【００８４】
ｐ電極である中央の線路電極１５２は、ＴＩＡ９８との接続端から先端側の受光素子８の配置領域までの所定区間に設けられ、ＴＩＡ９８との接続端から受光素子８の配置領域に進むにつれて幅が徐々に広くなるように形成される導体線路１５２ａと、受光素子８の配置領域においてその広がった間隔を維持して先端側まで到達するように形成される導体パッド１５２ｂとで構成されている。これは、図１３に示した線路電極１０６と同じ形状であり、専らＴＩＡ９８を構成する電子回路とのインピーダンス整合を取ることを目的とし、インダクタンス成分を持たない構成である。
【００８５】
ｎ電極である両側の線路電極１５４ａ，１５４ｂは、図１７に示した線路電極１３４ａ，１３４ｂと同じ形状であり、ＴＩＡ９８との接続端側では、線路電極１５２の側辺との間隔が狭く、ＴＩＡ９８との接続端から先端側に向けて少し進んだあたりで急激に線路電極１５２の側辺との間隔が広くなり、その広がった間隔を維持して先端側まで到達するように形成されている。この線路電極１５４ａ，１５４ｂの間隔変化によってインダクタンス成分が付与されている。
【００８６】
図１７〜図１９に示すプリアンプＩＣ６に図８〜図１１に示す受光素子８をフリップチップ実装することでも、長さにばらつきが存在するボンディングワイヤを用いずとも、受光素子とプリアンプＩＣ６との間にインダクタンス成分を与えることができるので、周波数特性のばらつきを低減することができ、また広帯域化が図れる。このとき、バンプは、入力部の電極パターンに設けることができる。
【００８７】
加えて、フリップチップ実装によって、受光素子８とプリアンプＩＣ６との接続に伴う寄生容量を抑制することができ、また受光素子８とプリアンプＩＣ６との接続部分の電気特性に依存する装置特性のばらつきを抑制することができる。
【００８８】
ここで、この発明は、上述した実施の形態に限定されるものではなく、当業者であれば加えるであろう種々の変更の全てを含むものである。例えば、フリップチップ実装を用いず同様の効果を得る構成としては、例えば、次のような構成を採ることができる。
【００８９】
すなわち、例えば、図８に示した受光素子８と図１３に示したプリアンプＩＣ６との関係で言えば、受光素子８の線路電極６２，６４ａ，６４ｂを上方に向けて、線路電極６２の導体パッド６２ｂ側がプリアンプＩＣ６の線路電極１０６，１０８ａ，１０８ｂ側と対向するように近接させて配置し、受光素子８の導体層７２を図示しない基板上に半田接合する。そして、線路電極６２の導体パッド６２ｂと線路電極１０６とを長さの短いワイヤで接続することが考えられる。
【００９０】
この場合に用いるワイヤの長さは、極端に短くすることができるので、そのワイヤによるインダクタンス成分が受光素子８から出力される変調信号の周波数帯域内で周波数特性に影響がないような長さとなり、フリップチップ実装による接合とほぼ等価な接続状態が実現できる。
【００９１】
【発明の効果】
以上説明したように、この発明によれば、受光素子の電極パターンとプリアンプの電極パターンとの一方または双方がインダクタンス成分を持つようにし、バンプによるフリップチップ実装が実施できるようにしたので、長めのボンディングワイヤを用いずに、受光素子とプリアンプとの接続線路にインダクタンス成分を与えることができ、周波数特性にピーキングが付与できる。したがって、周波数特性のばらつきが少なく、かつ、より広帯域な受光装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態である受光装置の構造を示すためパッケージの上蓋を外した状態での斜視図である。
【図２】図１に示す受光装置の上面図である。
【図３】図１に示す受光装置をＩ−Ｉ線で切断した断面図である。
【図４】図１に示す受光素子をレンズ側から見た側面図である。
【図５】図１に示すプリアンプＩＣを抜き出して示す上面図である。
【図６】図１に示す受光素子とプリアンプＩＣとの関係を説明するための斜視図である。
【図７】図１に示す受光素子の構造を示す斜視図である。
【図８】図１に示す受光素子のインダクタンス成分を持つ電極パターン（その１）を説明する図である。
【図９】図１に示す受光素子のインダクタンス成分を持つ電極パターン（その２）を説明する図である。
【図１０】図１に示す受光素子のインダクタンス成分を持つ電極パターン（その３）を説明する図である。
【図１１】図１に示す受光素子のインダクタンス成分を持たない電極パターンを説明する図である。
【図１２】図１に示すプリアンプＩＣの回路構成を説明するブロック図である。
【図１３】図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持たない電極パターンを説明する図である。
【図１４】電極パターンがインダクタンス成分を持つ場合と持たない場合の受光素子を図１３に示すプリアンプＩＣに適用した場合の周波数応答特性（通過損失）を比較して示す特性図（シミュレーション結果）である。
【図１５】図８〜図１０に示す受光素子を図１３に示すプリアンプＩＣに適用した場合の全体回路を示す図である。
【図１６】図１５に示す全体回路で得られる周波数応答特性を示す特性図（シミュレーション結果）である。
【図１７】図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その１）を説明する図である。
【図１８】図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その２）を説明する図である。
【図１９】図１２に示すプリアンプＩＣの入力部に設けられるインダクタンス成分を持つ電極パターン（その３）を説明する図である。
【符号の説明】
２ パッケージ、２ａ 底面、２ｂ 第１壁面、２ｃ 第２壁面、２ｄ 第３壁面、２ｅ 第４壁面、２ｆ 上蓋、４ キャリア、６ プリアンプＩＣ、８ 受光素子、１０ａ，１０ｂ，１２ａ，１２ｂ，４５ａ，４５ｂ，４５ｃ，４５ｄ，４７ａ，４７ｂ，４７ｃ パッド、１４ 光貫通孔、１６ レンズホルダ、１８ 光ファイバ、２０ レンズ、２２，３２，３４ フィードスルー、２４ａ，２４ｂ 差動線路、２６ａ，２６ｂ グランド導体、２８ａ，２８ｂ，３２ａ，３２ｂ，４４ａ，４４ｂ，４６ａ，４６ｂ，４６ｃ ボンディングワイヤ、３６，３８ 導体線路、４０，４２ リード、５２，５４ａ，５４ｂ 線路電極、５６ａ，５６ｂ，５６ｃ バンプ、５８ 誘電体、６０ 導体層、６２，６３，６４ａ，６４ｂ，６５ａ，６５ｂ，８２，８４ａ，８４ｂ，８６，８８ａ，８８ｂ，９０，９２ａ，９２ｂ，１０６，１０８ａ，１０８ｂ，１３２，１３４ａ，１３４ｂ，１４２，１４４ａ，１４４ｂ，１５２，１５４ａ，１５４ｂ 線路電極、６２ａ，６３ａ，８２ａ，８６ａ，９０ａ，１３２ａ，１４２ａ，１５２ａ 導体線路、６２ｂ，６３ｂ，８２ｂ，８６ｂ，９０ｂ，１３２ｂ，１４２ｂ，１５２ｂ 導体パッド、６５ｃ 斜面、６６ 光導波路、６６ａ 受光面、７０ 基板、７２，７４ 導体層、７６ スルーホール、９４，１３０，１４０，１５０ 入力部、９６ 回路部、９８ トランスインピーダンスアンプ（ＴＩＡ）、１００ 差動増幅器、１０２ 増幅器、１０４ 帰還抵抗素子、１１０ コプレーナ線路、１１２，１１４，１１６ 領域、１１８ ピーキング、１２０ ｐｉｎホトダイオード（ＰＤ）、１２２ インダクタンス、１５６ａ，１５６ｂ，１５６ｃ バンプ接合領域。
Claims (9)
- 中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、
前記第１線路電極を構成する中心導体は、
前記コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドと、
を備え、
前記第２線路電極を構成する第１導体および第２導体は、
前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中から前記導体線路の側辺との間隔が徐々に広がり、前記導体パッドの形成領域付近でその広がった間隔を保って前記第１線路電極の他端側に向かうように形成される、
ことを特徴とする受光素子。 - 中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、
前記第１線路電極を構成する中心導体は、
前記コプレーナ線路の一端から他端に向かった所定区間内幅が徐々に広がるように形成される導体線路と、前記導体線路に接続された導体パッドと、
を備え、
前記第２線路電極を構成する第１導体および第２導体は、
前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第１線路電極の他端側に向かうように形成される、
ことを特徴とする受光素子。 - 中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子であって、
前記第１線路電極を構成する中心導体は、
前記コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドと、
を備え、
前記第２線路電極を構成する第１導体および第２導体は、
前記第１線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第１線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第１線路電極の他端側に向かうように形成される、
ことを特徴とする受光素子。 - 中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とを有してなり、光電変換された電気信号を伝送するコプレーナ線路を備える受光素子であって、
前記第１線路電極もしくは前記第２線路電極に、インダクタンス成分を与えたことを特徴とする受光素子。 - 請求項１〜４のいずれか一つに記載の受光素子と、
前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成されるコプレーナ線路が形成されるプリアンプと、
を備え、
前記プリアンプの前記コプレーナ線路は、
前記受光素子の第１線路電極に設けられる導体パッドが前記プリアンプの第１線路電極に接合され、前記受光素子の第２線路電極が前記プリアンプの第２線路電極に接合される、
ことを特徴とする受光装置。 - 中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、
前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプと、
を備え、
前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドと、を備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中から前記導体線路の側辺との間隔が徐々に広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、
前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合される、
ことを特徴とする受光装置。 - 中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、
前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプと、
を備え、
前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間内幅が徐々に広がるように形成された導体線路と、前記導体線路に接続された導体パッドと、を備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、
前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合される、
ことを特徴とする受光装置。 - 中心導体からなる第１線路電極と前記第１線路電極を挟んだ両側に配置される第１導体および第２導体からなる第２線路電極とで構成され、光電変換された電気信号を伝送し出力するコプレーナ線路を備える受光素子と、
前記受光素子が出力する電気信号の増幅処理を行うプリアンプであって、入力端側に中心導体からなる第３線路電極と前記第３線路電極を挟んだ両側に配置される第３導体および第４導体からなる第４線路電極とで構成されるコプレーナ線路が形成されるプリアンプと、
を備え、
前記プリアンプの前記コプレーナ線路では、前記第３線路電極を構成する中心導体は、当該コプレーナ線路の一端から他端に向かった所定区間に設けられる所定長さの導体線路と、前記導体線路に接続され、前記導体線路の線路幅よりも広い幅を持つ導体パッドと、を備え、かつ前記第４線路電極を構成する第３導体および第４導体は、前記第３線路電極の一端側では、前記導体線路の側辺と狭い間隔を置いて対向し、前記第３線路電極の一端側から他端側に向かう途中で急激に前記導体線路の側辺との間隔が広がり、その広がった間隔を保って前記第３線路電極の他端側に向かうように形成されており、
前記受光素子の第１線路電極が前記プリアンプの第３線路電極に設けられる前記導体パッドに接合され、前記受光素子の第２線路電極が前記プリアンプの第４線路電極の他端側に接合される、
ことを特徴とする受光装置。 - 前記受光素子の第１線路電極は、前記プリアンプの第３線路電極に設けられる前記導体パッドにバンプを介して接合され、前記受光素子の第２線路電極は、前記プリアンプの第４線路電極の他端側にバンプを介して接合されることを特徴とする請求項６〜８のいずれか一つに記載の受光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255179A JP2004095869A (ja) | 2002-08-30 | 2002-08-30 | 受光素子および受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255179A JP2004095869A (ja) | 2002-08-30 | 2002-08-30 | 受光素子および受光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004095869A true JP2004095869A (ja) | 2004-03-25 |
Family
ID=32060765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002255179A Pending JP2004095869A (ja) | 2002-08-30 | 2002-08-30 | 受光素子および受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004095869A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7200295B2 (en) | 2004-12-07 | 2007-04-03 | Reflex Photonics, Inc. | Optically enabled hybrid semiconductor package |
| JP2010067708A (ja) * | 2008-09-09 | 2010-03-25 | Mitsubishi Electric Corp | 受光素子 |
| JP2011054667A (ja) * | 2009-08-31 | 2011-03-17 | Opnext Japan Inc | 光受信モジュール及び光受信器 |
| JP2012244293A (ja) * | 2011-05-17 | 2012-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 光受信回路 |
| JP2013106325A (ja) * | 2011-11-16 | 2013-05-30 | Fujitsu Ltd | 増幅回路および受光回路 |
| JP2014049657A (ja) * | 2012-08-31 | 2014-03-17 | Fujitsu Ltd | 光モジュール |
| JP2015056704A (ja) * | 2013-09-10 | 2015-03-23 | 富士通株式会社 | 光受信モジュール |
| JPWO2015050168A1 (ja) * | 2013-10-02 | 2017-03-09 | 技術研究組合光電子融合基盤技術研究所 | 光受信回路及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774285A (ja) * | 1993-04-07 | 1995-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH09219422A (ja) * | 1996-02-09 | 1997-08-19 | Nippon Telegr & Teleph Corp <Ntt> | フリップチップ実装構造 |
| JPH11252019A (ja) * | 1998-02-27 | 1999-09-17 | Toshiba Corp | 光受信回路 |
| JP2001244485A (ja) * | 2000-03-01 | 2001-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP2001345607A (ja) * | 2000-06-01 | 2001-12-14 | Toyota Central Res & Dev Lab Inc | 線路変換器 |
| JP2002203984A (ja) * | 2000-10-30 | 2002-07-19 | Nec Corp | 半導体受光素子 |
-
2002
- 2002-08-30 JP JP2002255179A patent/JP2004095869A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774285A (ja) * | 1993-04-07 | 1995-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH09219422A (ja) * | 1996-02-09 | 1997-08-19 | Nippon Telegr & Teleph Corp <Ntt> | フリップチップ実装構造 |
| JPH11252019A (ja) * | 1998-02-27 | 1999-09-17 | Toshiba Corp | 光受信回路 |
| JP2001244485A (ja) * | 2000-03-01 | 2001-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP2001345607A (ja) * | 2000-06-01 | 2001-12-14 | Toyota Central Res & Dev Lab Inc | 線路変換器 |
| JP2002203984A (ja) * | 2000-10-30 | 2002-07-19 | Nec Corp | 半導体受光素子 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7200295B2 (en) | 2004-12-07 | 2007-04-03 | Reflex Photonics, Inc. | Optically enabled hybrid semiconductor package |
| JP2010067708A (ja) * | 2008-09-09 | 2010-03-25 | Mitsubishi Electric Corp | 受光素子 |
| US8482091B2 (en) | 2008-09-09 | 2013-07-09 | Mitsubishi Electric Corporation | Light receiving element |
| JP2011054667A (ja) * | 2009-08-31 | 2011-03-17 | Opnext Japan Inc | 光受信モジュール及び光受信器 |
| JP2012244293A (ja) * | 2011-05-17 | 2012-12-10 | Nippon Telegr & Teleph Corp <Ntt> | 光受信回路 |
| JP2013106325A (ja) * | 2011-11-16 | 2013-05-30 | Fujitsu Ltd | 増幅回路および受光回路 |
| JP2014049657A (ja) * | 2012-08-31 | 2014-03-17 | Fujitsu Ltd | 光モジュール |
| JP2015056704A (ja) * | 2013-09-10 | 2015-03-23 | 富士通株式会社 | 光受信モジュール |
| JPWO2015050168A1 (ja) * | 2013-10-02 | 2017-03-09 | 技術研究組合光電子融合基盤技術研究所 | 光受信回路及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436009B2 (ja) | 光半導体素子 | |
| US7217958B2 (en) | Feed through structure for optical semiconductor package | |
| US5814871A (en) | Optical semiconductor assembly having a conductive float pad | |
| US11221452B2 (en) | Communication receiver | |
| US6074102A (en) | Optical device capable of operating at high speeds | |
| EP0447201B1 (en) | Photoelectric converter module | |
| JP4199901B2 (ja) | 光送信モジュール | |
| JP2006253676A (ja) | 光アセンブリ | |
| JP4159778B2 (ja) | Ｉｃパッケージ、光送信器及び光受信器 | |
| JP2004095869A (ja) | 受光素子および受光装置 | |
| JP2003258272A (ja) | 光受信モジュール | |
| JP2002131712A (ja) | 光デバイスおよびその製造方法 | |
| JP4828103B2 (ja) | 光送受信モジュール | |
| JP2004363360A (ja) | 光送受信モジュール | |
| US6806547B2 (en) | Light-receiving module | |
| JP3972677B2 (ja) | 光モジュール | |
| JP2003332590A (ja) | 光モジュール及び光送受信モジュール | |
| JP2003241029A (ja) | 光モジュールおよび光送受信器 | |
| US20230156932A1 (en) | Optical Communication Element | |
| JP2004254125A (ja) | 光受信モジュール | |
| JP2014212228A (ja) | 光受信モジュール | |
| JP3623144B2 (ja) | 光受信モジュ−ル | |
| JPH03179307A (ja) | 受光素子キャリア及び該キャリアを有する受光モジュール | |
| JP2973670B2 (ja) | 前置増幅器内蔵光半導体受光素子装置 | |
| JP3721656B2 (ja) | 光データリンク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |